TW202318576A

TW202318576A - 用於三維dram的選擇性矽化物沉積

Info

Publication number: TW202318576A
Application number: TW111128092A
Authority: TW
Inventors: 尼可拉斯布瑞爾; 姜昌錫
Original assignee: 美商應用材料股份有限公司
Priority date: 2021-08-03
Filing date: 2022-07-27
Publication date: 2023-05-01
Also published as: CN117769895A; KR20230020365A; JP2024530167A; US20230044391A1; WO2023014775A1

Abstract

本發明描述具有金屬矽化物並因此得到低電阻觸點的記憶體元件。本發明描述了形成記憶體元件的方法。方法包括在記憶體堆疊上的半導體材料層上形成金屬矽化物層，該半導體材料層具有電容器側及位元線側。隨後在金屬矽化物層的電容器側上形成電容器，並在金屬矽化物層的位元線側上形成位元線。

Description

用於三維DRAM的選擇性矽化物沉積

本揭示案的實施例係關於電子元件及電子元件製造領域。更具體而言，本揭示案的實施例提供三維(3D)動態隨機存取記憶單元。

諸如個人電腦、工作站、電腦伺服器、主機的電子裝置以及諸如印表機、掃描儀及硬碟機的其他電腦相關設備使用記憶體元件，該等記憶體元件提供大量資料儲存能力，同時產生的能耗低。有兩個主要類型的隨機存取記憶單元非常適用於電子元件：動態及靜態。動態隨機存取記憶體(dynamic random-access memory; DRAM)可經程式化以儲存表示兩個二進制值中之一者的電壓，但需要定期重新程式化或「再新」，以使此電壓的維持時間超過極短的時間段。靜態隨機存取記憶體(static random-access memory; SRAM)之所以稱此名，係因為其不需要定期再新。

藉由在單個半導體晶圓上複製數百萬個相同的電路元件（稱為DRAM單元）製造DRAM記憶體電路。每一DRAM單元是可儲存一個位元（二進制數位）資料的一可定址位置。最常見形式的DRAM單元由兩個電路組件組成：場效電晶體(field effect transistor; FEM)及電容器。

DRAM單元的製造包括製造電晶體、電容器及三個觸點：觸點中之每一者連接至位元線、字線及參考電壓。DRAM製造是高度競爭的行業。行業持續需要減小個別單元的大小並且提高記憶單元密度，從而使單個記憶體晶片容納更多記憶體，特別是大於256百萬位元的密度。對單元大小減小的限制包括主動及被動字線均通過單元、單元電容器的大小以及陣列元件與非陣列元件的相容性。在主動區與3D DRAM底電極之間形成低電阻觸點對於元件效能至關重要。

因此本技術需要記憶體元件以及具有低電阻觸點的記憶體元件的形成方法。

本揭示案的一或多個實施例係關於形成記憶體元件的方法。在一或多個實施例中，形成記憶體元件的方法包括：在記憶體堆疊上的半導體材料層上形成金屬矽化物層，該半導體材料層具有電容器側及位元線側；在金屬矽化物層的電容器側上形成電容器；以及在金屬矽化物層的位元線側上形成位元線。

本揭示案的其他實施例係關於形成記憶體元件的方法。在一或多個實施例中，形成記憶體元件的方法包括：形成記憶體堆疊，記憶體堆疊包括犧牲層以及第一材料層、第二材料層及半導體材料層的交替層；形成穿過記憶體堆疊的主動開口，並使第一材料層凹入穿過主動開口，以形成凹陷區域；在第二材料層上沉積閘極氧化物層；在凹陷區域中形成字線，字線包括阻障層及字線金屬中之一或多者；在主動開口中沉積填充材料；形成穿過記憶體堆疊的狹縫圖案開口；藉由使第二材料層及半導體材料層凹入穿過狹縫圖案開口，以形成電容器開口；在半導體材料層上形成金屬矽化物層；在電容器開口中形成電容器；在填充材料中形成位元線開口；及在位元線開口中形成位元線。

本揭示案的其他實施例係關於包含指令的非暫時性性電腦可讀媒體，當由處理腔室的控制器執行時，指令使處理腔室執行以下操作：形成記憶體堆疊，記憶體堆疊包括犧牲層以及第一材料層、第二材料層及半導體材料層的交替層；形成穿過記憶體堆疊的主動開口，並使第一材料層凹入穿過該主動開口，以形成凹陷區域；在第二材料層上沉積閘極氧化物層；在凹陷區域中形成字線，字線包括阻障層及字線金屬中之一或多者；在主動開口中沉積填充材料；形成穿過記憶體堆疊的狹縫圖案開口；藉由使第二材料層及半導體材料層凹入穿過狹縫圖案開口，以形成電容器開口；在半導體材料層上形成金屬矽化物層；在電容器開口中形成電容器；在填充材料中形成位元線開口；及在位元線開口中形成位元線。

本揭示案的其他實施例係關於形成半導體元件的方法。在一或多個實施例中，方法包括：在基板上形成膜堆疊，膜堆疊包含半導體材料層及介電層的複數個交替層；使膜堆疊圖案化，以形成開口，該開口自堆疊的頂表面延伸至基板且具有大於或等於10:1的深寬比；使半導體材料層凹入穿過開口，以形成凹陷的半導體材料層；及在凹陷的半導體材料層上選擇性沉積金屬層。

在描述本揭示案的若干例示性實施例之前，應理解本揭示案不限於以下描述中闡述的構造或製程步驟的細節。本揭示案能夠有其他實施例，並且可按各種方式實踐或進行。

在以下描述中，闡述大量具體的細節，例如具體的材料、化學、要素尺寸等，以便提供對本揭示案之實施例中之一或多者的徹底的理解。然而，一般技藝人士將明顯瞭解，可在無此等具體細節的情況下實踐本揭示案的一或多個實施例。在其他情況下，未詳細描述半導體製造製程、技術、材料、設備等，從而避免使此描述有不必要的模糊。根據包含的描述，熟習此項技術者將能夠在無需進行不必要實驗的情況下實施適當的功能性。

雖然所附圖式中描述且展示本揭示案的某些例示性實施例，但應瞭解此等實施例僅為說明性的，對本揭示案無限制性，並且本揭示案不限於所圖示及描述的構造及佈置，因為一般技藝人士可明了各種修改。

如在本說明書及所附發明申請專利範圍中所使用，術語「前驅物」、「反應物」、「反應氣體」及類似者可互換使用而指能夠與基板表面反應的任何氣體物種。

根據一或多個實施例，對於膜或膜的層而言，術語「上」包括膜或層直接在表面（例如基板表面）上以及膜或層與表面（例如基板表面）之間有一或多個下層。由此，在一或多個實施例中，片語「基板表面上」意在包括一或多個下層。在其他實施例中，片語「直接在……上」係指層或膜與表面（例如基板表面）接觸且無中介層。由此，片語「直接在基板表面上的層」係指層與基板表面直接接觸且其間無層。

本文使用的術語「動態隨機存取記憶體」或「DRAM」係指藉由在電容器上儲存電荷包（亦即二進制一）或不儲存電荷（亦即二進制零）來儲存資料位元的記憶單元。經由存取電晶體將電荷閘控至電容器上，並藉由接通同一電晶體且查看由於將電荷包轉存至電晶體輸出上的互連線而導致的電壓擾動來感測電荷。由此，單個DRAM單元由一個電晶體及一個電容器製成。DRAM元件由DRAM單元的陣列形成。

傳統的DRAM單元在埋入式字線結構中具有凹陷的高功函數金屬結構。在DRAM元件中，位元線在位於基板上方的金屬位準中形成，而字線在基板表面處的多晶矽閘極位準處形成。在埋入式字線(buried word line; bWL)中，將字線埋入於半導體基板的表面下方，其中將金屬用作閘電極。

在一或多個實施例中，提供記憶體元件，其中有金屬矽化物層，有利地形成用於3D DRAM的低電阻觸點。由於缺少直接開口，在3D DRAM主動區上形成高品質矽化物具有挑戰性。另外，矽化物的沉積具有挑戰性。由於結構的非視線性質，因此不選擇PVD。另一方面，CVD會佔用大量佔地面積，使空腔的容積減小，並由此使元件的效能降低。因此，一或多個實施例提供用於形成金屬矽化物的選擇性沉積方法。

在一或多個實施例中，金屬沉積及其他製程可在隔離環境（例如叢集製程工具）中進行。因此，本揭示案的一些實施例提供整合工具系統，系統中有相關製程模組來實施方法。

第1圖圖示方法10的製程流程圖，方法10可包括圖示的任何製程或所有製程。另外，對於一些部分，個別製程的次序可存在不同。在不偏離本揭示案的情況下，方法10可開始於任何所列舉的製程。參考第1圖，在操作15中，形成記憶體堆疊。在操作20中，在記憶體堆疊中圖案化主動開口。在操作25中，可使第一材料層（例如氮化物層）凹入穿過主動開口。在操作30中，沉積閘極氧化物。在操作35中，形成字線替代。在操作40中，沉積氧化物。在操作45中，狹縫圖案化記憶體堆疊。在操作50中，圖案化電容器開口。在操作55中，使半導體材料層凹入穿過電容器開口。在操作60中，沉積金屬矽化物層。在操作65中，形成電容器。在操作70中，圖案化位元線開口。在操作75中，形成位元線。

第2A圖至第2Q圖圖示根據一或多個實施例的記憶體元件的截面圖。

參考第2A圖，根據本揭示案的一或多個實施例，形成電子元件100的初始或起始模具。在一些實施例中，在裸基板（未圖示）上逐層形成第2A圖所示的電子元件100。在一或多個實施例中，第2A圖的電子元件由基板170、第一犧牲層102、第二犧牲層104及記憶體堆疊106組成。

基板170可為熟習此項技術者已知的任何合適的材料。本說明書及所附請求項中使用的術語「基板」係指表面或表面的一部分，可對其執行製程。熟習此項技術者亦將理解除非上下文另外清除地指出，否則提及基板可僅指基板的一部分。另外，提及在基板上沉積可意謂裸基板及其上沉積或形成有一或多個膜或特徵的基板。

本文中使用的「基板」係指製造製程期間於其上執行膜處理的任何基板或形成於基板上的材料表面。舉例而言，在其上執行處理的基板表面視應用而包括諸如矽、氧化矽、應變矽、絕緣體上矽(silicon on insulator; SOI)、摻碳氧化矽、非晶矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石的材料，及諸如金屬、金屬氮化物、金屬合金的其他金屬材料，以及其他導電材料。基板包括而不限於半導體晶圓。可使基板經歷預處理製程，以拋光、蝕刻、還原、氧化、羥化、退火及/或烘烤基板表面。除直接在基板自身表面上執行處理膜以外，在本揭示案中，亦可如下文更詳細揭示對形成於基板上的下層執行所揭示的膜處理步驟中之任一者，並且術語「基板表面」意在包括如上下文所指明的此下層。由此，舉例而言，在膜/層或部分膜/層已沉積於基板表面上的情況下，新沉積膜/層的曝露表面變為基板表面。

在一或多個實施例中，第一犧牲層102在基板170上，且第二犧牲層104在第一犧牲層102上。第一犧牲層102可包含熟習此項技術者已知的任何合適的材料。在一或多個實施例中，第一犧牲層102包含絕緣層。在一或多個實施例中，第一犧牲層102包含氮化矽(SiN)。

第二犧牲層104亦可稱為半導體材料層或主動層。本文使用的術語「主動」或「記憶體層」係指其中可製造通道、位元線、字線或電容器的材料層。在一或多個實施例中，主動層包含矽或摻雜矽中之一或多者。

可藉由熟習此項技術者已知的任何合適的技術並且用任何合適的材料形成第二犧牲層104。在一些實施例中，半導體材料可為摻雜材料，例如n摻雜矽(n-Si)或p摻雜矽(p-Si)。在一些實施例中，可使用諸如離子植入製程的任何合適的製程對半導體材料執行摻雜。本文使用的術語「n型」係指藉由在製造期間摻雜電子予體元素形成的半導體材料層。術語n型源於電子的負電荷。在n型半導體材料層中，電子是多數載子，而電洞是少數載子。本文使用的術語「p型」係指井（或電洞）的正電荷。與n型半導體材料相反，p型半導體材料具有的電洞濃度大於電子濃度。在p型半導體材料中，電洞是多數載子，而電子是少數載子。在一或多個實施例中，摻雜劑選自硼(B)、鎵(Ga)、磷(P)、砷(As)中之一或多者、其他半導體摻雜劑或其組合。在一些實施例中，第二犧牲層104包含若干不同的導電或半導體材料。

第一犧牲層102及第二犧牲層104可在基板170上形成，且可由任何合適的材料製成。在一些實施例中，可移除第一犧牲層102及第二犧牲層104中之一或多者並在後續的製程中替換。在一些實施例中，不移除第一犧牲層102及第二犧牲層104中之一或多者，且繼續存在於記憶體元件100中。在此情況下，術語「犧牲」的意義擴大，包括永久層，並且可稱為導電層。在一或多個實施例中，第一犧牲層102及第二犧牲層104中之一或多者包含相對於相鄰記憶體堆疊106的層而可選擇性移除的材料。

圖示實施例中的記憶體堆疊106包含複數個交替的第一材料層108、第二材料層110、第一犧牲層102及第二犧牲層104。雖然第2A圖所示的記憶體堆疊具有單組交替的第一材料層108、第二材料層110、第一材料層108、第二材料層110、第一犧牲層102及第二犧牲層104，但熟習此項技術者瞭解此僅為說明性的。記憶體堆疊106可有任何數量的交替的第一材料層108、第二材料層110、第一犧牲層102及第二犧牲層104。舉例而言，在一些實施例中，記憶體堆疊106包含192對交替的第一材料層108、第二材料層110、第一犧牲層102及第二犧牲層104。在其他實施例中，記憶體堆疊106包含多於50對的交替的第一材料層108、第二材料層110、第一犧牲層102及第二犧牲層104，或多於100對的交替的第一材料層108、第二材料層110、第一犧牲層102及第二犧牲層104，或多於300對的交替的第一材料層108、第二材料層110、第一犧牲層102及第二犧牲層104。

在一或多個實施例中，順序沉積用於形成許多主動區區域。在一或多個實施例中，沉積交替的膜層，例如氧化物-多晶矽、多晶矽-氮化物、氧化物-氮化物、矽-矽鍺。

在一或多個實施例中，第一材料層108及第二材料層110獨立地包含絕緣材料。在一或多個實施例中，第一材料層108包含氮化物層，且第二材料層106包含氧化物層。在一些實施例中，記憶體堆疊106包含非替換閘極，例如交替的氧化物及多晶矽(poly-silicon; OP)或氧化物及金屬或氧化物及犧牲層。第二層110包含相對於第一層108具有蝕刻選擇性的材料，從而可在基本上不影響第一層108的情況下移除第二層110。在一或多個實施例中，第一層108包含氮化矽(SiN)。在一或多個實施例中，第二層110包含氧化矽(SiO _x)。在一或多個實施例中，藉由化學氣相沉積(chemical vapor deposition; CVD)或物理氣相沉積(physical vapor deposition; PVD)沉積第一層108及第二層110。

可使個別的交替層形成有任何合適的厚度。在一些實施例中，每一第二層110的厚度大約相等。在一或多個實施例中，每一第二層110具有第二層厚度。在一些實施例中，每一第一層108的厚度大約相等。以此方式使用時，大約相等的厚度彼此相差+/- 5%內。在一些實施例中，在第二層110與第一層108之間形成矽層（未圖示）。相比於第二層110或第一層108的層的厚度，矽層的厚度可能相對較薄。在一或多個實施例中，第一層108的厚度在約0.5 nm至約30 nm的範圍中，包括約為1 nm、約為3 nm、約為5nm、約為7 nm、約為10 nm、約為12 nm、約為15 nm、約為17 nm、約為20 nm、約為22 nm、約為25 nm、約為27 nm及約為30 nm。在一或多個實施例中，第一層108的厚度在約0.5至約40 nm的範圍中。在一或多個實施例中，第二層110的厚度在約0.5 nm至約30 nm的範圍中，例如約為1 nm、約為3 nm、約為5nm、約為7 nm、約為10 nm、約為12 nm、約為15 nm、約為17 nm、約為20 nm、約為22 nm、約為25 nm、約為27 nm及約為30 nm。在一或多個實施例中，第二層110的厚度在約0.5至約40 nm的範圍中。

參考第2B圖，圖案化元件，以形成主動開口210。在一些實施例中，圖案化主動開口150包括蝕刻穿過記憶體堆疊106、第一犧牲層102、第二犧牲層104並且蝕刻至基板170中。參考第2B圖，主動開口210具有側壁，該等側壁延伸穿過記憶體堆疊106，從而曝露第二材料層110的表面及第一材料層108的表面。

使第一犧牲層102及第二犧牲層104的表面曝露為主動開口210的側壁。主動開口210在基板170中延伸一距離，使得主動開口210的側壁表面及底部形成於基板170中。主動開口210的底部可在基板170的厚度中的任一點形成。在一些實施例中，主動開口210在基板170中延伸的厚度在基板102的厚度的約10%至約90%、或約20%至約80%、或約30%至約70%、或約40%至約60%的範圍中。在一些實施例中，主動開口210在基板170中延伸的距離大於或等於基板170的厚度的10%、20%、30%、40%、50%、60%、70%或80%。

參考第2C圖，使第一犧牲層102及第一材料層108（例如氮化物層）選擇性凹入穿過主動開口210，以形成凹陷區域116。在一或多個實施例中，使用活性物種使第二材料層110（例如氮化物層）凹入穿過主動開口210，自包含氧(O ₂)及三氟化氮(NF ₃)的製程氣體經由遠端電漿形成該活性物種。在其他實施例中，用熱磷(hot phosphorus; HP)使第二材料層110（例如氮化物層）凹入穿過主動開口210。

參考第2D圖，使閘極氧化物層114經由主動開口210沉積於第二犧牲層104上。閘極氧化物層114可包含熟習此項技術者已知的任何合適的材料。可使用熟習此項技術者已知的一或多種沉積技術沉積閘極氧化物層114。在一或多個實施例中，可使用諸如但不限於ALD、CVD、PVD、MBE、MOCVD、旋塗的沉積技術中之一者或熟習此項技術者已知的其他沉積技術沉積閘極氧化物層114。所示的實施例將閘極氧化物層114示為具有均勻形狀的共形層。然而，熟習此項技術者將瞭解此僅為說明性的，並且可按各向同性的方式形成閘極氧化物層114，使得閘極氧化物層114具有圓形的外觀。在一些實施例中，在第二犧牲層104的表面上將閘極氧化物層114選擇性沉積為共形層。在一些實施例中，藉由半導體表面的氧化形成閘極氧化物114。

在一或多個實施例中，閘極氧化物層114包含氧化矽(SiO _x)。雖然術語「氧化矽」用於描述閘極氧化物層114，但熟習此項技術者將瞭解本揭示案不限於特定的化學計量法。舉例而言，術語「氧化矽」及「二氧化矽」均可用於描述矽及氧原子有任何合適的化學計量比的材料。本揭示案中列出的其他材料亦如此，例如氮化矽、氮氧化矽、氧化鎢、氧化鋯、氧化鋁、氧化鉿及類似者。

本文使用的「原子層沉積」或「循環沉積」係指順序地曝露兩種或更多種反應化合物以在基板表面上沉積材料層。將基板或基板的一部分單獨曝露於引入至處理腔室的反應區中的兩種或更多種反應化合物。在時域ALD製程中，對每一反應化合物的曝露間隔一時間延遲，使每一化合物在基板表面上附著及/或反應，並隨後自處理腔室沖洗化合物。將此等反應化合物順序地曝露於基板。在空間ALD製程中，將基板表面的不同部分或基板表面上的材料同時曝露於兩種或更多種反應化合物，使得基板上的任何給定點基本上不同時曝露於多餘一種反應化合物。如本說明書及所附請求項所使用，熟習此項技術者將理解，以此方式使用的術語「基本上」意謂基板的一小部分可能因擴散而同時曝露於多種反應氣體，並且無意發生同時曝露。

在時域ALD製程的一個態樣中，使第一反應氣體（亦即第一前驅物或化合物A，例如鋁前驅物）以脈衝方式進入反應區，隨後有第一時間延遲。隨後，使第二前驅物或化合物B（例如氧化劑）以脈衝方式進入反應區，隨後有第二延遲。在每一時間延遲中，將諸如氬的沖洗氣體引入至處理腔室中，進而沖洗反應區或以其他方式自反應區移除任何剩餘的反應化合物或反應副產物。替代地，沖洗氣體可在整個沉積製程中連續流動，使得僅沖洗氣體在反應化合物脈衝之間的時間延遲期間流動。使反應化合物替代地脈衝，直至在基板表面上形成所要的膜或膜厚度。在任一情境中，化合物A、沖洗氣體、化合物B及沖洗氣體脈衝的ALD製程是一循環。循環可開始於化合物A或化合物B，且繼續循環的各別的次序，直至實現具有預定厚度的膜。

在空間ALD製程的實施例中，將第一反應氣體及第二反應氣體（例如氮氣）同時輸送至反應區，但第一反應氣體及第二反應氣體由惰性氣體簾及/或真空簾分隔。基板相對於氣體輸送裝置移動，使得基板上的任何給定點曝露於第一反應氣體及第二反應氣體。

本文使用的「化學氣相沉積」係指將基板表面同時或基本上同時曝露於前驅物及/或共試劑的製程。本文使用的「基本上同時」指共流或前驅物的大部分曝露有重疊。

出於成本效益及膜性質的多功能性，電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition; PECVD)廣泛用於沉積薄膜。在PECVD製程中，舉例而言，在PECVD腔室中引入烴源，例如氣相烴或已夾帶在載體氣體中的液相烴的蒸氣。亦將電漿引發氣體（通常為氦）引入至腔室中。隨後在腔室中引發電漿，以形成激發的CH自由基。將激發的CH自由基化學結合至安置於腔室中的基板的表面，從而在該表面上形成所要的膜。可使用任何合適的薄膜沉積系統執行本文描述的關於PECVD製程的實施例。本文描述的裝置描述是說明性的，不應將其理解或解釋為限制本文描述的實施例的範疇。

參考第2E圖，形成字線。字線包含阻障層116及字線金屬118中之一或多者。氧化物層114可包含熟習此項技術者已知的任何合適的材料。阻障層116可包含熟習此項技術者已知的任何合適的材料。在一或多個實施例中，阻障層116包含氮化鈦(TiN)、氮化鉭(TaN)或類似者中之一或多者。在一或多個實施例中，字線金屬118含有塊狀金屬，其包括銅(Cu)、鈷(Co)、鎢(W)、鋁(Al)、釕(Ru)、銥(Ir)、鉬(Mo)、鉑(Pt)、鉭(Ta)、鈦(Ti)或銠(Rh)中之一或多者。在一或多個實施例中，字線金屬118包含鎢(W)。在其他實施例中，字線金屬184包含釕(Ru)。

第2F圖展示方法10的操作40，其中用填充材料120填充主動開口210。填充材料120可為熟習此項技術者已知的任何合適的材料。在一或多個實施例中，填充材料120包含介電材料中之一或多者。本文使用的術語「介電材料」指材料層，該材料層是可在電場中極化的電絕緣體。在一或多個實施例中，介電材料包含氧化物、摻碳氧化物、氧化矽(SiO)、多孔二氧化矽(SiO ₂)、氮化矽(SiN)、氧化矽/氮化矽、碳化物、碳氧化物、氮化物、氮氧化物、碳氮氧化物、聚合物、磷矽酸鹽玻璃、氟矽酸鹽(SiOF)玻璃或有機矽酸鹽玻璃(SiOCH)中之一或多者。

第2G圖展示方法10的操作45，其中將元件狹縫圖案化，以形成狹縫圖案開口122，狹縫圖案開口122自記憶體堆疊106的頂表面延伸至基板170。

第2H圖展示方法10的操作50及55，其中形成電容器開口124，並使第二犧牲層104及多晶矽層105凹入穿過狹縫圖案開口122。此製程亦可稱為「回拉」製程。在一或多個實施例中，第2H圖所示的製程是多晶矽回拉。

第2I圖圖示方法10的操作60，其中在第二犧牲層104上的開口124中形成金屬矽化物層126。可藉由熟習此項技術者已知的任何合適的技術形成金屬矽化物層126。在一或多個實施例中，在多晶矽層105上經由電容器開口124選擇性沉積金屬矽化物層126。舉例而言，可用氟化鎢(WF ₆)及氫(H ₂)在矽(Si)表面上選擇性沉積鎢(W)或矽化鎢(WSi _x)。

在一或多個實施例中，金屬矽化物層126包含金屬。金屬可為熟習此項技術者已知的任何合適的金屬。在一或多個實施例中，金屬選自鈦(Ti)、鉭(Ta)、鎢(W)、釕(Ru)、銥(Ir)及鉬(Mo)中之一或多者。由此，在一或多個實施例中，金屬矽化物層126包含矽化鈦(TiSi)、矽化鉭(TaSi)、矽化鎢(WSi)、矽化釕(RuSi)、矽化銥(IrSi)及矽化鉬(MoSi)中之一或多者。

不受理論限制，吾人原本設想金屬矽化物層126的存在導致電阻低的觸點形成。在一些實施例中，與無金屬矽化物層的3D DRAM元件相比時，金屬矽化物層126可使電阻降低範圍為0.5至0.01的量。

第2J圖至第2N圖展示方法10的操作65，其中形成電容器180。在第2J圖中，在形成電容器前使開口124擴大，以形成加寬的電容器開口128。可藉由熟習此項技術者已知的任何合適的技術加寬開口124。如第2K圖至第2M圖所示，在將開口124加寬為加寬的電容器開口128之後，在其中形成電容器180。一些實施例的電容器開口124的加寬量是主動區域105的厚度的一百分比。在一些實施例中，電容器開口124的加寬量為主動區域105的厚度的10%至80%。在一些實施例中，電容器開口124的加寬量為20%至75%或30%至60%。在一些實施例中，使用稀釋HF（水中~1%的HF）濕蝕刻加寬電容器開口124。在一些實施例中，加寬電容器開口導致電容器表面積增大的範圍為1%至85%，或增大的範圍為5%至80%，或增大的範圍為10%至75%，或增大的範圍為20%至60%。

第2K圖至第2N圖展示與凹陷多晶矽層105相鄰的加寬的電容器開口128中形成的電容器180。在一些實施例中，藉由首先在電容器開口128中沉積下電極130形成電容器。可藉由熟習此項技術者已知的任何合適的技術形成下電極130（亦稱為底電極或底觸點）。在一些實施例中，下電極130是藉由原子層沉積來沉積的共形膜。在一或多個實施例中，下電極130包含一材料，該材料選自銅(Cu)、鈷(Co)、鎢(W)、鈦(Ti)、鉬(Mo)、鎳(Ni)、釕(Ru)、銀(Ag)、金(Au)、銥(Ir)、鉭(Ta)或鉑(Pt)及任何上述金屬的金屬氮化物中之一或多者。舉例而言，在一或多個實施例中，下電極130包含一材料，該材料選自氮化銅、氮化鈷、氮化鎢、氮化鈦、氮化鉬、氮化鎳、氮化釕、氮化銀、氮化金、氮化銥、氮化鉭或氮化鉑中之一或多者。在一些實施例中，電容器包含底電極、電容器介電質及頂電極。在一些實施例中，電容器包含雙層。舉例而言，頂電極以及氮化鈦及矽鍺的雙層。

在一些實施例中，形成電容器包括沉積下電極、高K介電層、頂電極及矽鍺(SiGe)層中之一或多者。

參考第2L圖，在電容器開口128中的下電極130上沉積高K介電質132。一些實施例的高K介電質132包含氧化鉿。在一些實施例中，藉由原子層沉積將高K介電質132沉積為共形膜。參考第2M圖，在高K介電質132中的電容器開口128中形成頂電極134。可藉由熟習此項技術者已知的任何合適的技術形成頂電極134（亦稱為頂觸點或上電極）。在一或多個實施例中，頂電極134包含一導電材料，該導電材料選自銅(Cu)、鈷(Co)、鎢(W)、鈦(Ti)、鉬(Mo)、鎳(Ni)、釕(Ru)、銀(Ag)、金(Au)、銥(Ir)、鉭(Ta)或鉑(Pt)及任何上述金屬的金屬氮化物中之一或多者。舉例而言，在一或多個實施例中，下電極130包含一材料，該材料選自氮化銅、氮化鈷、氮化鎢、氮化鈦、氮化鉬、氮化鎳、氮化釕、氮化銀、氮化金、氮化銥、氮化鉭或氮化鉑中之一或多者。在一些實施例中（未圖示），沉積介電質，以填充頂電極130形成後電容器開口128中剩餘的任何開放空間。一些實施例的介電質將個別的單位單元與相鄰的單位單元分隔，從而防止短路。

在一或多個實施例中，參考第2N圖，用矽鍺(SiGe)層136填充狹縫圖案開口122，以在頂電極130上形成電容器180。

第2O圖展示方法10的操作70，其中形成位元線孔138（亦稱為位元線開口）。在一些實施例中，圖案化電子元件，以形成複數個位元線孔138。可藉由熟習此項技術者已知的任何合適的技術形成位元線孔138。在一些實施例中，藉由安置圖案化硬遮罩並經由硬遮罩蝕刻介電質120形成位元線孔138。

在一或多個實施例中，參考第2P圖，藉由（例如）氣相摻雜製程對第二犧牲層104及多晶矽層105加以摻雜。氣相摻雜製程在多晶矽層105及第二犧牲層104的外緣上形成摻雜層140。在一些實施例中，在執行多晶矽層105的沉積期間使用摻雜源執行摻雜。舉例而言，使摻磷氧化矽玻璃(phosphorous doped silica glass; PSG)或摻硼磷玻璃(boron phosphorous doped glass; BPSG)擴散至材料中。在一些實施例中，摻雜層140的厚度在約1 nm至約20 nm的範圍中（按自多晶矽層105的外緣向位元線開口138量測）。

第2Q圖展示方法10的操作75，其中在位元線孔138中形成位元線142。在一或多個實施例中，位元線142包含可選的位元線襯墊（亦稱為位元線阻障層）以及位元線金屬。

可選的位元線襯墊可由藉由熟習此項技術者已知的任何合適的技術沉積的任何合適的材料製成。在一些實施例中，使位元線襯墊共形地沉積於複數個位元線孔138中以及沉積於介電質120的曝露表面及活性材料105的摻雜表面140（或曝露表面）上。在一或多個實施例中，在活性材料105的內端處的源極/汲極區域上沉積位元線襯墊。位元線襯墊可為任何合適的材料，例如但不限於氮化鈦(Ti)或氮化鉭(TaN)。在一些實施例中，可選的位元線襯墊包含氮化鈦(TiN)或基本上由氮化鈦組成。以此方式使用的「基本上由……組成」意謂膜的成分大於或等於所述物種的約95%、98%、99%或99.5%。在一些實施例中，可選的位元線襯墊包含氮化鉭(TaN)或基本上由氮化鉭組成。在一些實施例中，位元線襯墊是共形層。在一些實施例中，藉由原子層沉積來沉積位元線襯墊。

在一些實施例中，位元線142含有位元線金屬。位元線金屬可含有熟習此項技術者已知的任何合適的金屬。在一或多個實施例中，位元線金屬含有矽化鎢(WSi)、氮化鎢(WN)或鎢(W)中之一或多者，或基本上由其組成。可藉由熟習此項技術者已知的任何合適的技術沉積位元線金屬，位元線金屬可為任何合適的材料。在一或多個實施例中，形成位元線142進一步包括在沉積位元線金屬之前形成位元線金屬晶種層。

本揭示案的其他實施例係關於如第3圖所示的用於記憶體元件的形成及所描述方法的處理工具900。叢集工具900包含具有複數個側面的至少一個中心傳送站921、931。在中心傳送站921、931中安置機器人925、935，且機器人925、935經配置以將機器人葉片及晶圓移動至複數個側面中之每一者。

叢集工具900包含連接至中心傳送站的複數個處理腔室902、904、906、908、910、912、914、916及918（亦稱為製程站）。各個處理腔室提供與相鄰的製程站分隔的單獨的處理區域。處理腔室可為任何合適的腔室，其包括但不限於預清潔腔室、緩衝腔室、傳送空間、晶圓定向器/除氣腔室、低溫冷卻腔室、沉積腔室、退火腔室、蝕刻腔室、選擇性蝕刻腔室及類似者。製程腔室及組件的特定佈置取決於叢集工具可為不同的，且不應將其視為限制本揭示案的範疇。

在第3圖所示的實施例中，將工廠介面950連接至叢集工具900的正面。工廠介面950在工廠介面950的正面951包含裝載腔室954及卸載腔室956。雖然所示的裝載腔室954在左側，且卸載腔室956在右側，但熟習此項技術者將理解此僅代表一種可能的配置。

取決於（例如）叢集工具900中正處理的基板，裝載腔室954及卸載腔室956的大小及形狀可為不同的。在所示的實施例中，可調整裝載腔室954及卸載腔室956的大小，以固持晶圓盒，盒中安置有複數個晶圓。

機器人952在工廠介面950中，且可在裝載腔室954與卸載腔室956之間移動。機器人952能夠將晶圓自裝載腔室954中的盒經由工廠介面950傳送至裝載閘腔室960。機器人952亦能夠將晶圓自裝載閘腔室962經由工廠介面950傳送至卸載腔室956中的盒。熟習此項技術者將理解，工廠介面950可具有多於一個的機器人952。舉例而言，工廠介面950可具有在裝載腔室954與裝載閘腔室960之間傳送晶圓的第一機器人以及在裝載閘962與卸載腔室956之間傳送晶圓的第二機器人。

所示的叢集工具900具有第一段920及第二段930。將第一段920經由裝載閘腔室960、962連接至工廠介面950。第一段920包含第一傳送腔室921，該第一傳送腔室921中安置有至少一個機器人925。機器人925亦稱為機器人晶圓傳送機構。使第一傳送腔室921相對於裝載閘腔室960、962，製程腔室902、904、916、918及緩衝腔室922、924中心定位。一些實施例的機器人925是能夠獨立地一次移動多於一個晶圓的多臂機器人。在一些實施例中，第一傳送腔室921包含多於一個的機器人晶圓傳送機構。第一傳送腔室921中的機器人925經配置以在第一傳送腔室921周圍的腔室之間移動基板。位於第一機器人機構的遠端處的晶圓傳輸葉片上攜載個別的晶圓。

在第一段920中處理晶圓之後，可將晶圓經由穿通腔室傳遞至第二段930。舉例而言，腔室922、924可為單向或雙向的穿通腔室。舉例而言，轉送腔室922、924可用於在第二段930中的處理之前低溫冷卻晶圓，或在晶圓移回至第一段920之前允許晶圓的冷卻或後處理。

系統控制器990與第一機器人925、第二機器人935、第一複數個處理腔室902、904、916、918以及第二複數個處理腔室906、908、910、912、914連通。系統控制器990可為能控制處理腔室及機器人的任何合適的組件。舉例而言，系統控制器990可為包含中央處理單元(central processing unit; CPU)、記憶器、合適的電路以及儲存器的電腦。

製程大體地可作為軟體常式儲存於系統控制器990的記憶體中，當由處理器執行時，其使處理腔室執行本揭示案的製程。亦可藉由與由控制器控制的硬體遠端定位的第二處理器（未展示）來儲存及/或執行軟體常式。亦可在硬體中執行本揭示案的方法中的一些者或全部。由此，可在軟體中實施製程，並且在硬體中使用電腦系統作為（例如）特殊應用積體電路或其他類型的硬體實施或作為軟體及硬體的組合來執行製程。當由處理器執行時，軟體常式將通用電腦轉換為專用電腦（控制器），該專用電腦（控制器）控制腔室操作使得製程得到執行。

另外，為便於描述，本文可使用諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者的空間相對性術語，以表述如圖中所示的一個元件或特徵與另一或另一些要素或特徵的關係。將理解除圖中所描繪的定向外，空間相對性術語意欲涵蓋使用中或運行中元件的不同定向。舉例而言，如果翻轉圖中的元件，則描述為其他要素或特徵「下方」、「之下」的要素可位於其他要素或特徵「上方」。由此，例示性術語「下方」可包含上方及下方的定向。裝置可按其他方式經定向（旋轉90度或其他定向），可相應地解讀本文中使用的空間相對性描述詞。

除非本文另外指明或與上下文顯然矛盾，在描述本文中所討論的材料及方法的上下文中（特別在以下請求項的上下文中），使用術語「一(a)」、「一(an)」及「該」應解釋為涵蓋單數及複數。除非在本文中另外指明，本文中對值的範圍的敘述僅意欲為用於單獨指處於範圍中之每一單獨值的簡記方法，並且每一單獨值就如其在本文中所單獨敘述而併入本說明書。除非本文另外指明或與上下文顯然矛盾，可按任何合適的次序執行本文中描述的所有方法。使用本文中提供的所有實例或例示性語言（例如「諸如」）中的任一者及全部僅意欲更好地說明材料及方法，且除非另外主張，否則不限制範疇。本說明書中的任何語言都不應解釋為表示任何非主張的要素對所揭示材料及方法的實踐重要。

在整個本說明書中指「一個實施例」、「某些實施例」、「一或多個實施例」或「一實施例」意謂本揭示案的至少一實施例中包括結合實施例描述的特定特徵、結構、材料或特性。由此，諸如「在一或多個實施例中」、「在某些實施例中」、「在一個實施例中」或「在一實施例中」的片語在整個本說明書中多個位置出現不一定指本揭示案的同一實施例。另外，一或多個實施例中可按任何合適的方式組合特定的特徵、結構、材料或特性。

雖然已參考特定實施例描述本文中的揭示案，但熟習此項技術者將理解所描述的實施例僅說明本揭示案的原理及應用。對熟習此項技術者顯而易見的是，可在不脫離本揭示案的精神及範疇的情況下對本揭示案的方法及裝置作出修改和變化。由此，本揭示案可包含處於所附請求項及其等效項的範疇內的修改和變化。

10:方法 15:操作 20:操作 25:操作 30:操作 35:操作 40:操作 45:操作 50:操作 55:操作 60:操作 65:操作 70:操作 75:操作 100:電子元件 102:第一犧牲層 104:第二犧牲層 105:主動區域 106:記憶體堆疊 108:第一材料層 110:第二材料層 114:閘極氧化物層 116:阻障層 118:字線金屬 120:填充材料 122:狹縫圖案開口 124:電容器開口 126:金屬矽化物層 128:電容器開口 130:下電極 132:高K介電質 134:頂電極 136:矽鍺層 138:位元線孔 140:摻雜層 142:位元線 170:基板 180:電容器 210:主動開口 900:處理工具 902:處理腔室 904:處理腔室 906:處理腔室 908:處理腔室 910:處理腔室 912:處理腔室 914:處理腔室 916:處理腔室 918:處理腔室 920:第一段 921:第一傳送腔室 922:轉送腔室 924:轉送腔室 925:第一機器人 930:第二段 931:中心傳送站 935:機器人 950:工廠介面 952:機器人 954:裝載腔室 956:卸載腔室 960:裝載閘腔室 962:裝載閘腔室 990:系統控制器

為了詳細地理解本揭示案的上述特徵的方式，可參考實施例更特定地描述上文簡要概述的本揭示案，其中一些實施例在附圖中圖示。然而，應注意，附圖僅圖示本揭示案的典型實施例，並且因此不應認為其限制本揭示案的範疇，因為本揭示案可承認其他等效的實施例。藉由實例並且不限於附圖中的圖來圖示本文中描述的實施例，在附圖中相同的標識指示相似的要素。

第1圖圖示根據一或多個實施例的方法的製程流程圖；

第2A圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2B圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2C圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2D圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2E圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2F圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2G圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2H圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2I圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2J圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2K圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2L圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2M圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2N圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2O圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2P圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；

第2Q圖圖示根據本揭示案的一或多個實施例的記憶體元件的截面圖；以及

第3圖圖示根據一或多個實施例的叢集工具。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:電子元件

102:第一犧牲層

104:第二犧牲層

105:主動區域

110:第二材料層

114:閘極氧化物層

116:阻障層

118:字線金屬

120:填充材料

126:金屬矽化物層

130:下電極

132:高K介電質

134:頂電極

136:矽鍺層

140:摻雜層

142:位元線

170:基板

Claims

一種形成一記憶體元件的方法，該方法包含以下步驟：在一記憶體堆疊上的一半導體材料層上形成一金屬矽化物，該半導體材料層具有一電容器側及一位元線側；在該金屬矽化物層的該電容器側上形成一電容器；及在該金屬矽化物層的該位元線側上形成一位元線。
如請求項1所述之方法，其中該記憶體堆疊包含一犧牲層以及一第一材料層、一第二材料層及該半導體材料層的交替層。
如請求項2所述之方法，其中第一材料層及該第二材料層獨立地包含一絕緣材料。
如請求項3所述之方法，其中該第一材料層包含一氮化物層，且該第二材料層包含一氧化物層。
如請求項4所述之方法，其中該第一材料層包含氮化矽，且該第二材料層包含氧化矽。
如請求項1所述之方法，其中該半導體材料層包含多晶矽。
如請求項1所述之方法，其中該金屬矽化物層包含選自鈦(Ti)、鉭(Ta)、鎢(W)、釕(Ru)、銥(Ir)及鉬(Mo)中之一或多者的一金屬。
如請求項1所述之方法，其中形成該電容器之步驟包括以下步驟：沉積一下電極、一高K介電層、一頂電極及一矽鍺(SiGe)層中之一或多者。
一種形成一記憶體元件的方法，該方法包含以下步驟：形成一記憶體堆疊，該記憶體堆疊包含一犧牲層以及一第一材料層、一第二材料層及一半導體材料層的交替層。穿過該記憶體堆疊形成一主動開口，並使該第一材料層凹入穿過該主動開口，以形成一凹陷區域；在該第二材料層上沉積一閘極氧化物層；在該凹陷區域中形成一字線，該字線包含一阻障層及一字線金屬中之一或多者；在該主動開口中沉積一填充材料；穿過該記憶體堆疊形成一狹縫圖案開口；藉由使該第二材料層及該半導體材料層凹入穿過該狹縫圖案開口形成一電容器開口；在該半導體材料層上沉積一金屬矽化物層；在該電容器開口中形成一電容器；在該填充材料中形成一位元線開口；及在該位元線開口中形成一位元線。
如請求項9所述之方法，其中該第一材料層及該第二材料層獨立地包含一絕緣材料。
如請求項10所述之方法，其中該第一材料層包含一氮化物層，且該第二材料層包含一氧化物層。
如請求項11所述之方法，其中該第一材料層包含氮化矽，且該第二材料層包含氧化矽。
如請求項9所述之方法，其中該半導體材料層包含多晶矽。
如請求項9所述之方法，其中該金屬矽化物層包含選自鈦(Ti)、鉭(Ta)、鎢(W)、釕(Ru)、銥(Ir)及鉬(Mo)中之一或多者的一金屬。
如請求項9所述之方法，其中形成該電容器之步驟包括以下步驟：沉積一下電極、一高K介電層、一頂電極及一矽鍺(SiGe)層中之一或多者。
一種非暫時性電腦可讀取媒體，當由一處理腔室的一控制器執行時，其使該處理腔室執行以下操作：形成一記憶體堆疊，該記憶體堆疊包含一犧牲層以及一第一材料層、一第二材料層及一半導體材料層的交替層；穿過該記憶體堆疊形成一主動開口，並使該第一材料層凹入穿過該主動開口，以形成一凹陷區域；在該第二材料層上沉積一閘極氧化物層；在該凹陷區域中形成一字線，該字線包含一阻障層及一字線金屬中之一或多者；在該主動開口中沉積一填充材料；穿過該記憶體堆疊形成一狹縫圖案開口；藉由使該第二材料層及該半導體材料層凹入穿過該狹縫圖案開口形成一電容器開口；在該半導體材料層上沉積一金屬矽化物層；在該電容器開口中形成一電容器；在該填充材料中形成一位元線開口；及在該位元線開口中形成一位元線。
如請求項16所述之非暫時性性電腦可讀媒體，其中該第一材料層包含氮化矽，該第二材料層包含氧化矽，且該半導體材料層包含多晶矽。
如請求項16所述之非暫時性性電腦可讀媒體，其中該金屬矽化物層包含選自鈦(Ti)、鉭(Ta)、鎢(W)、釕(Ru)、銥(Ir)及鉬(Mo)中之一或多者的一金屬。
一種形成一半導體元件的方法，該方法包含以下步驟：在一基板上形成一膜堆疊，該膜堆疊包含一半導體材料層及一介電層的複數個交替層；圖案化該膜堆疊以形成一開口，該開口自該膜堆疊的一頂表面延伸至該基板且具有大於或等於10:1的一深寬比；使該半導體材料層凹入穿過該開口，以形成一凹陷的半導體材料層；及在該凹陷的半導體材料層上選擇性沉積一金屬層。
如請求項19所述之方法，其中該金屬層包含選自鈦(Ti)、鉭(Ta)、鎢(W)、釕(Ru)、銥(Ir)及鉬(Mo)中之一或多者的一金屬。