CN101286522A - 相变存储装置及其制造方法和操作方法 - Google Patents

相变存储装置及其制造方法和操作方法 Download PDF

Info

Publication number
CN101286522A
CN101286522A CN200710093282.4A CN200710093282A CN101286522A CN 101286522 A CN101286522 A CN 101286522A CN 200710093282 A CN200710093282 A CN 200710093282A CN 101286522 A CN101286522 A CN 101286522A
Authority
CN
China
Prior art keywords
phase change
layer
material layer
insulating barrier
change layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200710093282.4A
Other languages
English (en)
Inventor
崔赫洵
许智贤
姜闰浩
李孝锡
申在光
吴在浚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101286522A publication Critical patent/CN101286522A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种相变存储装置、其制造方法和操作方法。该相变存储装置包括开关装置和与该开关装置连接的存储节点。存储节点包括底部叠层、设置在底部叠层上的相变层和设置在相变层上的顶部叠层。相变层包括用于增加流经相变层的电流通路和减少相变存储区域体积的单元。和底部叠层相对设置的单元的表面面积大于或等于与相变层接触的底部叠层的表面面积。

Description

相变存储装置及其制造方法和操作方法
技术领域
本发明涉及一种相变存储装置、其制造方法及其操作方法。
背景技术
传统的相变存储装置(诸如相变随机存取存储器(PRAM))可以包括具有相变材料层的存储节点和连接到该存储节点的晶体管。当复位电流施加到相变存储装置时，与相变材料层的底部电极接触层相接触的区域会被加热到高于相变材料层的熔点的温度。结果，与底部电极接触层相接触的区域可能变成非晶(amorphous)。该非晶区域通过施加置位电流(set current)给存储节点可以变成结晶(crystalline)区域。
相变材料层的非晶区域具有比相变材料层其他区域更高的阻抗。结果，流过相变材料层的电流值取决于在相变材料层中是否存在非晶区域。在一个示例中，当非晶区域存在于相变材料层中时，施加到相变材料层的电流会比参考电流小，并可以从PRAM中读取数据“1”。相反地，当非晶区域没有存在于相变材料层中时，流过相变材料层的电流比参考电流高，并可以从PRAM中读取数据“0”。可以应用相反的标准来决定是否从PRAM中读取数据“1”或“0”。
随着传统半导体存储装置的集成密度的增加，应当减小晶体管的尺寸。结果，也同样减少了晶体管中的最大维持电流。在传统的相变存储装置中，可以通过晶体管施加复位电流和置位电流。复位电流可以大于置位电流。当晶体管的尺寸减少时，可以减少复位电流使得更小的晶体管可以维持复位电流。
发明内容
示例实施例涉及相变存储装置、其制造方法及操作方法。根据示例实施例的相变存储装置包括扩展的电流通路(expanded current path)、减小的存储区域和/或减小的编程体积(program volume)，制造方法及其操作方法。
示例实施例提供相变存储装置，该装置可以通过减少复位电流来增加集成密度。示例实施例可以抑制和/或阻止由于外部热量造成的数据丢失。
至少一个示例实施例提供相变存储装置，该装置包括开关装置和连接到开关装置的存储节点。存储节点包括底部叠层(bottom stack)、置于底部叠层上的相变层、和置于相变层上的顶部叠层(top stack)。相变层可以包括用于增加流过相变层的电流通路的电流通路增加单元(current path increaseunit)。电流通路增加单元还可以减少相变存储区域的体积(volume)。
根据示例实施例，与底部叠层相对设置的电流通路增加单元的表面面积可以大于或等于与相变层接触的底部叠层表面面积。电流通路增加单元可以是具有比形成于相变层中的非晶区域更低的电导率的材料层。该材料层可以是绝缘层或导电层。该材料层可以具有足够的厚度来抑制和/或阻止流过相变层的电流的隧穿。
根据示例实施例，相变层可以包括垂直堆叠的并且相互隔开的多个材料层。在该实施例中，至少部分材料层的宽度可以不同于其他材料层的宽度。存储节点可以进一步包括材料层之间垂直堆叠的多个(如，2个)材料层。多个材料层可以被设置于相同的水平上(例如，在同一平面)和/或通过下面的材料层间隔开。
至少其他一示例实施例提供相变随机存取存储器(PRAM)，该存储器包括开关装置和连接到该开关装置的存储节点。存储节点可以包括底部叠层(bottom stack)、置于底部叠层上的具有填充有材料层的沟槽的相变层、置于相变层和材料层上的顶部叠层。沟槽填充有材料层。材料层可以具有比与相变层接触的底部叠层的表面面积更大或相同的面积。材料层具有比将形成于相变层中的非晶区域更低的电导率。
根据至少一些示例实施例，存储节点可以进一步包括远离材料层设置的圆柱形材料层，从而围绕底部叠层和材料层的表面。圆柱形材料层可以具有比将形成于相变层中的非晶区域更低的电导率。填充在沟槽中的材料层延伸超过圆柱形材料层。填充在沟槽中的材料层可以是绝缘层或导电层。圆柱形材料层可以具有与填充在沟槽中的材料层相同的电导率。可选地，圆柱形材料层可以具有与填充在沟槽中的材料层不相同的电导率。
至少一其他示例实施例提供制造存储装置(例如，PRAM)的方法，该存储装置包括开关装置和连接到开关装置的存储节点。至少根据该方法，可以形成存储节点。例如，第一相变层可以形成在绝缘层上来覆盖底部电极接触层暴露的表面。第一材料层可以在第一相变层的区域中形成以覆盖底部电极接触层暴露的表面。第二相变层可以在第一相变层上形成以覆盖第一材料层。第一材料层可以具有比在第一相变层中形成的非晶区域更低的电导率。
根据至少一个示例实施例，第一材料层可以是绝缘层或导电层。第二材料层可以形成于第二相变层上，且第三相变层可以形成于第二相变层上以覆盖第二材料层。第二材料层可以具有比第一到第三相变层的每一个更低的电导率。第二材料层可以形成为多个(如，至少两个)分隔部分。多个部分可以相互间隔地形成，使得多个部分之间的空间(space)可以位于第一材料层上方。第二材料层可以形成为具有比第一材料层更大或相同的面积。
根据至少一些示例实施例，第一和第二材料层可以具有相同的、基本上相同或不同的电导率。第二材料层可以是绝缘层和导电层其中之一。
根据至少一个其他示例实施例，提供制造存储装置(如，PRAM)的方法，该存储装置包括开关装置和连接到该开关装置的存储节点。至少根据该方法，可以形成存储器节点。例如，相变层可以形成于绝缘层上以覆盖底部电极接触层暴露的表面。沟槽可以形成于相变层中的底部电极接触层暴露的表面上方，并且沟槽中可以填充有材料层。顶部叠层可以形成于相变层和材料层之上。沟槽可以具有至少和底部电极接触层暴露的表面相同面积的底部表面。材料层可以具有比形成在相变层中的非晶区域更低的电导率。
根据至少一些示例实施例，在绝缘夹层上形成相变层之前，圆柱形材料层可以形成于绝缘夹层上以围绕底部电极接触层和沟槽的暴露表面。填充沟槽的材料层可以延伸超过圆柱形材料层。圆柱形材料层可以具有比相变层更低的电导率。填充沟槽的材料层可以具有与圆柱形材料层不同的电导率。圆柱形材料层可以是绝缘层和导电层其中之一。
根据至少一个其他示例实施例，提供操作存储装置(如，PRAM)的方法，该存储装置包括开关装置和连接到该开关装置的存储节点。至少根据该方法，开关装置可以被维持在导通状态下，并施加操作电压给存储节点。操作电压可以是写电压、读电压以及擦除电压其中之一。
根据至少一些示例实施例，当操作电压为读电压时，存储节点中测量的电流可以与参考电流相比较。存储器的复位电流可以被减小，这样可以增加存储器的集成密度。此外，包括在相变层中的绝缘层可以抑制和/或阻止相变层的编程体积(program volume)(例如，非晶区域)由于外部作用(如热量)而被任意改变为结晶区域。结果，可以抑制和/或禁止写数据的失败和/或改变。
附图说明
通过详细描述附图中所示的示例实施例，示例实施例将变得更清楚，其中：
图1是根据一个示例实施例的相变存储装置的截面图；
图2是图1的相变存储装置的截面图，其中在相变层中形成非晶区域；
图3是根据另一个示例实施例的相变存储装置的截面图；
图4是根据另一个示例实施例的相变存储装置的截面图；
图5是根据另一个示例实施例的相变存储装置的截面图；
图6至图11是根据一个示例实施例用于说明制造相变存储装置的方法的截面图；
图12至图16是根据另一个示例实施例用于说明制造相变存储装置的方法的截面图；
图17至图18是根据另一个示例实施例用于部分说明制造相变存储装置的方法的截面图；
图19至图24是根据另一个示例实施例用于部分说明制造相变存储装置的方法的截面图；
图25是根据一个示例实施例用于模拟相变存储装置的存储节点的平面图；
图26示出了沿着图25的方向26-26’所取的截面的左部分区域的平置(laid)状态；
图27是表示常规相变存储装置相变层的复位电流变化和温度分布的模拟结果的摄影图像；及
图28至图31是表示当绝缘层被包括在相变层中时根据示例实施例的相变存储装置的相变层的复位电流变化和温度分布的模拟结果的摄影图像。
具体实施方式
现在参考其中示出了一些示例实施例的附图来更详细地描述各种示例实施例。在附图中，为了更加清楚的目的，放大了层和区域的厚度。
这里公开了具体起说明作用的示例实施例。然而，这里公开的具体结构和功能细节仅仅是表示用于描述示例实施例的目的。可是，本发明可以以任何替换的形式来体现并且不应当被认为仅限制于这里所阐明的示例实施例。
因此，尽管示例实施例能够具有各种修改和替换形式，其实施例通过附图中的例子示出了并且将在这里详细描述。然而，应当理解，目的不是限制示例实施例于所公开的具体形式，相反地，示例实施例覆盖了落在本发明范围内的所有修改、等效物、和替换。附图标记中相同的标记表示同一元件。
应当理解，尽管这里可以使用术语第一、第二等来描述各种元件，这些元件不应当由这些术语来限定。这些术语仅用于区分一个元件和另一个元件。例如，第一个元件可以被称为第二个元件，类似地，第二个元件可以被称为第一个元件，而不脱离示例实施例的范围。如这里所使用的，术语“和/或”，包括一个或多个相关联的所列项的任何和所有的组合。
应当理解当一个元件或层被称作为形成在另一元件或层“上”时，其可以直接或间接地形成在另一个元件或层上。即，例如，可以存在介入元件或层。相反，当一个元件或层被称作为“直接形成在”另一元件“上”时，不存在介入元件或层。用于描述元件或层之间关系的其他词应当以相同的方式来解释(例如，“在......之间”与“直接地在......之间”，“相邻”与“直接相邻”，等等)。
这里使用的术语只用于描述具体的实施例，并不意旨限定示例实施例。如这里所使用的单数形式“一”和“该”意旨也包括复数形式，除非上下文清楚地表明相反的意思。应当进一步理解术语“包括”、和/或“包含”，“当使用在这里时，说明存在规定的特征、整数、步骤、操作、元件、和/或部件，但不排除存在或增加一个或多个其他特征、整数、步骤、操作、元件、部件、和/或它们的组。
下文参考附图将更详细的描述相变存储装置的示例实施例及其制造方法和操作。在附图中，为了更加清楚的目的，放大了层和区域的厚度。
图1是根据一个示例实施例的相变存储装置的截面图。
参考图1，第一掺杂区域(impurity region)12和第二掺杂区域14彼此分离地形成在衬底10中。第一和第二掺杂区域12和14掺杂有导电型杂质，例如，n型或p型杂质。第一和第二掺杂区域12和14中的一个可以是源区，而另一个可以是漏区。栅极叠层(gate stack)20设置在衬底10上的第一和第二掺杂区域12和14之间。沟道区域(channel region)16设置在栅极叠层20下。栅极叠层20包括顺序堆叠的栅极绝缘层18和栅电极19。具有第一和第二掺杂区域12和14的衬底10以及栅极叠层20构成开关装置或晶体管。
第一绝缘夹层22可以设置在衬底10上，从而覆盖晶体管。第一接触孔h1形成在第一绝缘夹层22中或穿过第一绝缘夹层22，从而使第二掺杂区域14暴露。第一接触孔h1可以填充有导电插栓24。底部电极30设置在第一绝缘层22上，从而至少覆盖导电插栓24的暴露表面。例如，底部电极30的尺寸足以覆盖底部电极30的暴露部分，或尺寸在至少一个方向上大于底部电极30的暴露部分。
第二绝缘夹层32堆叠在第一绝缘夹层22上，从而覆盖底部电极30。第二接触孔h2形成在第二绝缘夹层32中或穿过第二绝缘夹层32，从而使一部分底部电极30暴露。第二接触孔h2可以填充有底部电极接触层34。底部电极30和底部电极接触层34构成底部叠层。例如，底部电极接触层34可以是例如TiN层、TiAIN层等。第二绝缘夹层32可以由和第一绝缘夹层22相同的材料形成。
相变层36设置在第二绝缘夹层32上，从而覆盖底部电极接触层34的暴露表面。例如，相变层36的尺寸足以覆盖底部电极接触层34的暴露表面，或尺寸在至少一个方向上大于底部电极接触层34的暴露表面。在至少一个示例实施例中，相变层36可以是GeSbTe(GST)层或二元、三元、或四元硫属化物(chalcogenide)层。绝缘层38形成在相变层36中。绝缘层38具有第一厚度。
例如，绝缘层38可以是例如氧化硅层等。可选地，绝缘层38可以是氮化物层或其他绝缘材料层。绝缘层38可以作为增加(扩大)流经相变层36的电流的通路的电流通路增加单元。尽管电流通路增加单元在图1中示出为绝缘层38，但电流通路增加单元并不限于绝缘层38。例如，导电性低于相变层36的任何材料层都可以作为电流通路增加单元。因此，绝缘层38可以由导电性低于相变层36的任何适当的材料层代替。
考虑到在复位电流施加到相变层36之后非晶区域形成在相变层36中，绝缘层38或材料层的导电率可以低于相变层36的非晶区域。绝缘层38产生相变存储区域，其可以转变为非晶区域(例如，编程体积)，从而将在绝缘层38和底部电极接触层34之间的区域变窄。如果编程体积在相变层36中变窄，流经编程体积的电流密度会比省略绝缘层38时增加。这会减少存储器操作所需的电流(例如，复位电流)。
绝缘层38可以相对底部电极接触层34和第二绝缘夹层32设置，但也可以邻近底部电极接触层34设置。绝缘层38的厚度足以抑制和/或阻止施加到相变存储装置的复位电流的隧穿(在下文，减小的或最小的厚度)。结果，如果复位电流减小，绝缘层38的厚度也减小。当复位电流施加到例如绝缘层38和底部电极接触层34之间的区域时，绝缘层38可以抑制和/或阻止从晶态变化到非晶态的相变层36(例如，相变层36的区域)的编程体积，例如绝缘层38和底部电极接触层34之间的区域受到在随后的处理期间产生的热量的损害。
图2是图1的相变存储装置的截面图，其中在相变层中形成了非晶区域。
参考图2，区域A1可以是相变层36的区域，由于绝缘层38，其可以被转变为非晶区域。如所示，区域A1可以缩窄至绝缘层38和底部电极接触层34之间的区域。并且，如果从底部电极接触层34到顶部电极42施加的电流绕过绝缘层38并且穿过相变层36，电流通路比省略绝缘层38时扩大。如上所述，由于区域A1缩窄并且电流通路扩大，电流密度和/或区域A1的阻抗增加。结果，在比常规技术小的电流下，区域A1的能量总数大于或等于常规技术的能量总数。因此，施加到相变层36的复位电流与常规技术相比减少了。在图2中，区域A2指的是其中面心立方(FCC)晶格转变为密排六方(HCP)晶格的区域。
再参考图1，在相变层36上形成顶部叠层。顶部叠层可以包括顺序堆叠的粘合(adhesive)层40和顶部电极42。粘合层40例如可以是钛(Ti)层等，以及顶部电极42例如可以是TiN电极等。底部叠层、相变层36、和顶部叠层组成存储节点S。
图3是根据另一个示例实施例的相变存储装置的截面图。
参考图3，沟槽37可以在相变层36中形成至第一深度。沟槽37填充有绝缘层38。在相变层36上形成粘合层40用于覆盖绝缘层38，并在粘合层40上形成顶部电极42。相变存储装置的其他元件与图1所示的示例实施例相同。
图4是根据另一个示例实施例的相变存储装置的截面图。
参考图4，在相变层36中形成多个绝缘层38、39、41和43。多个绝缘层38、39、41和43在垂直方向上以指定的间隔堆叠。排列或配置绝缘层38、39、41和43来扩展在底部电极接触层34和顶部电极42之间流动的电流路径。
在一个实施例中，两个第一绝缘层39在绝缘层38上方被相互分隔。在该实施例中，两个第一绝缘层39之间的间隔与绝缘层38的中央相对应(例如对准)。第二绝缘层41可以设置在第一绝缘层39上方与绝缘层38相应的位置。以与第一绝缘层39相同的方式安置两个第三绝缘层43。相变存储装置的余下的元件与图1所示的示例实施例相同。如图4所示，当电流通过相变层36时，电流“I”绕过绝缘层38，在第一绝缘层39之间通过，绕过第二绝缘层41，并在第三绝缘层43之间通过。
如上所描述的，通过相变层36的电流“I”的路径可以被扩展而超过没有多个绝缘层38、39、41和43的情况。因此电流“I”的路径的阻抗可以增加而超过电流“I”流过线性路径的情况。此外，由于绝缘层38，在绝缘层38和底部电极接触层34之间的区域变狭窄，绝缘层38和底部电极接触层34之间的区域的电流密度增加。因此，当同样的电压如传统的技术一样被施加在相变层36上时，与传统的现有技术相比较，可以减小将绝缘层38和底部电极接触层34之间的区域改变成非晶区域所需要的复位电流。
图5是根据另一个示例实施例的相变存储装置的截面图。
参考图5，第一绝缘层52和第二绝缘层54被设置在包括有底部电极接触层34的第二绝缘夹层32和粘合层40之间。第一绝缘层52可以是与底部电极接触层34分隔的圆柱形绝缘层。例如，第一绝缘层52包括形成于底部电极接触层34一侧的第一绝缘层部分，和形成于底部电极接触层34另一侧的第二绝缘层部分。第一绝缘层52可以围绕底部电极接触层34。
第二绝缘层54可以形成于第一绝缘层52上方，但第二绝缘层54可以不与第一绝缘层52接触。第二绝缘层54包括中间突出部分54a。中间突出部分54a可以朝向圆柱形第一绝缘层52内部，这样使得中间突出部分54a相对接近并面对底部电极接触层34。第二绝缘层54的余下部分从突出部分54a向第一绝缘层52的外部扩展延伸，且随后平行于第一绝缘层52的外部表面向第二绝缘夹层32扩展。第二绝缘层54的第三部分的垂直长度可以比第二绝缘层54的第二部分的垂直长度更长，但小于中间突出部分54a的垂直长度。第二绝缘层54的第二部分的水平宽度可以与第二绝缘层54的第三部分的水平宽度相同，但小于中间突出部分54a的水平宽度。
第二绝缘层54的顶部表面可以与粘合层40接触。第二绝缘层54的顶部表面的长度可以小于粘合层40和/或顶部电极42的表面长度。第一和第二绝缘层52和54可以由相变层36围绕。同样，在第一绝缘层52和第二绝缘层54之间的间隔填充有相变层36。第一和第二绝缘层52和54可以由与上述图1所示的示例实施例讨论的绝缘层38相同的材料形成。可选地，第一绝缘层52和第二绝缘层54可由不同的绝缘材料形成。例如图5中，电流从底部电极接触层34到顶部电极42流经路径I1。
仍旧参考图3，如先前示例实施例所描述的相同的理由，在底部电极接触层34的边缘和邻近于底部电极接触层34的边缘的第二绝缘层54的突出部分54a之间的区域A3可以在比传统技术更低的复位电流下改变成非晶区域。
图6至图11是用于说明根据一个示例实施例制造相变存储装置的截面图。
参考图6，栅极叠层(gate stack)20可以被形成于衬底10的指定区域中。可以通过在衬底10上顺序地堆叠栅极绝缘层18和栅电极19来获得栅极叠层20。使用栅极叠层20作为掩模将导电杂质注入衬底10中来形成第一和第二掺杂区域12和14。导电杂质例如可以是n型或p型杂质。栅极叠层20被插入在第一和第二掺杂区域12和14之间。第一和第二掺杂区域12和14其中之一可以是源极区域，而另一个可以是漏极区域。第一和第二掺杂区域12和14和栅极叠层20组成晶体管，该晶体管可以是多个开关装置其中一个。设置在衬底10的栅极绝缘层18下(如，直接在下面)的区域(如，第一和第二掺杂区域12和14之间的区域)可以作为沟道区域16。
第一绝缘夹层22形成于衬底10上以覆盖晶体管。第一绝缘夹层22可由介电材料如SiOx、SiOxNy或其他类似的绝缘材料形成。通过第一绝缘夹层22形成第一接触孔h1以暴露至少部分第二掺杂区域14。第一接触孔h1填充有导电材料以形成导电插栓24。底部电极30形成于第一绝缘夹层22上以覆盖导电插栓24的暴露表面。底部电极30可以由TiN、TiAlN等形成。可选的，底部电极30可以由含金属离子的硅化物组成，该金属可从包括银(Ag)、金(Au)、铝(Al)、铜(Cu)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、锑(Sb)、钒(V)、钼(Mo)、钽(Ta)、铌(Nb)、钌(Ru)、钨(W)、铂(Pt)、钯(Pd)、锌(Zn)、镁(Mg)、及其合金等构成的组中选择。
参考图7，第二绝缘夹层32可以形成于第一绝缘夹层22之上以覆盖底部电极30。第二绝缘夹层32可由介电材料如SiOX、SiOXNY等形成。第二接触孔h2可以形成于第二绝缘夹层32中以部分暴露底部电极30的顶部表面。第二电极接触孔h2可以填充有TiN、TiAIN等以形成底部电极接触层34。
参考图8，第一相变层36a可以形成于第二绝缘夹层32之上以至少覆盖底部电极接触层34的顶部表面。第一相变层36a可以由例如GST等形成。可选地，例如，第一相变层36a可以由其他相变材料形成如两元、三元或四元硫属化物材料形成。第一相变层36a可以形成几纳米至几十纳米的厚度。
光致抗蚀剂图案50形成于第一相变层36a之上。光致抗蚀剂图案50可以被形成以暴露与底部电极接触层34和底部电极接触层34周围的部分第二绝缘夹层32相对应的第一相变层36a的区域。绝缘层38形成于光致抗蚀剂图案50之上以覆盖第一相变层36a暴露的区域。绝缘层38可以由氧化硅或其他类似绝缘材料如氮化物等形成。绝缘层38可以形成至上述厚度或更厚。绝缘层38根据将被施加到相变存储装置的复位电流可以形成更小的厚度。绝缘层38可以被具有合适材料的材料层取代，该合适材料具有比第一相变层36a更低的电导率。因此，材料层可以是绝缘层或导电层。在一实施例中，材料层具有比形成于第一相变层36a中的非晶区域更低的电导率。上面关于材料层的描述可以参考将形成在下文所描述的相变层中任何绝缘层。
参考图9，使用任何合适的剥离(lift-off)或移除工艺来(例如，同时)移除光致抗蚀剂图案50和形成于光致抗蚀剂图案50上的部分绝缘层38。如图9所示部分绝缘层38保留在部分第一相变层36a上。余下的绝缘层38形成于部分第一相变层36a上，与底部电极接触层34和设置在底部电极接触层34周围的部分第二绝缘夹层32相对应，并且第一相变层36a夹置在其中。
参考图10，第二相变层36b可以形成于第一相变层36a之上以覆盖绝缘层38。第二相变层36b可以由与第一相变层36a相同的材料层形成。第二相变层36b的顶部表面可以被平坦化，以及粘合层40和顶部电极42可以顺序形成于第二相变层36b的平坦化表面上。粘合层40可以由例如Ti等形成，而顶部电极42可以由例如TiN、TiAlN等形成。
光致抗蚀剂图案60可以形成于顶部电极42之上。在该实施例中，光致抗蚀剂图案60形成于与绝缘层38和设置在绝缘层38周围的部分第一相变层36a相应的部分顶部电极之上。使用光致抗蚀剂图案60作为蚀刻掩模蚀刻顶部电极42。在粘合层40和第二相变层36b和第一相变层36a上顺序执行蚀刻处理以暴露第二绝缘夹层32。结果，如图11所示，每一个具有与光致抗蚀剂图案60相同的形状的相变层36、粘合层40、和顶部电极42形成于第二绝缘夹层32之上。相变层36、粘合层40、和顶部电极42与底部电极30和底部电极接触层34一起构成存储节点。在蚀刻后移除光致抗蚀剂图案60。
在第二绝缘夹层32中形成第二接触孔h2和在第二接触孔h2中形成底部电极接触层34与图7所描述的相同。
图12至图16是用于说明根据另一个示例实施例制造相变存储装置的截面图。
参考图12，第一相变层68形成于第二绝缘夹层32之上以覆盖底部电极接触层34的暴露表面。在该实施例中，第一相变层68可以形成至比上面描述的第一相变层36a更大的厚度。光致抗蚀剂图案70形成于第一相变层68上以暴露第一相变层68的区域。第一相变层68的暴露区域与底部电极接触层34和设置在底部电极接触层34周围的部分第二绝缘夹层32相对应。
参考图13，使用光致抗蚀剂图案70作为蚀刻掩模蚀刻第一相变层68的暴露区域来形成具有突出到第一相变层68中的深度的沟槽69。绝缘层38形成于光致抗蚀剂图案70之上以填充沟槽69。绝缘层38可以如上面所描述的相同材料形成。使用任何适合的移除或剥离(lift-off)工艺移除(例如，同时)光致抗蚀剂图案70和形成于其上的绝缘层38。结果，如图14所示，余下的绝缘层38可以填充沟槽69并从第一相变层68突出一厚度。余下的绝缘层38的顶部表面可以被平坦化直到暴露第一相变层68的顶部表面。
参考图15，第二相变层71形成于第一相变层68之上以覆盖绝缘层38的平坦化顶部表面。第二相变层71由与第一相变层68相同、基本上相同或不同的相变材料形成。通过形成第二相变层71，绝缘层38被夹在包括有第一相变层68和第二相变层71的相变层中。粘合层40和顶部电极42形成于第二相变层71之上。其后，如图10所描述来形成光致抗蚀剂图案60，和如图11所描述来使用光致抗蚀剂图案60作为蚀刻掩模蚀刻形成于第二绝缘夹层32上的堆叠结构。
结果，如图16所示，包括有相变层68和71、粘合层40、和顶部电极42的堆叠结构形成于第二绝缘夹层32之上。其中夹有绝缘层38的相变层68和71与底部电极接触层34的暴露表面相接触。该堆叠结构和底部电极接触层34一起组成存储节点。
由于直到执行在第二绝缘夹层32上形成底部电极接触层34的工艺与上面所述的实施例相同，因此，下面示例实施例的这些部分的详细描述从随后的工艺开始。
图17和图18是用于部分说明根据另一个示例实施例制造相变存储装置的截面图。
参考图17，第一相变层68形成于第二绝缘夹层32之上以覆盖底部电极接触层34的顶部表面。沟槽69形成至延伸到第一相变层68中的深度。相对于底部电极接触层34和设置在底部电极接触层34周围的部分第二绝缘夹层32形成沟槽69。例如，在与底部电极接触层34和设置在底部电极接触层34周围的部分第二绝缘夹层32相对应的部分第一绝缘层68中形成沟槽69。沟槽69填充有绝缘层38。
参考图18，粘合层40形成于第一相变层68之上以覆盖绝缘层38。顶部电极42形成于粘合层40之上。光致抗蚀剂图案80形成于顶部电极42之上以定义其中形成存储节点的区域。使用光致抗蚀剂图案80作为蚀刻掩模顺序蚀刻顶部电极42、粘合层40和第一相变层68。执行该蚀刻处理直到暴露第二绝缘夹层32。在蚀刻处理完成后，移除光致抗蚀剂图案80。
由于直到在第二绝缘夹层32上形成底部电极接触层34的处理执行与上面所述的实施例的处理相同，因此，下面示例实施例的这些部分的详细描述将从随后的工艺开始。
参考图19，第一相变层36a形成于第二绝缘夹层32之上。绝缘层38形成于第一相变层36a的第一区域之上。在该示例实施例中，绝缘层38形成至上述厚度。绝缘层38具有与底部电极接触层34相对应的中央区域并延伸到设置在底部电极接触层34周围的部分第二绝缘夹层32上。
参考图20，第二相变层36b形成在第一相变层36a上，从而覆盖绝缘层38，第二相变层36b的顶表面可以被平坦化。第一绝缘层39可以形成在第二相变层36b的平坦化顶表面上。在绝缘层38上相隔一定距离形成第一绝缘层39。第一绝缘层39之间的间隔控制在绝缘层38范围内。第三相变层36c形成在第一绝缘层39上以填充第一绝缘层39之间的间隔。
参考图21，第二绝缘层41形成在第三相变层36c的区域上。以和绝缘层38相同的形状和/或相同的厚度形成第二绝缘层41。第二绝缘层41可以形成在相应于第一绝缘层39之间的间隔的位置。第四相变层36d形成在第三相变层36c上，从而覆盖第二绝缘层41，第四相变层36d的顶表面可以被平坦化。
参考图22，第三绝缘层43形成在第四相变层36d的平坦化顶表面上。第三绝缘层43相隔一定距离间隔形成，第三绝缘层43之间的间隔位于第二绝缘层41上方。第三绝缘层43之间的间隔控制在第二绝缘层41的范围内。绝缘层38和第一到第三绝缘层39、41、和43可以由SiO2或其他绝缘材料形成，例如氮化物等。绝缘层38和第一到第三绝缘层39、41、和43可以全部或部分由不同的绝缘材料形成。例如，绝缘层38和第二绝缘层41可以由SiO2等形成，而第一和第三绝缘层39和43可以由其他绝缘材料形成。
参考图23，第五绝缘层36e形成在第三绝缘层43上，从而填充第三绝缘层43之间的间隔，第五相变层36e的顶表面可以被平坦化。第一到第五相变层36a到36e可以由相同的相变材料形成，例如GST或其他硫属化物材料。可选择的，相变层36a至36e的至少一些是由不同于36a至36e之间的剩余相变层的其他相变材料形成的。粘合层40和顶部电极42顺序形成在第五相变层36e的平坦化顶表面上。光致抗蚀剂图案90形成在顶部电极42上以定义其中形成存储节点的区域。在这个示例实施例中，光致抗蚀剂图案90可以形成在用于定义绝缘层38、设置在绝缘层38周围的第一和第二相变层36a和36b、第二绝缘层41和设置在第二绝缘层41周围的第三、第四相变层36c和36d的位置。
考虑到绝缘层38和第一绝缘层39之间的位置关系以及第二绝缘层41和第三绝缘层43之间的位置关系，第一绝缘层39和第一绝缘层39的相邻部分之间的间隔以及第三绝缘层43和第三绝缘层43的相邻部分之间的间隔可以由光致抗蚀剂图案90来定义。
形成在第二绝缘夹层32上的堆叠结构可以通过使用光致抗蚀剂图案90作为蚀刻膜而被顺序蚀刻。执行蚀刻处理来使第二绝缘夹层32暴露。结果，如图24所示，包括相变层36的具有第一到第五相变层36a至36e、绝缘层38、39、41和43、粘合层40、和顶部电极42的堆叠结构可以形成在底部电极接触层34上以及设置在底部电极接触层34周围的一部分第二绝缘夹层32上。在该堆叠结构中，绝缘层38、39、41和43可以配置来扩大底部电极接触层34和顶部电极42之间的电流通路。
蚀刻处理完成之后，可以移除光致抗蚀剂图案90。
下面将根据示例实施例描述操作相变存储装置的方法。
将描述操作图1所示的相变存储装置的方法的一个实施例作为示例。然而，根据该实施例的方法还可以应用于其他相变存储装置，例如图3至图5所示的那些装置。
再次参考图1，高于阈值电压的第一电压被施加在栅电极19，使得晶体管保持导通。操作电压可以被施加在顶部电极42和底部电极30之间。至少在这个示例实施例中，操作电压可以是用于提供复位电流的电压(例如，写电压)。在另一个示例实施例中，操作电压可以是用于提供置位电流的电压(例如，擦除电压)。在又一个示例实施例中，操作电压可以是用于提供复位电流和置位电流之间的电流的电压(例如，读电压)。
从以下模拟结果可以理解，当操作电压是写电压时，用于将绝缘层38和底部电极接触层34之间的区域改变为非晶状态的复位电流减少到比常规技术小。
当操作电压是读电压时，比较所测量的流经相变层36的电流和参考电流。当所测量的电流小于参考电流时，设置在电流通路上的相变层36的部分区域可以处于非晶状态。结果，数据“1”被写入图1的相变存储装置中。相反地，当所测量的电流大于参考电流时，数据“0”被写入图1的相变存储装置中。尽管已经对于具体的电压电平描述了数据“1”和“0”，但数据可以被相反地读取和/或写入。
进行了根据包括在根据一个示例实施例的相变存储装置的相变层中的绝缘层而在相变层中形成非晶区域的复位电流的变化与施加复位电流时获得的温度分布的示例性模拟。
图25是模拟中使用的相变存储装置的存储节点的平面图。图26示出了沿着图25的方向26-26’划分的一部分截面。图25的平面图是沿着图26中的箭头方向观察到的。为了清楚和方便的目的，图26仅示出了平置(laid)的所得结构的上部分。
参考图25和26，相变层99、绝缘层93、和底部电极接触层95在模拟期间都被作为圆柱型处理。
在模拟中，相变层99由GST形成，底部电极接触层95由TiAlN形成，而绝缘层93由SiO2形成。参考标记97表示由SiO2形成的绝缘层。在不同条件下模拟被执行两次。
在第一次模拟中，绝缘层93和底部电极接触层95之间的间隔保持恒定，绝缘层93被形成为分别具有大约50nm和大约100nm的不同直径W2。
对于第二次模拟，绝缘层93的直径W2固定在比底部电极接触层95的直径W1大的值，而在绝缘层93和底部电极接触层95之间形成的间隔形成为分别具有大约30nm和大约10nm的不同值。
在两个例子中，相变层99的直径W3固定在大约250nm，底部电极接触层95的直径W1固定在大约50nm。并且，在模拟中比较其中相变层不包括绝缘层的常规相变存储装置和根据示例实施例的相变存储装置。
图27至图31是表示当绝缘层被包括在相变层中时根据示例实施例的相变存储装置相变存储层的复位电流变化和温度分布的模拟结果的摄影图像。
图27至图29示出了在前述第一种条件下的结果。图27是常规相变随机存取存储器(PRAM)模拟结果的摄影图像，而图28和29是根据示例实施例PRAM的模拟结果的摄影图像。图28示出了其中绝缘层93的直径W2和底部电极接触层95的直径W1一样为大约50nm的情况，而图29示出了其中绝缘层93的直径W2为大约100nm的情况。
参考图27至29，在常规PRAM和根据示例实施例的PRAM中，在其中相变层99接触底部电极接触层95的区域中所测量的温度充分提高，从而将该区域改变为非晶区域。
然而，如图27所示，常规PRAM的复位电流Ireset是2.04mA，而根据示例实施例的PRAM的复位电流Ireset分别是1.94mA和1.88mA，其小于常规PRAM的复位电流Ireset，如图28和29所示。
即使绝缘层93的直径W2等于或基本等于底部电极接触层95的直径W1，根据示例实施例的PRAM的复位电流Ireset小于常规PRAM的复位电流Ireset。并且，当绝缘层93包括在相变层99中时，随着绝缘层93的直径W2和底部电极接触层95的直径W1之间差值的增大，根据示例实施例的PRAM的复位电流Ireset减少。
图30至31示出了在前述第二种条件下根据示例实施例的结果。图30示出了其中绝缘层93和底部电极接触层95之间的间隔大约为30nm的情况，而图31示出了其中绝缘层93和底部电极接触层95之间的间隔大约为10nm的情况。
参考图30，当绝缘层93的直径W2大于底部电极接触层95的直径W1并且绝缘层93和底部电极接触层95之间的间隔为30nm时，复位电流Ireset是1.88mA，和底部电极接触层95接触的相变层99的区域完全变化为非晶区域。
参考图31，当绝缘层93的直径W2大于底部电极接触层95的直径W1并且绝缘层93和底部电极接触层95之间的间隔大约为10nm时，复位电流Ireset是1.472mA，仅有和底部电极接触层95的边缘接触的相变层99的区域变化为非晶区域。
从图30和31的结果来看，当绝缘层93的直径W2大于底部电极接触层95的直径W1时，随着绝缘层93和底部电极接触层95之间间隔的减少，复位电流Ireset减少，和底部电极接触层95的边缘接触的绝缘层93的较小区域变化为非晶区域。
如上所述，根据示例实施例的相变存储装置包括设置在相变层中和底部电极接触层相对的绝缘层。由于该绝缘层，变化为非晶区域的相变层的编程体积变小，编程体积中的电流密度增加。结果，编程体积变化为电流比常规技术小的非晶区域。
并且，由于绝缘层，扩大了底部电极接触层和顶部电极之间的电流通路。因此，增大了电流通路中的阻抗，使得通过使用比常规技术小的复位电流在相变层中形成非晶区域。
因此，鉴于编程体积的减小和电流通路的增加可以进一步减小根据示例实施例的相变存储装置的复位电流。
根据示例实施例，由于包括在相变层中的绝缘层，相变存储装置减少了复位电流。相变存储装置的复位电流通过控制绝缘层的直径以及底部电极接触层和绝缘层之间的位置关系可以被进一步减小。结果，相变存储装置的集成密度提高。
包括在相变层中的绝缘层抑制、阻止和/或切断从外部环境到相变层编程体积(即，非晶区域)的热传递。因此，根据示例实施例的相变存储装置可以阻止由于外部热量导致的数据改变和/或丢失。换句话说，根据示例实施例的相变存储装置的可靠性可以在相对差的外部环境中保持恒定，例如，在相对高温度为特征的外部环境中。
在示例实施例中，相变层可以包括相变材料，例如硫属化物合金，如锗-锑-碲(Ge-Sb-Te)、砷-锑-碲(As-Sb-Te)、锡-锑-碲(Sn-Sb-Te)、或锡-铟-锑-碲(Sn-In-Sb-Te)、砷-锗-锑-碲(As-Ge-Sb-Te)。可选的，相变材料可以包括VA族元素-锑-碲，例如，钽-锑-碲(Ta-Sb-Te)、铌-锑-碲(Nb-Sb-Te)或钒-锑-碲(V-Sb-Te)或VA族元素-锑-硒，例如，钽-锑-硒(Ta-Sb-Se)、铌-锑-硒(Nb-Sb-Se)或钒-锑-硒(V-Sb-Se)。此外，相变材料可以包括VIA族元素-锑-碲，例如，钨-锑-碲(W-Sb-Te)、钼-锑-碲(Mo-Sb-Te)、或铬-锑-碲(Cr-Sb-Te)，或VIA族元素-锑-硒，例如，钨-锑-硒(W-Sb-Se)、钼-锑-硒(Mo-Sb-Se)或铬-锑-硒(Cr-Sb-Se)。
尽管上述相变材料描述为主要由三元相变硫属化物合金形成，相变材料的硫属化物合金能够从二元相变硫属化物合金或四元相变硫属化物合金中选择。示例的二元相变硫属化物合金可以包括Ga-Sb、In-Sb、In-Se、Sb2-Te3或Ge-Te合金中的一个或多个；示例的四元相变硫属化物合金可以包括Ag-In-Sb-Te、(Ge-Sn)-Sb-Te、Ge-Sb-(Se-Te)或Te81-Ge15-Sb2-S2合金中的一个或多个。
在示例实施例中，相变材料由具有多个阻抗状态的过渡金属氧化物组成，如上所述。例如，相变材料可以由从NiO、TiO2、HfO、Nb2O5、ZnO、WO3、和CoO或GST(Ge2Sb2Te5)或PCMO(PrxCa1-xMnO3)组成的组中选择的至少一种材料制成。相变材料可以是包括从S、Se、Te、As、Sb、Ge、Sn、In和Ag组成的组中选择的一个或多个元素的化合物。
尽管已经具体示出了示例实施例并且通过参考附图所示的示例实施例来描述了，本领于普通技术人员应当清楚在不脱离由所附权利要求定义的本发明的精神和范围内在形式上和细节上可以进行各种修改。

Claims (36)

1.一种相变存储装置，包括：
开关装置，和
与该开关装置连接的存储节点；其中
该存储节点包括：
底部叠层，
设置在底部叠层上的相变层，和
设置在相变层上的顶部叠层，其中
该相变层包括电流通路增加单元，其配置用于增加流经相变层的电流的通路。
2.根据权利要求1的相变存储装置，其中设置在底部叠层上的电流通路增加单元的表面面积大于或等于与相变层的表面接触的底部叠层的表面面积。
3.根据权利要求2的相变存储装置，其中所述电流通路增加单元是具有比相变层的非晶区域更低导电率的材料层。
4.根据权利要求3的相变存储装置，其中所述材料层是绝缘层和导电层的其中一个。
5.根据权利要求3的相变存储装置，其中所述材料层包括垂直堆积并且彼此分隔的多个材料层。
6.根据权利要求5的相变存储装置，其中至少一部分所述材料层的宽度是不同的。
7.根据权利要求5的相变存储装置，进一步包括，
至少两个材料层，所述至少两个材料层的每个材料层具有比相变层的非晶区域低的导电率，其中
所述至少两个材料层被设置在一个平面上并且在下面的材料层上方分隔开。
8.根据权利要求1的相变存储装置，其中所述顶部叠层包括顺序堆叠的粘合层和顶部电极。
9.根据权利要求1的相变存储装置，其中配置在所述底部叠层上的相变层包括沟槽，该相变存储装置进一步包括，
形成在沟槽中的材料层，其中
所述顶部叠层设置在相变层和材料层上，
所述材料层具有的面积大于或等于与相变层接触的底部叠层表面的面积，和
所述材料层具有比相变层的非晶区域低的导电率。
10.根据权利要求9的相变存储装置，其中所述材料层是绝缘层或导电层。
11.根据权利要求9的相变存储装置，进一步包括，与材料层分隔设置的圆柱形材料层，所述圆柱形材料层围绕所述底部叠层和所述材料层的表面，所述圆柱形材料层具有比相变层的非晶区域低的导电率。
12.根据权利要求11的相变存储装置，其中形成在所述沟槽中的材料层延伸超出所述圆柱形材料层。
13.根据权利要求11的相变存储装置，其中所述圆柱形材料层具有和形成在所述沟槽中的材料层不同的导电率。
14.根据权利要求11的相变存储装置，其中所述材料层是绝缘层或导电层。
15.一种用于制造相变存储装置的方法，该方法包括：
形成连接开关装置的存储节点，该存储节点的形成包括，
在绝缘夹层上形成第一相变层，所述第一相变层形成来覆盖底部电极接触层的暴露表面，
在第一相变层的第一区域上形成第一材料层，所述第一材料层形成来覆盖所述底部电极接触层的暴露表面，第一材料层具有比第一相变层的非晶区域低的导电率，及
在第一相变层上形成第二相变层，所述第二相变层形成为覆盖第一材料层。
16.根据权利要求15的方法，其中第一材料层是绝缘层或导电层。
17.根据权利要求15的方法，进一步包括，
在第二相变层上形成第二材料层，和
在第二相变层上形成第三相变层，第三相变层覆盖第二材料层，其中
第二材料层具有的导电率低于第一、第二和第三相变层的每一个。
18.根据权利要求17的方法，其中第二材料层形成为包括至少两个部分，所述至少两个部分形成为彼此分隔，在第一材料层上的至少两个部分之间留下间隔。
19.根据权利要求17的方法，其中第二材料层形成为具有的面积大于或等于第一材料层的面积。
20.根据权利要求17的方法，其中第一和第二材料层具有相同的导电率。
21.根据权利要求17的方法，其中第二材料层是绝缘层或导电层。
22.根据权利要求15的方法，进一步包括，
在第一相变层中的底部电极接触层的暴露表面上方形成沟槽，沟槽具有底部表面，该底部表面具有至少和底部电极接触层的暴露表面的面积相同的面积，和
在所述沟槽中形成材料层，其中
顶部叠层形成在第二相变层上，及
所述材料层具有比相变层的非晶区域低的导电率。
23.根据权利要求22的方法，进一步包括，
在所述绝缘夹层上形成圆柱形材料层，该圆柱形材料层形成为围绕底部电极接触层的暴露表面和沟槽，在绝缘夹层上形成相变层之前形成圆柱形材料层。
24.根据权利要求23的方法，其中在所述沟槽中形成所述材料层包括，
扩展所述材料层超出所述圆柱形材料层。
25.根据权利要求23的方法，其中所述圆柱形材料层具有低于所述相变层的导电率。
26.据权利要求23的方法，其中形成在沟槽中的所述材料层具有和圆柱形材料层不同的导电率。
27.根据权利要求23的方法，其中所述圆柱形材料层是绝缘层或导电层。
28.一种用于制造包括开关装置和与开关装置连接的存储节点的相变存储装置的方法，该方法包括形成存储节点，
其中存储节点的形成包括：
在绝缘夹层上形成相变层，从而覆盖底部电极接触层的暴露表面；
在相变层中的底部电极接触层的暴露表面上方形成沟槽，该沟槽的底部表面具有至少和底部电极接触层的暴露表面的面积相同的面积；
用材料层来填充沟槽；和
在相变层和材料层上形成顶部叠层，
其中所述材料层具有低于相变层中形成的非晶区域的导电率。
29.根据权利要求28的方法，进一步包括在绝缘夹层上形成相变层之前，在绝缘夹层上形成圆柱形材料层，从而围绕底部电极接触层的暴露表面和沟槽。
30.根据权利要求29的方法，其中用所述材料层来填充沟槽包括扩展所述材料层超出圆柱形材料层。
31.根据权利要求29的方法，其中所述圆柱形材料层具有低于相变层的导电率。
32.根据权利要求29的方法，其中填充在沟槽中的材料具有不同于圆柱形材料层的导电率。
33.根据权利要求29的方法，其中所述圆柱形材料层是绝缘层和导电层的其中之一。
34.一种操作相变存储装置的方法，该相变存储装置包括连接到开关装置的存储节点，该存储节点包括配置在底部叠层上的相变层和设置在相变层上的顶部叠层，所述相变层包括电流通路增加单元，其配置用于增加流经相变层的电流通路，该方法包括：
保持所述开关装置处于有效状态；和
施加操作电压到所述存储节点。
35.根据权利要求34的方法，其中所述操作电压是写电压、读电压和擦除电压的其中之一。
36.根据权利要求34的方法，其中所述电流通路增加单元是具有比相变层低的导电率的材料层。
CN200710093282.4A 2006-12-19 2007-12-19 相变存储装置及其制造方法和操作方法 Pending CN101286522A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR130442/06 2006-12-19
KR1020060130442A KR20080057094A (ko) 2006-12-19 2006-12-19 상변화 메모리 소자와 그 제조 및 동작 방법

Publications (1)

Publication Number Publication Date
CN101286522A true CN101286522A (zh) 2008-10-15

Family

ID=39640350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710093282.4A Pending CN101286522A (zh) 2006-12-19 2007-12-19 相变存储装置及其制造方法和操作方法

Country Status (4)

Country Link
US (2) US7910913B2 (zh)
JP (1) JP2008153664A (zh)
KR (1) KR20080057094A (zh)
CN (1) CN101286522A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022349A (zh) * 2011-09-26 2013-04-03 爱思开海力士有限公司 相变随机存取存储器及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
KR20080057094A (ko) * 2006-12-19 2008-06-24 삼성전자주식회사 상변화 메모리 소자와 그 제조 및 동작 방법
WO2010076833A1 (en) * 2008-12-31 2010-07-08 Fabio Pellizzer Word-line driver including pull-up resistor and pull-down transistor
US20110002161A1 (en) * 2009-07-06 2011-01-06 Seagate Technology Llc Phase change memory cell with selecting element
KR101521321B1 (ko) * 2011-08-30 2015-05-19 한양대학교 산학협력단 상변화를 이용한 선택소자를 가지는 상변화 메모리 및 이의 제조방법
CN106449972B (zh) * 2016-08-02 2019-04-16 同济大学 一种Ti-Sb纳米相变薄膜材料及其制备方法和应用
JP2020155560A (ja) 2019-03-19 2020-09-24 キオクシア株式会社 記憶装置
JP2021022711A (ja) * 2019-07-30 2021-02-18 キオクシア株式会社 半導体記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
KR100560659B1 (ko) 2003-03-21 2006-03-16 삼성전자주식회사 상변화 기억 소자 및 그 제조 방법
DE10356285A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers
WO2005112118A1 (ja) * 2004-05-14 2005-11-24 Renesas Technology Corp. 半導体記憶装置
JP4955218B2 (ja) * 2005-04-13 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置
US7321130B2 (en) * 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
JP4560818B2 (ja) * 2005-07-22 2010-10-13 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7397060B2 (en) * 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
ATE480873T1 (de) * 2005-12-20 2010-09-15 Nxp Bv Vertikale phasenwechsel-speicherzelle und herstellungsverfahren dafür
US7432206B2 (en) * 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
KR20080057094A (ko) * 2006-12-19 2008-06-24 삼성전자주식회사 상변화 메모리 소자와 그 제조 및 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022349A (zh) * 2011-09-26 2013-04-03 爱思开海力士有限公司 相变随机存取存储器及其制造方法

Also Published As

Publication number Publication date
US8294134B2 (en) 2012-10-23
US7910913B2 (en) 2011-03-22
US20080173861A1 (en) 2008-07-24
KR20080057094A (ko) 2008-06-24
JP2008153664A (ja) 2008-07-03
US20110068317A1 (en) 2011-03-24

Similar Documents

Publication Publication Date Title
CN102097587B (zh) 具有宽广相变化元素与小面积电极接点的存储器装置
CN100563040C (zh) 相变化存储单元及其制造方法
CN101286522A (zh) 相变存储装置及其制造方法和操作方法
CN101192649B (zh) 含扩散势垒层的存储节点、相变存储器件及其制造方法
TWI300927B (en) Thin film fuse phase change ram and manufacturing method
EP3216065B1 (en) Cross-point memory and methods for fabrication of same
CN100481555C (zh) 工字型相变存储单元、制造方法及包含该单元的阵列
EP2156481B1 (en) An electronic device comprising a convertible structure, and a method of manufacturing an electronic device
US7599216B2 (en) Phase change memory devices and fabrication methods thereof
CN100573898C (zh) 自对准并平坦化的下电极相变化存储器及其制造方法
TWI497706B (zh) 具有自動對準底電極和二極體存取裝置之蕈狀記憶胞
TWI514639B (zh) 用於形成窄垂直柱之方法及具有窄垂直柱之積體電路裝置
CN101271960B (zh) 相变层及其形成方法,相变存储器件及其制造方法
CN101013736A (zh) 管型相变存储器
US20060145134A1 (en) Non-planarized, self-aligned, non-volatile phase-change memory array and method of formation
US7449360B2 (en) Phase change memory devices and fabrication methods thereof
CN101877384B (zh) 低操作电流相变存储器元件结构
CN109786548B (zh) 交叉点阵列器件及其制造方法
US20080173859A1 (en) Storage node and methods of forming the same, phase change memory device having a storage node and methods of fabricating and operating the same
KR101171874B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법
CN100502084C (zh) 具有热绝缘层的薄膜相变化单元及其制造方法
US7759669B2 (en) Phase change memory element with phase-change electrodes
US20230082961A1 (en) Hybrid memory for neuromorphic applications
JP2013016718A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081015