CN101286521A - 影像感测器封装结构 - Google Patents

影像感测器封装结构 Download PDF

Info

Publication number
CN101286521A
CN101286521A CNA2007102004187A CN200710200418A CN101286521A CN 101286521 A CN101286521 A CN 101286521A CN A2007102004187 A CNA2007102004187 A CN A2007102004187A CN 200710200418 A CN200710200418 A CN 200710200418A CN 101286521 A CN101286521 A CN 101286521A
Authority
CN
China
Prior art keywords
substrate
flange
image sensor
image sensing
encapsulation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007102004187A
Other languages
English (en)
Inventor
曾富岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CNA2007102004187A priority Critical patent/CN101286521A/zh
Priority to US11/873,235 priority patent/US20080251705A1/en
Publication of CN101286521A publication Critical patent/CN101286521A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种影像感测器封装结构，其包括一个基板、一个贴附于基板上的影像感测晶片、一个设置于所述基板上的凸缘。该基板具有一个用于贴附所述凸缘及影像感测晶片的第一表面与一个设置有多个外接点的第二表面。所述凸缘内侧壁上设置有多个内接点，该内接点与第二表面的外接点电性导通。所述影像感测晶片具有多个焊垫，该多个焊垫分别与凸缘上的内接点电连接。上述影像感测器封装结构由于把内接点设置在了凸缘上，在基板不需要设置内接点，从而可减少基板的使用面积，进而缩小了基板及影像感测器的体积。

Description

影像感测器封装结构
技术领域
本发明关于一种影像感测器，尤其是关于一种影像感测器封装结构。
背景技术
随着科技的不断发展，携带式电子装置如移动电话，应用日益广泛，同时也日渐趋向于轻巧、美观和多功能化，其中照相功能是近年流行的移动电话的附加功能。应用于移动电话的数码相机模组不仅要满足轻薄短小的要求，其还须具有较高的照相性能。而数码相机影像感测模组中的影像感测器是决定数码相机体积大小的主要因素之一，因此，改善影像感测器的封装结构将有利于缩小影像感测模组的体积，进而可以缩小相机的体积。
现有一种影像感测器，如图1及图2所示，该影像感测器包括一个基板1、一粘胶体2、多个焊线3、一个影像感测晶片4、一个凸缘5以及一个透明盖6。其中所述粘胶体2用于粘固影像感测晶片4于基板的上表面7上，并用焊线3电性连接影像感测晶片4的焊垫8至基板1的内接点9。所述凸缘5用于与透明盖6来密闭影像感测晶片4。
上述影像感测器的基板1的内接点9分布于影像感测晶片4的区域的四周，利用焊线3使得内接点9与影像感测晶片4上的焊垫8电性导通，从而将影像感测晶片4上所感测到的影像数据导出，但是，由于基板1上设置有内接点9，增大了该基板1的使用面积，从而增大了该影像感测器的体积，进而会增大了相机的体积。
发明内容
有鉴于此，有必要提供一种具有较小使用面积的基板的影像感测晶片封装结构。
一种影像感测器封装结构，其包括一个基板、一个贴附于基板上的影像感测晶片、一个设置于所述基板上的凸缘。该基板具有一个用于贴附所述凸缘及影像感测晶片的第一表面与一个设置有多个外接点的第二表面。所述凸缘内侧壁上设置有多个内接点，该内接点与第二表面的外接点电性导通。所述影像感测晶片具有多个焊垫，该多个焊垫分别与凸缘上的内接点电连接。
上述影像感测器封装结构由于把基板上的内接点设置在了凸缘上，因此，基板不再需要设置内接点，从而可减少基板的使用面积，进而缩小了基板及影像感测器的体积。
附图说明
图1是现有的一种影像感测晶片的封装结构的示意图；
图2是现有的一种影像感测晶片的基板及组合有影像感测晶片的平面结构示意图；
图3是本发明第一实施例所提供的影像感测器封装结构的基板及组合有影像感测晶片的平面结构示意图；
图4是图3沿IV-IV线的截面示意图；
图5是图3中的影像感测器的封装结构的截面示意图；
图6是第二实施例所提供的影像感测器的封装结构的截面示意图；
图7是图6的影像感测器的基板及组合有影像感测晶片的平面结构示意图。
具体实施方式
为了对本发明作更进一步的说明，举以下较佳实施例并配合附图详细描述如下。
请参阅图3至图5，本发明第一实施例的所提供的影像感测器封装结构，其包括一个基板10、一个影像感测晶片11、一个凸缘12、多条焊线13，一个透明盖14以及粘胶体15。所述影像感测晶片11通过粘胶体15贴附于基板10上。所述凸缘12设置于所述基板10的边缘，且所述透明盖14盖设于凸缘12上，所述凸缘12与透明盖14以及凸缘12与基板10通过粘胶体15胶连在一起用于密封所述贴附于基板10上的影像感测晶片11。
所述基板10可为一种具有一个第一表面101与一个第二表面102的电路板，且其为形成有电路图案(图未示)的双层或多层印刷电路板或陶瓷电路板。
该第一表面101上设置有一粘晶区103，优选地，所述粘晶区103设置于所述基板10的第一表面101的中央。
该第二表面102上设置有多个外接点104，优选地，所述多个外接点104设置于第二表面102的周边，以扩大基板10的第二表面102中央的可利用面积，如用于散热。
所述基板10的四周设置有多个贯穿于基板10的插孔105，其个数与外接点104的个数相当。
所述粘胶体15可以为液态或粘稠胶态涂施的热固性环氧胶，如银胶或B阶树脂胶，也可为紫外线固化胶体。在本实施例中为银胶。
所述影像感测晶片11可以为一种具有一感测表面111及一对应于该感测表面111的背面112。该影像感测器可以为一集成电路芯片，用于感测所拍摄影像(图未示)的信息。
该感测表面111的周边设置有多个焊垫113，且该焊垫113的个数与基板10的外接点104的个数相当。
该背面112通过粘胶体15固定于所述基板10的第一表面101的粘晶区103。
所述凸缘12为一周边封闭的无盖无底的框形元件，其高度大于所述影像感测晶片11的厚度。
该凸缘12的框形形状与所述基板10的形状相同，即如果基板10为圆形，则该凸缘12所围成的形状也为圆形，在本实施例中所述基板为矩形，故，该凸缘12所围成的形状也为矩形。所述凸缘12所围的面积与基板10的面积相当。
该凸缘12可通过粘胶体15固定于所述基板10的第一表面101的周边。
在该凸缘12内侧壁上设置有多个内接点121，该内接点121的个数与焊垫113及基板10的外接点104的个数相当，优选地，所述内接点121到基板10的最小高度大于影像感测晶片11的厚度。
所述凸缘12上的内接点121与基板10上的外接点104电连接，在本实施例中该凸缘12的内部设置有与所述多个内接点121相连的导线122，且所述导线122从凸缘12中延伸出来，而且从凸缘12延伸出来的部分的长度大于基板10的厚度，该导线122一端与内接点121电气连接，另一端穿过基板10上相对应的插孔105，并与基板10的外接点104电气连接。
所述焊线13用于连接影像感测晶片11的焊垫113与内接点121，并使影像感测晶片11电性相连于基板10的外接点104。该焊线13的材料可与焊垫113及内接点121的材料相同。
所述透明盖14可以为玻璃或透明塑胶，甚至可以为透镜，其用于与所述基板10、凸缘12一起密封影像感测晶片10，以避免该影像感测晶片10被灰尘等污染。
请参阅图3及图4，以组装第一实施例所提供的影像感测器封装结构为例，其组装方法包括以下步骤：
步骤一：提供所述的基板10，该基板10包括一个具有粘晶区103的第一表面101、一个设置有多个外接点104的第二表面102以及个数与外接点104的个数相当的插孔105。
步骤二：将粘胶体15涂设于基板10的粘晶区103上，并将影像感测晶片11贴附于该粘晶区103上。
步骤三：将粘胶体15涂设于露有导线122的凸缘12的一端，并该粘胶体15不淹没所述导线122延伸出于凸缘12的部分。
步骤四：将凸缘12的导线122插设于基板10的相对应的插孔105中，挤压并固定该凸缘122于基板10的边缘，并使导线122与基板10的外接点104电性相连。
步骤五：将焊线13焊接于影像感测晶片11的焊垫113与凸缘12的内接点121之间。
步骤六：在凸缘12相对于设置有导线122的另一端涂设粘胶体15，并将透明盖14盖覆于凸缘12上，使得透明盖14、凸缘12以及基板10密封影像感测晶片11于其所形成的空间中。
请参阅图6及图7，第二实施例所提供的影像感测器封装结构包括一个基板20、一个影像感测晶片21、一凸缘22、多条焊线23，一个透明盖24以及粘胶体25。所述影像感测晶片21通过粘胶体25贴附于基板20上。如图7所示，第二实施例所提供的影像感测器的封装结构与第一实施例的封装结构所不同的是所述基板20与所述凸缘22一体成型。所述凸缘22可以从基板20边缘垂直于基板20延伸而出，也可以从基板20边缘远离于基板20方向延伸而出，在本实施例中所述凸缘22从基板20边缘远离于基板20方向延伸而出，且该凸缘22与基板20为一体成型的挠性板。
参阅图6，所述基板20与第一实施例所提供的基板10的区别在于，在所述基板20成型时，分别在基板20四个边的边缘一体成型出与第一实施例的凸缘12形状相同的凸缘22。
所述基板20包括一个第一表面201与一个该第一表面201相对的第二表面202，所述第二表面202上设置有多个外接点204。
在该凸缘22的内侧壁上设置有多个内接点221，该内接点221与所述基板20第二表面202的外接点204电连接。
在组装时，只将凸缘22沿贴附于基板10上的影像感测晶片21四个边，并朝向影像感测晶片21的一面折叠起，其它步骤，例如将焊线23焊接于内接点221与影像感测晶片21之间，将透明盖24利用粘胶体25贴附于凸缘22上，与第一实施例所提供的影像感测器的封装结构的组装方法一致。至此，第二实施例所提供的影像感测器已封装完毕。
可以理解的是，当凸缘22是从基板20边缘垂直于基板20延伸而出时，还可省略上述的折叠步骤，只需将影像感测晶片21贴附于基板20上，将焊线23焊接于内接点221与影像感测晶片21之间并将透明盖24利用粘胶体25贴附于凸缘22上，该影像感测器就封装完毕。
当然可以想到的是，为了补强基板20及凸缘22之强度，可以在基板20及凸缘22之外侧壁贴装较硬的板材(图未示)来加强基板20及凸缘22强度，也可以将弯折后的凸缘22与影像感测晶片21之间隙中填充粘胶来其强度，从而该凸缘22有跃然足够的强度以支撑透明盖24。
上述的第一、二实施例所提供的影像感测器封装结构将设于基板周边的内接点设置于所述凸缘12、22的内侧壁或凸缘12、22的相对于相接基板10、20的另一面上，使得基板10、20的使用面积变得更小，从而减小了影像感测器的体积。
另外，本领域技术人员还可在本发明精神内做其它变化，只要其不偏离本发明的技术效果，都应包含在本发明所要求保护的范围之内。

Claims (10)

1.一种影像感测器封装结构，其特征在于：包括一个基板、一个贴附于基板上的影像感测晶片、一个设置于所述基板上的凸缘，该基板具有一个用于贴附所述凸缘及影像感测晶片的第一表面与一个设置有多个外接点的第二表面，所述凸缘内侧壁上设置有多个内接点，该内接点与第二表面的外接点电性导通，所述影像感测晶片具有多个焊垫，该多个焊垫分别与凸缘上的内接点电连接。
2.如权利要求1所述的影像感测器封装结构，其特征在于：所述凸缘与基板一体成型，并从所述基板边缘延伸而出。
3.如权利要求2所述的影像感测器封装结构，其特征在于：所述凸缘从基板边缘垂直于基板延伸而出。
4.如权利要求2所述的影像感测器封装结构，其特征在于：所述凸缘朝远离基板边缘延伸而出，且沿贴附于基板上的影像感测晶片边缘，并朝影像感测晶片的一方折叠而形成。
5.如权利要求4所述的影像感测器封装结构，其特征在于：所述基板与凸缘为一体挠性板。
6.如权利要求4所述的影像感测封装结构，其特征在于：所述凸缘的内接点与基板的外接点电连接。
7.如权利要求1所述的影像感测器封装结构，其特征在于：所述凸缘上所设置的内接点到基板的最小距离大于影像感测晶片的厚度。
8.如权利要求1所述的影像感测器封装结构，其特征在于：所述影像感测晶片封装结构还包括一透明盖，其与所述凸缘相接，用于同所述凸缘、基板一起密封所述影像感测晶片。
9.如权利要求1所述的影像感测器封装结构，其特征在于：所述内接点设置于凸缘内侧壁或凸缘的相对于相接基板的一面。
10.如权利要求1所述的影像感测器封装结构，其特征在于：所述影像感测器封装结构还包括一粘胶体，用于粘结影像感测晶片与基板。
CNA2007102004187A 2007-04-10 2007-04-10 影像感测器封装结构 Pending CN101286521A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNA2007102004187A CN101286521A (zh) 2007-04-10 2007-04-10 影像感测器封装结构
US11/873,235 US20080251705A1 (en) 2007-04-10 2007-10-16 Image sensor chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007102004187A CN101286521A (zh) 2007-04-10 2007-04-10 影像感测器封装结构

Publications (1)

Publication Number Publication Date
CN101286521A true CN101286521A (zh) 2008-10-15

Family

ID=39852865

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007102004187A Pending CN101286521A (zh) 2007-04-10 2007-04-10 影像感测器封装结构

Country Status (2)

Country Link
US (1) US20080251705A1 (zh)
CN (1) CN101286521A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102336389A (zh) * 2010-07-22 2012-02-01 财团法人工业技术研究院 微机电元件与电路芯片的整合装置及其制造方法
US8809972B2 (en) 2010-06-30 2014-08-19 Industrial Technology Research Institute Apparatus integrating microelectromechanical system device with circuit chip and methods for fabricating the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2840375A1 (en) * 2013-08-19 2015-02-25 Sensirion AG Device with a micro- or nanoscale structure
EP3367082A1 (en) 2013-11-06 2018-08-29 Invensense, Inc. Pressure sensor
EP2871455B1 (en) 2013-11-06 2020-03-04 Invensense, Inc. Pressure sensor
EP3076146B1 (en) 2015-04-02 2020-05-06 Invensense, Inc. Pressure sensor
US11225409B2 (en) 2018-09-17 2022-01-18 Invensense, Inc. Sensor with integrated heater
US11326972B2 (en) 2019-05-17 2022-05-10 Invensense, Inc. Pressure sensor with improve hermeticity

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483101B1 (en) * 1999-12-08 2002-11-19 Amkor Technology, Inc. Molded image sensor package having lens holder
US6603183B1 (en) * 2001-09-04 2003-08-05 Amkor Technology, Inc. Quick sealing glass-lidded package
TWI321342B (en) * 2004-11-05 2010-03-01 Altus Technology Inc An integrate circuit chip encapsulation and the method of manufacturing it
JP2008034787A (ja) * 2006-06-30 2008-02-14 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法、並びに半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809972B2 (en) 2010-06-30 2014-08-19 Industrial Technology Research Institute Apparatus integrating microelectromechanical system device with circuit chip and methods for fabricating the same
US9227841B2 (en) 2010-06-30 2016-01-05 Industrial Technology Research Institute Apparatus integrating microelectromechanical system device with circuit chip and methods for fabricating the same
CN102336389A (zh) * 2010-07-22 2012-02-01 财团法人工业技术研究院 微机电元件与电路芯片的整合装置及其制造方法
CN102336389B (zh) * 2010-07-22 2014-05-28 财团法人工业技术研究院 微机电元件与电路芯片的整合装置及其制造方法

Also Published As

Publication number Publication date
US20080251705A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
CN101286521A (zh) 影像感测器封装结构
CN100544007C (zh) 影像感测器封装结构
EP1465244B1 (en) Integrated circuit package with exposed die surfaces and auxiliary attachment
CN205792880U (zh) 基于一体封装工艺的摄像模组的一体基座组件
US7388192B2 (en) Image sensing module and process for packaging the same
CN101465344B (zh) 影像模组封装结构
CN105847645A (zh) 基于一体封装工艺的摄像模组及其一体基座组件及制造方法
US7791181B2 (en) Device structure with preformed ring and method therefor
CN101325205A (zh) 影像感测晶片封装结构
JP2019036701A (ja) センサパッケージ構造
US11721709B2 (en) Circuit board assembly with photosensitive element mounted to back side of circuit board
TWI647828B (zh) 可攜式電子裝置及其影像擷取模組與影像感測組件
CN103247650B (zh) 一种板载芯片模组及其制造方法
JP2006269841A (ja) 固体撮像装置
JP4466552B2 (ja) 固体撮像装置の製造方法
JP2015084378A (ja) 電子部品、電子機器、実装部材の製造方法、電子部品の製造方法
JP5658466B2 (ja) 固体撮像装置の製造方法
US6700190B2 (en) Integrated circuit device with exposed upper and lower die surfaces
JP5694670B2 (ja) 固体撮像装置およびその製造方法
JP6221299B2 (ja) 気密封止体及び気密封止方法
WO2017134972A1 (ja) 撮像素子パッケージ及び撮像装置
KR100467841B1 (ko) 휴대폰 내장형 카메라 모듈 및 이의 제조방법
JP2003032557A (ja) 固体撮像装置及びその製造方法
JP6743219B2 (ja) 撮像モジュール及び携帯電子機器
CN205211751U (zh) 邻近传感器以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081015