CN101283520B - 包括均衡器的信号接收设备、终端设备及信号接收方法 - Google Patents

Abstract

在传送并且接收扩频信号的移动无线通信系统中，提供一种信号接收设备，该信号接收设备可以缩小电路规模以减少移动无线通信系统的成本。该信号接收设备包括：滤波系数更新单元(104)，其基于输入信号(x)生成滤波系数(w)；变换解扩单元(101)，其对输入信号(x)执行解扩处理；和FIR滤波器(103)，其使用从变换解扩单元输出的解扩输出(z)和从滤波系数更新单元(104)输出的滤波系数(w)作为输入来执行乘法，以输出将乘法结果相加的结果作为信号数据符号输出(S)。变换解扩单元(101)通过输入信号(x)和扩频码序列(c)之间的加法和减法来获得解扩输出。

Description

包括均衡器的信号接收设备、终端设备及信号接收方法

技术领域

本发明涉及优选应用于使用扩频技术的移动无线通信系统的信号接收设备、终端设备、信号接收方法和信号接收程序。

背景技术

在移动无线通信系统中，通常，来自基站的无线电波通过多径到达移动终端设备(下文称作终端设备)例如移动电话。更具体地，多个入射波被终端设备接收并且同时彼此相加。此时，由于多个入射波的干涉(多径干涉)，终端设备中的接收电场强度随时间变化。此外，当终端设备移动时，由于移动，其中接收电场强快速复杂变化的多径衰落(aging)变得明显。数字信号传输特性由于多径衰落被劣化。

在第三代移动无线通信方法的国际标准规范协会3GPP(第三代合作伙伴计划)中，添加了可以执行高速无线通信的被称作HSDPA(高速下行链路分组接入)的新通信技术。当使用HSDPA时，可以实现的数据传递速度是使用W-CDMA(宽带码分多址)所获得的三倍或更多倍。然而，当HSDPA工作在实际环境中时，由于多径干涉从而不容易实现高数据传递速率。

所以，为了补偿传输路径中的信号劣化以再现信号数据，必须将移除多径干涉影响的电路安装于终端设备上。给出均衡器作为电路的这样一个例子(例如，参照专利文献1)。

图1是示出专利文献1中描述的均衡器配置的框图。图1示出的均衡器是使用NLMS(归一化最小均方差)算法的均衡器。在图1所示的均衡器中，将输入信号x(n)输入到滤波系数计算单元51和均衡滤波器52。例如，输入信号x(n)是对通过无线传输路径接收的信号进行A-D转换得到的信号。来自差异检测电路53的输出也输入到滤波系数计算单元51中。差异检测电路53输出差异信号e(n)，该差异信号e(n)是来自均衡滤波器52的输出信号y(n)和导频信道的扩频码(导频信号扩频码)d(n)之间的差异信号。

滤波系数计算单元51使用更新之前的滤波系数(抽头系数)w(n)和差异信号e(n)来执行下列等式表示的算术运算，以便生成新的滤波系数w(n+1)。输出滤波系数w(n+1)到均衡滤波器52。参考符号“*”指示乘法。

w(n+1)＝w(n)+μe(n)*x(n)

其中μ是步进大小参数，且由下列等式表示。

μ＝α/(x(n)^H*x(n))+β)

其中β：稳定参数(该参数防止分母为零且为足够小正值)

α：确定NLMS算法收敛性质的参数

x(n)^H：x(n)的转置共轭矩阵

均衡滤波器52具有(f-1)个延迟单元与之连续相连的部件(part)。输入信号x(n)被(f-1)个延迟单元相继延迟。此外，输入到输入端(输入信号的输入端)的输入信号和来自(f-1)个延迟单元的输出(共f个数据)与滤波系数计算单元51输出的f个滤波系数的对应的滤波系数相乘。并且将f个乘法结果累加来获得输出信号y(n)。

专利文献1中描述的均衡器如上描述来构造，并如上所述地操作。以这种方式，可以有效地移除多径干涉的影响。专利文献1公开了在均衡器中执行信道估计的解扩处理。

作为使用扩频技术的移动无线通信系统中的信号接收设备，已知一种如下的信号接收设备：其中用于执行解扩处理的解扩电路连接到均衡器的输出端，以及一种如下的信号接收设备：其中均衡器连接到解扩电路的输出(例如参见专利文献2)。

专利文献1：JP-A 2005-175775(日本专利特开No.2005-175775)(段0004、0023、图1、图5)

专利文献2：JP-A 2004-40305(日本专利特开No.2004-40305)(段0009、0032、图10、图11)

发明内容

本发明有待解决的问题

图2是示出专利文献1中描述的均衡滤波器配置的框图。在图2示出的配置中，均衡滤波器包括：延迟元件21，该延迟元件21在多个时间分别保持输入信号x(n)；乘法器22，该乘法器22使用滤波系数W(n)乘以延迟元件21保持的时间的信号和输入信号x(n)；和加法器23，该加法器23将乘法器22的多个输出相加来生成输出信号。

滤波系数的数目通常在10到100的数量级。因此，在图2所示的均衡滤波器中，乘法器22的数目是巨大的。乘法器22的电路规模大于加法器/减法器的电路规模。所以，均衡滤波器的电路规模大。因此，安装有均衡滤波器的信号接收设备的成本不利地增加。

本发明的一个目标是在传送和接收扩频信号的移动无线通信系统中，提供可以降低电路规模以便使成本小的信号接收设备、终端设备、信号接收方法和信号接收程序。

解决问题的手段

根据本发明的信号接收设备包括：基于输入信号生成滤波系数的滤波系数更新单元、对输入信号执行解扩处理的变换解扩单元和均衡滤波器(例如，FIR滤波器)，该均衡滤波器使用从变换解扩单元输出的解扩输出和从滤波系数更新单元输出的滤波系数作为输入执行乘法并且输出结果，将乘法产生的结果相加作为信号数据(例如，主调制方案中的I信号和Q信号)，且在信号接收设备中变换解扩单元通过输入信号和扩频码序列之间的加法和减法来获得解扩输出。

本发明的效果

根据本发明，由于设计一种配置用以在得到解扩输出时获得解扩输出乘以滤波系数的乘法结果而不执行乘法，并且用以输出将乘法结果相加的结果作为信号数据，所以可以减少信号接收设备中乘法器的数目。特别地，可以减少均衡滤波器中乘法器的数目。因此，可以减少信号接收设备的成本。

附图说明

图1是示出常规均衡设备配置的框图；

图2是示出图1所示均衡滤波器配置的框图；

图3是示出根据本发明的信号接收设备第一实施例的配置的框图；

图4是示出根据第一实施例的FIR滤波器配置实例的框图；

图5是示出根据第一实施例的解扩单元配置实例的框图；

图6是示出根据本发明的信号接收设备第二实施例的配置的框图；

图7是示出根据第二实施例的变换解扩单元配置实例的框图；

图8是示出根据第二实施例的FIR滤波器配置实例的框图；

图9是示出终端设备的接收单元配置的一部分的框图，信号接收设备被安装于所述终端设备；

图10是示出当信号接收设备由软件实现时信号接收设备的电路配置的一个实例的框图；

图11是示出信号接收设备工作的流程图。

101变换解扩单元

102扩频码生成单元

103FIR滤波器

104滤波器系数更新单元

101a计算单元

101b加法器

101c延迟元件

103a乘法器

103b加法器

103c寄存器

201解扩单元

202扩频码生成单元

203FIR滤波器

204滤波器系数更新单元

201a计算单元

201b加法器

201c寄存器

203a计算单元

203b加法器

203c延迟元件

具体实施方式

下面将参照附图描述本发明的最佳实施方式。

实施例1

图3是示出信号接收设备中均衡器和解扩电路配置实例的框图，在该信号接收设备中解扩电路与均衡器的输出相连。在图3所示的配置中，均衡器(均衡设备)包括：FIR(有限冲激响应)滤波器203，该FIR滤波器203输出通过从输入信号205(输入信号x)中移除多径干涉获得的信号206(滤波器输出y)；和滤波系数更新单元204，该滤波系数更新单元204基于输入信号205适应地生成滤波系数209。输入信号205例如是对通过无线传输路径接收的信号进行A-D转换而获得的信号。

解扩电路包括输出扩频码序列208(扩频码序列c)的扩频码生成单元202，以及基于滤波器输出y和扩频码序列c来输出符号输出207(符号输出S)的解扩单元201。

例如，如图4所示来构造FIR滤波器203。图4所示的FIR滤波器203包括：延迟元件203c，该延迟元件203c在多个时间分别保持输入信号x；乘法器203a，该乘法器203a用滤波系数209乘以延迟元件203c保持的多个时间的信号和输入信号x；和加法器203b，该加法器203b将乘法器203a的多个输出相加来生成滤波器输出y。输入信号x、滤波器输出y和滤波系数w是复数。图4所示的FIR滤波器203实现与图2所示的均衡滤波器的相同的功能。

解扩单元电路解扩滤波器输出y，其中由均衡器移除滤波器输出y中的多径干涉以恢复被传送的数据。解扩是传送侧执行的扩展的逆处理。如图3所示，解扩单元电路包括生成扩频码序列c的扩频码生成单元202，以及使用扩频码序列c和滤波器输出y来输出符号输出S的解扩单元201。扩频码序列c和符号输出S是复数。

例如，图5所示的解扩单元201包括：计算单元201a，计算单元201a用扩频码序列c乘以滤波器输出y；加法器201b，该加法器201b将计算单元201a的输出和寄存器201c中保持的值累加；和寄存器201c。

当滤波器输出y由y＝y_i+j*y_q表示，且

扩频码序列c由c＝c_i+j*c_q表示时，

计算单元201a的输出p＝p_i+j*p_q由p＝c*y给出。

参考符号“j”指示虚数单位。在上述表示滤波器输出y、扩频码序列c和计算单元201a的等式中，正号的前面部分表示实部，而正号的后面部分表示虚部。

由于p＝c*y是

p＝(c_i+j*c_q)*(y_i+j*y_q)

 ＝(c_i*y_i-c_q*y_q)+j*(c_i*y_q+c_q*y_i)，

满足p_i＝c_i*y_i-c_q*y_q且

p_q＝c_i*y_q+c_q*y_i。

在扩频信号的传送侧，在数据被PSK(相移键控)调制等主调制之后，利用扩频码执行作为辅调制的扩展调制。由于扩展调制，从而生成扩频信号。当被主调制的I(同相)信号和Q(正交)信号分别由±1表示时，扩频码序列c中扩频码的实部和虚部分别为+1或-1。所以，p_i和p_q由下列等式(1)给出：

p_i＝y_i-y_q(当c_i＝+1，且c_q＝+1)，

           y_i+y_q(当c_i＝+1，且c_q＝-1)，

           -y_i-y_q(当c_i＝-1，且c_q＝+1)，

           -y_i+y_q(当c_i＝-1，且c_q＝-1)

       p_q＝y_i+y_q(当c_i＝+1，且c_q＝+1)，

           -y_i+y_q(当c_i＝+1，且c_q＝-1)，

        y_i-y_q(当c_i＝-1，且c_q＝+1)，

        -y_i-y_q(当c_i＝-1，且c_q＝-1)...(1)

更具体地，由计算单元201a执行的算术运算为加法和减法，其中算术运算的规则根据扩频码序列c的正负来确定。

所以，在该实施例中，使用加法器/减法器作为解扩单元201中的计算单元201a。所以，与使用乘法器作为计算单元201a的情形相比较，可以减少包括均衡器的信号接收设备的电路规模。

这个实施例描述一种信号接收设备，该信号接收设备补偿用于传输被扩展调制的输入信号的传输路径中的信号劣化，以便由输入信号再现信号数据，该信号接收设备包括：均衡滤波器，该均衡滤波器使用输入信号和由滤波系数更新单元输出的滤波系数作为输入，并且输出算术运算结果作为滤波器输出；解扩单元，该解扩单元对滤波器输出执行解扩处理，且其特征在于解扩单元通过加法和减法来执行解扩处理(而不执行乘法)。

实施例2

在图3所示的信号中，当输入信号x、滤波器输出y、符号输出S、扩频码序列c和滤波系数w分别由x(·)、y(·)、S(·)、c(·)和w(·)代表时，符号输出S和滤波器输出y分别由等式(2)和等式(3)表示。“·”意指任意参数。

[数值表达式1]

$S\left(k\right)=\underset{m=0}{\overset{M-1}{\mathrm{\Σ}}}c(M*k+m)*y(M*k+m)...\left(2\right)$

[数值表达式2]

$y\left(l\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}W\left(n\right)*x(l-n)...\left(3\right)$

在等式(2)和等式(3)中，参考符号M和N分别指示扩展比率和滤波系数的数目。S(k)指示第k个符号输出S，y(1)指示时间1的滤波器输出，c(m)指示扩频码序列c中第m个扩频码(+1或-1)，并且w(n)指示滤波系数w中第n个系数。

根据等式(3)，必须执行N次乘法来获得一个滤波器输出y(·)。此外，根据等式(2)，为了获得一个符号输出S(·)，必须执行对于M个滤波器输出y(·)的乘法。所以，每一个符号输出S(·)必须执行M*N次乘法。

将等式(3)赋给等式(2)来转换等式时，获得等式(4)和等式(5)。

[数值表达式3]

$S\left(k\right)=\underset{m=0}{\overset{M-1}{\mathrm{\Σ}}}c(M*k+m)*\{\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}w\left(n\right)*x(M*k+m-n)\}$

$=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}w\left(n\right)*\{\underset{m=0}{\overset{M-1}{\mathrm{\Σ}}}c(M*k+m)*x(M*k+m-n)\}$

$=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}w\left(n\right)*z(k,n)...\left(4\right)$

[数值表达式4]

$z(k,n)=\underset{m=0}{\overset{M-1}{\mathrm{\Σ}}}c(M*k+m)*x(M*k+m-n)...\left(5\right)$

等式(5)中的c(·)*x(·)与图5所示计算单元201a执行的p＝c*y具有相同的格式。包括在扩频码序列208中的每个扩频码的实部和虚部各自是+1或-1。所以，当执行算术运算p＝c*y时，如等式(1)所表示的，计算单元201a可以执行加法或减法而不执行乘法。包括在扩频码序列108(扩频码序列c)中的每个扩频码的实部和虚部各自也是+1或-1。所以，如计算单元201a所执行的算术运算一样，等式(5)右侧的算术运算可以由加法或减法来实现。所以，当执行等式(4)的算术运算来生成符号输出S(k)时，乘法的次数可以为N。

在本实施例中，信号接收设备执行等式(4)的算术运算来减少乘法的次数。更具体地，减少乘法器的数目。

图6是示出信号接收设备中均衡器和解扩电路的配置实例的框图，在该信号接收设备中均衡器(均衡设备)与解扩电路的输出相连。在图6所示的配置中，解扩电路包括：扩频码生成单元102，该扩频码生成单元102输出扩频码序列c(扩频码序列108)；变换解扩单元101，该变换解扩单元101基于输入信号x(输入信号105)和扩频码序列c来生成解扩输出z(解扩输出106)。

该均衡器包括：FIR滤波器103，该FIR滤波器103输出通过从解扩输出z中移除多径干涉而获得的滤波器输出，即，符号输出S(符号输出107)；滤波系数更新单元104，该滤波系数更新单元104基于输入信号x适应地生成滤波系数w(滤波系数109)。输入信号105例如是对通过无线传输路径接收的信号进行A-D转换而获得的信号。

变换解扩单元101根据等式(5)执行算术运算。更具体地，变换解扩单元101输入输入信号x(输入信号105)和从扩频码生成单元102输出的扩频码序列c(扩频码序列108)，根据等式(5)执行算术运算，并且输出算术运算结果作为解扩输出z(解扩输出106)。

扩频码生成单元102的功能与图3示出的扩频码生成单元202的功能相同。

由扩频码生成单元102生成的扩频码序列c是与当传送侧执行扩展调制时所使用的扩频码序列相同的序列。

FIR滤波器103执行等式(4)的算术运算。更具体地，FIR滤波器103使用解扩输出z和从滤波系数更新单元104输出的滤波系数w作为输入，基于解扩输出z和滤波系数w生成符号输出S，并且输出符号输出S。

滤波系数更新单元104使用输入信号x适应地生成滤波系数w来移除多径干涉的影响。滤波系数更新单元104向FIR滤波器103输出滤波系数w。滤波系数更新单元104的功能与图3所示的滤波系数更新单元204的功能相同。

在该实施例中，不限定滤波系数更新单元104的具体配置。例如，可以使用基于专利文献1中表示的NLMS算法的滤波系数计算单元51作为滤波系数更新单元104。可以使用例如基于LMS(最小均方差)算法的滤波系数更新单元的已知滤波系数更新单元。

输入信号x、解扩输出z、符号输出S、解扩码序列c和滤波系数w为复数。

例如，如图7所示来构造变换解扩单元101。在图7所示的变换解扩单元101中，延迟元件101c在多个时间保持输入信号105。均衡器中的模块(block)和解扩电路与时钟信号同步地工作。每个延迟元件101c通过时钟信号锁存输入到输入端(输入信号x的输入端)的输入信号x或由先前延迟元件101c保持的输入信号x。

每个计算单元101a对于延迟元件101c保持时间上的输入信号x、扩频码序列c和等式(5)中的0到M-1分别执行算术运算。由于包括在扩频码序列c(·)中的每个扩频码的实部和虚部各自是+1或-1，因此每个计算单元101a实际上执行加法和减法而不是乘法使得其能够获得算术运算结果。如同图5所示且可以执行加法和减法的每个计算单元201a一样，每个计算单元101a可以仅执行加法和减法。加法器101b将计算单元101a的输出彼此相加来生成解扩输出z。

例如，如图8所示来构造FIR滤波器103。在图8所示的FIR滤波器103中，乘法器103a用滤波系数w乘以解扩输出z。

加法器103b将乘法器103a的输出与寄存器103c保持的值相加。然而，在N次加法的一次中，乘法器103a的输出与初始值“0”而不是与寄存器103c中保持的值相加。更具体地，当寄存器103c中根本没有保持的值时，和加法处理被执行N次之后的第一次加法处理中，将“0”与乘法器103a的输出相加。

寄存器103c保持加法器103b的输出。输入寄存器103c的输出到加法器103b。当在加法器103b中执行N次加法处理时，输出寄存器103c的输出作为符号输出S。

下文将描述图6所示的信号接收设备的操作。在这个情形下，下文将使用M＝4和N＝3来描述当输出k＝2的符号输出S(符号输出S(2))时所执行的操作作为实例。更具体地，将举例说明变换解扩单元101，其中设置了(M-1)＝3个延迟元件101c，设置了M＝4个计算单元101a，以及设置了(M-1)＝3个加法器101b。

[第一周期]

在变换解扩单元101中，当输入信号x(输入信号x(9))被输入时，执行n＝2时等式(5)的算术运算。更具体地，执行下列等式(6)的算术运算。

[数值表达式5]

$z\left(\mathrm{2,2}\right)=\underset{m=0}{\overset{3}{\mathrm{\Σ}}}c(8+m)*x(6+m)$

$=c\left(8\right)*x\left(6\right)+c\left(9\right)*x\left(7\right)+c\left(10\right)*x\left(8\right)+c\left(11\right)*x\left(9\right)...\left(6\right)$

在等式(6)中，x(6)到x(8)被保持在延迟元件101c中。由每个计算单元101a计算C(·)*x(·)。每个加法器101b对计算单元101a的输出执行加法。

例如，当输入信号x(6)到x(8)被保持在对应的延迟元件101c中时，三个计算单元101a除第一计算单元101a(位于最靠近输入端位置的计算单元101a)以外对于保持在延迟元件101c中的输入信号x(6)到x(8)和对应的滤波系数c(8)到c(10)执行算术运算。当将输入信号x(9)输入到输入端时，第一计算单元101a执行输入信号x(9)和对应的滤波系数c(11)的算术运算。如上所述，算术运算是加法和减法。第一加法器101b(位于最靠近输入端位置的加法器101b)将第一计算单元101a的输出和下一计算单元101a的输出相加。每个其它加法器101b将先前加法器101b的输出和对应计算单元101a的输出相加。最后的加法器101b输出加法结果作为解扩输出z(2，2)。

在FIR滤波器103中，当等式(4)中n＝2时，乘法器103a算术地运算w(2)*z(2，2)。加法器103b将作为初始值的值0和乘法器103a的算术运算结果相加。由等式(7)表示该加法结果。加法结果T1被保持在寄存器103c中。

T1＝0+w(2)*z(2，2)...(7)

[第二周期]

在变换解扩单元101中，当输入信号x(输入信号x(10))被输入时，算术地运算n＝1时的等式(5)。更具体地，执行下列等式(8)的算术运算。

[数值表达式6]

$z\left(\mathrm{2,1}\right)=\underset{m=0}{\overset{3}{\mathrm{\Σ}}}c(8+m)*x(7+m)$

$=c\left(8\right)*x\left(7\right)+c\left(9\right)*x\left(8\right)+c\left(10\right)*x\left(9\right)+c\left(11\right)*x\left(10\right)...\left(8\right)$

在等式(8)中，x(7)到x(9)被保持在延迟元件101c中。由计算单元101a分别地算术地运算C(·)*x(·)。每个加法器101b对计算单元101a的输出执行加法。

例如，当输入信号x(7)到x(9)被保持在对应的延迟元件101c中时，三个计算单元101a除第一计算单元101a以外对于保持在延迟元件101c中的输入信号x(7)到x(9)和对应的滤波系数c(8)到c(10)执行算术运算。当将输入信号x(10)输入到输入端时，第一计算单元101a执行输入信号x(10)和对应的滤波系数c(11)的算术运算。如上所述，算术运算是加法和减法。第一加法器101b将第一计算单元101a的输出和下一计算单元101a的输出相加。每个其它加法器101b将先前加法器101b的输出和对应计算单元101a的输出相加。最后的加法器101b输出加法结果作为解扩输出z(2，1)。

在FIR滤波器103中，乘法器103a算术地运算等式(5)中n＝1时的w(1)*z(2，1)。加法器103b将寄存器103c中保持的值T1和乘法器103a的算术运算结果相加。由等式(9)表示该加法结果。加法结果T2被保持在寄存器103c中。

T2＝T1+w(1)*z(2，1)...(9)

[第三周期]

在变换解扩单元101中，当输入信号x(输入信号x(11))被输入时，算术地运算n＝0时的等式(5)。更具体地，执行下列等式(10)的算术运算。

[数值表达式7]

$z\left(\mathrm{2,0}\right)=\underset{m=0}{\overset{3}{\mathrm{\Σ}}}c(8+m)*x(8+m)$

$=c\left(8\right)*x\left(8\right)+c\left(9\right)*x\left(9\right)+c\left(10\right)*x\left(10\right)+c\left(11\right)*x\left(11\right)...\left(10\right)$

在等式(10)中，x(8)到x(10)被保持在延迟元件101c中。由计算单元101a分别地算术地运算C(·)*x(·)。每个加法器101b对计算单元101a的输出执行加法。

例如，当输入信号x(8)到x(10)被保持在对应的延迟元件101c中时，三个计算单元101a除第一计算单元101a以外对于保持在延迟元件101c中的输入信号x(8)到x(10)和对应的滤波系数c(8)到c(10)执行算术运算。当将输入信号x(11)输入到输入端时，第一计算单元101a执行输入信号x(11)和对应的滤波系数c(11)的算术运算。如上所述，算术运算是加法和减法。第一加法器101b将第一计算单元101a的输出和下一计算单元101a的输出相加。每个其它加法器101b将先前加法器101b的输出和对应计算单元101a的输出相加。最后的加法器101b输出加法结果作为解扩输出z(2，0)。

在FIR滤波器103中，乘法器103a算术地运算等式(5)中n＝0时的w(0)*z(2，0)。加法器103b将寄存器103c中保持的值T2和乘法器103a的算术运算结果相加。由等式(11)表示该加法结果。加法结果T3被保持在寄存器103c中。

T3＝T2+w(0)*z(2，0)...(11)

[第四周期]

保持在寄存器103c中的值T3作为符号输出S(符号输出S(2))被输出。

在本实施例中，在变换解扩单元101执行等式(5)的算术运算之后，FIR滤波器103使用解扩输出z来执行等式(4)的算术运算，该解扩输出z是作为变换解扩单元101的算术运算结果获得的。因此，根据第一实施例的信号接收设备需要M*N次乘法。然而，乘法的数目可以从M*N减少到N。这由于变换解扩单元101中的计算单元101a实际上执行加法和减法。当注意FIR滤波器时，尽管第一实施例中需要N个乘法器，但是乘法器的数目可以减少到一个。

在第二实施例中，设置了多个加法器101b，该多个加法器101b将多个计算单元101a的算术运算结果相加。然而，可以设置一个加法器，该加法器将多个计算单元101a的所有算术运算结果相加。

参照k＝2的情形描述了第二实施例。然而，即使k是另外的值，第二实施例也有效。参照M＝4且M＝3的情形描述了第二实施例。然而，即使M和N是其它的值，第二实施例也有效。

实施例3

图9是示出终端设备接收单元的配置的一部分的框图，根据第一实施例或第二实施例的信号接收设备被安装于所述终端设备。图9所示的终端设备例如是移动电话。

当终端设备是移动电话时，在图9所示的配置中，天线1接收来自基站的无线电波并且向模拟接收处理单元2输出高频信号。模拟接收处理单元2执行例如向高频信号频率转换的处理，并且向A-D转换器3输出处理过的模拟信号。A-D转换器3转换模拟信号到数字信号并且向信号接收设备4输出数字信号。信号接收设备4对作为输入信号x的从A-D转换器3输出的数字信号执行如第一实施例和第二实施例描述的处理。向纠错解码单元5输出符号S。

当移动无线通信系统是通过CDMA或W-CDMA实现的系统时，符号S例如是在QPSK调制方案中的I信号和Q信号。当移动无线通信系统是通过HSDPA实现的系统时，符号S是16QAM调制方案或QPSK调制方案中的I信号和Q信号。

纠错解码单元5从预先确定的调制方案中的I信号和Q信号恢复出非调制数据，并且执行纠错解码处理以恢复基站所传送的数据。

由于如图9所示的终端设备包括根据第一实施例或第二实施例的信号接收设备4，因此可以减少信号接收所需要的乘法器数目。因此，减少终端设备的成本。

上文描述信号接收设备4被安装于终端设备上的实例。然而，信号接收设备4还可以被安装于从终端设备接收信号的基站上。在这种情形中，使用叫做HSUPA(高速上行链路分组接入)的通信技术。

实施例4

在每个实施例中，假定信号接收设备由硬件电路构造。然而，还可以由根据程序工作的CPU实现信号接收设备。更具体地，还可以由软件来实现信号接收设备。图10是示出由软件实现的信号接收设备的电路配置的一个实例的框图。

将举例说明由软件实现图6所示的根据第二实施例的信号接收设备的功能的情形。在图10所示的配置中，在程序存储器12中，存储用于实现如图6所示的解扩单元101、扩频码生成单元102、FIR滤波器103和滤波系数更新单元104的功能的程序。CPU 11根据存储在程序存储器12中的程序执行处理。

数据存储器14是RAM，在该RAM中存储由CPU 11进行的算术运算中的数据和算术运算结果数据。开关单元13设置到下列任一路径的数据路径：将输入信号x输入到数据存储器14中的路径；通过其使数据能够在数据存储器14和CPU 11之间输入/输出的路径；输出存储在数据存储器14中的数据作为符号输出S的路径。由CPU 11控制开关单元13的开关操作。

下文将参照图11中的流程图来描述操作。CPU 11设置开关单元13以将输入信号x输入到数据存储器14中，并且将输入信号x输入到数据存储器14中(步骤S11)。设置开关单元13使得将存储在数据存储器14中的数据输出到CPU 11，并且顺序地输入存储在数据存储器14中的数据(在这个情形中，输入数据x)(步骤S12)。CPU 11执行等式(5)的算术运算(步骤S13)。假定预先指定扩频码序列c。CPU 11暂时将算术运算结果z(k，n)例如存储在内部寄存器中。当内部寄存器的容量小时，算术运算结果可以被暂时地存储在数据存储器14中。

CPU执行等式(4)的算术运算(步骤S14)。设置开关单元13使得数据能够在数据存储器14和CPU 11之间输入/输出，并且将算术运算结果S(k)存储在数据存储器14中(步骤815)。

最后，设置开关13使得存储在数据存储器14中的数据可以作为符号输出S输出，并且将存储在数据存储器14中的S(k)作为符号输出S输出(步骤S16)。CPU 11还基于输入信号x等来执行适应地更新滤波系数w的处理。然而，在图10中省略该处理。

本实施例描述的实例中，由软件实现变换解扩单元101、扩频码生成单元102、FIR滤波器103和滤波系数更新单元104的所有功能。然而，可以仅仅将这些功能的一些由软件实现。

工业适用性

本发明优选应用于使用扩频技术的移动无线通信系统，例如，使用HSDPA的移动无线通信系统。

Claims (9)

1.一种信号接收设备，该信号接收设备补偿用于传输被扩展调制的输入信号的传输路径中的信号劣化，以便从所述输入信号再现信号数据，该信号接收设备包含：

基于所述输入信号生成滤波系数的滤波系数更新单元；

对输入信号执行解扩处理的变换解扩单元；和

均衡滤波器，该均衡滤波器使用从变换解扩单元输出的解扩输出和从滤波系数更新单元输出的滤波系数作为输入来执行乘法，并且输出将乘法结果相加的结果作为信号数据，

其中所述变换解扩单元通过所述输入信号和扩频码序列之间的加法和减法而获得解扩输出。

2.根据权利要求1的信号接收设备，其中

该变换解扩单元包括：

多个延迟单元，所述多个延迟单元相继延迟所述输入信号；

多个计算单元，所述多个计算单元中的每个使用所述输入信号或延迟单元的输出和扩频码序列两者执行算术运算；以及

将所述多个计算单元的算术运算结果相加的加法器，并且

所述多个计算单元中的每个通过所述输入信号或延迟单元的输出和扩频码序列之间的加法和减法获得算术运算结果。

3.根据权利要求1的信号接收设备，其中所述均衡滤波器包括一个乘法器，该乘法器用所述解扩输出相继乘以从所述滤波系数更新单元输出的滤波系数。

4.根据权利要求1的信号接收设备，其特征在于

所述变换解扩单元执行等式(5)的算术操作，并且

所述均衡滤波器执行等式(4)的算术操作，其中

等式(4)如下所示：

$S\left(k\right)=\underset{m=0}{\overset{M-1}{\mathrm{\Σ}}}c(M*k+m)*\{\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}w\left(n\right)*x(M*k+m-n)\}$

$=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}w\left(n\right)*\{\underset{m=0}{\overset{M-1}{\mathrm{\Σ}}}c(M*k+m)*x(M*k+m-n)\}$

$=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}w\left(n\right)*z(k,n)...\left(4\right),$

并且，等式(5)如下所示：

$z(k,n)=\underset{m=0}{\overset{M-1}{\mathrm{\Σ}}}c(M*k+m)*x(M*k+m-n)...\left(5\right)$

其中，x(M*k+m-n)代表第M*k+m-n个输入信号，c(M*k+m)代表扩频码序列中的第M*k+m个扩频码，w(n)代表第n个滤波系数，S(k)代表第k个符号输出，z(k，n)代表解扩输出，M和N分别指示扩展比率和滤波系数的数目。

5.根据权利要求1的信号接收设备，其中从在使用HSDPA的移动无线通信系统中被扩展调制的输入信号再现信号数据。

6.一种终端设备，其特征在于

安装了根据权利要求1到5中任一权利要求的信号接收设备。

7.一种信号接收方法，该方法补偿用于传输被扩展调制的输入信号的传输路径中的信号劣化，以便从所述输入信号再现信号数据，该信号接收方法包含：

基于所述输入信号生成滤波系数；

对所述输入信号执行解扩处理以便生成解扩输出；

使用所述解扩输出和所述滤波系数作为输入来执行乘法，并且输出将这些乘法结果相加的结果作为信号数据；并且

其中当生成所述解扩输出时，该解扩输出通过所述输入信号和扩频码序列之间的加法和减法来获得。

8.根据权利要求7的信号接收方法，其中

当生成所述解扩输出时，

所述输入信号被相继延迟，通过所述输入信号或被延迟的输入信号和所述扩频码序列两者之间的加法和减法来获得每个算术运算结果，并且将算术运算结果彼此相加。

9.根据权利要求7的信号接收方法，其中一个乘法器用所述解扩输出相继乘以滤波系数输出。

Images