CN101281866A - 浅沟槽形成方法及浅沟槽结构 - Google Patents
浅沟槽形成方法及浅沟槽结构 Download PDFInfo
- Publication number
- CN101281866A CN101281866A CNA2007100392510A CN200710039251A CN101281866A CN 101281866 A CN101281866 A CN 101281866A CN A2007100392510 A CNA2007100392510 A CN A2007100392510A CN 200710039251 A CN200710039251 A CN 200710039251A CN 101281866 A CN101281866 A CN 101281866A
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- supplemental dielectric
- semiconductor
- shallow trench
- shallow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
Abstract
一种浅沟槽形成方法，包括：提供半导体基底；在所述半导体基底上顺序形成钝化层及辅助介质层；图形化所述辅助介质层；以图形化的所述辅助介质层为硬掩膜，刻蚀所述钝化层及部分所述半导体基底，以形成所述浅沟槽；或者，在所述半导体基底上顺序形成钝化层及辅助介质层后，图形化所述辅助介质层及所述钝化层；以图形化的所述辅助介质层及所述钝化层为硬掩膜，刻蚀部分所述半导体基底，以形成所述浅沟槽。以及，一种浅沟槽结构，包括浅沟槽、半导体基底、顺序形成于所述半导体基底上的钝化层及辅助介质层，所述浅沟槽贯穿所述辅助介质层、钝化层及部分所述半导体基底。可减少浅沟槽形成过程中钝化层表面损伤。
Description
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种浅沟槽形成方法及浅沟槽结构。
背景技术
现有技术中，形成浅沟槽的步骤包括：提供半导体基底；在所述半导体基底上形成钝化层及图形化的抗蚀剂层；以所述图形化的抗蚀剂层为掩膜，刻蚀所述钝化层；以刻蚀后的所述钝化层为硬掩膜，刻蚀部分所述半导体基底，形成所述浅沟槽。继而，以所述钝化层为停止层，填充并平整化所述浅沟槽；去除所述钝化层，形成浅沟槽隔离区。所述半导体基底为已定义器件有源区并需完成浅沟槽隔离的半导体衬底。
实践中，在以刻蚀后的所述钝化层为硬掩膜，刻蚀部分所述半导体基底，以形成所述浅沟槽的过程中，需采用等离子刻蚀工艺。但是，实际生产发现，即使对所述半导体基底和所述硬掩膜设定了较高的刻蚀选择比，所述等离子刻蚀工艺中存在的等离子体仍然会造成所述硬掩膜表面损伤。所述损伤将使得在填充所述浅沟槽，并以所述硬掩膜为停止层平整化所述浅沟槽，以形成浅沟槽隔离区时，易造成所述浅沟槽隔离区表面具有高低起伏，继而使得后续沉积的栅层在浅沟槽隔离区表面具有高低起伏。又由于用以刻蚀栅层以形成栅极时采用的抗蚀剂层通常利用旋涂方法获得，栅层表面高低起伏的存在极易造成所述抗蚀剂层涂覆不均匀，继而导致位于浅沟槽隔离区表面的抗蚀剂层曝光图形不规则，进而在经历显影过程后，产生抗蚀剂层图形偏差，与原设计相比，易造成曝光图形发生变化。所述抗蚀剂层曝光图形的变化将造成栅极图形的改变，继而导致器件性能的变化。由此，如何减少所述浅沟槽刻蚀过程中造成的所述钝化层硬掩膜表面损伤成为本领域技术人员亟待解决的问题。
2004年9月22日公开的公开号为“CN1531056A”的中国专利申请中提供了一种浅沟槽隔离的制造方法，通过在氮化硅钝化层上沉积一层具有特定厚度的不同吸收系数的氮氧化硅钝化层，以减少氮化硅膜厚对曝光的影响，继而，控制浅沟槽开口宽度，并控制有源区的尺寸，进而改善浅沟槽填充的性能。若在氮化硅钝化层上沉积一层具有特定厚度的不同吸收系数的氮氧化硅层，即利用具有高吸收系数的氮氧化硅层作吸收层，利用具有低吸收系数的氮氧化硅层作抗反射层，以吸收浅沟槽刻蚀过程中涉及的等离子体，可能减少所述等离子体造成的所述钝化层硬掩膜表面损伤，然而，为保证停止层相对浅沟槽内填充物(如氧化硅)具有较高的研磨选择比，需去除所述氮氧化硅层，而以所述氮化硅钝化层作为停止层，但是，利用现有的工艺条件难以保证所述氮氧化硅层与氮化硅钝化层间具有高刻蚀选择比，即在去除所述氮氧化硅层时，仍然难以保证氮化硅钝化层的表面完整。
发明内容
本发明提供了一种浅沟槽形成方法，可减少所述浅沟槽形成过程中钝化层表面损伤；本发明提供了一种浅沟槽结构，所述浅沟槽结构中具有较少的钝化层表面损伤。
本发明提供的一种浅沟槽形成方法，包括：
提供半导体基底；
在所述半导体基底上顺序形成钝化层及辅助介质层；
图形化所述辅助介质层；
以图形化的所述辅助介质层为硬掩膜，刻蚀所述钝化层及部分所述半导体基底，以形成所述浅沟槽。
可选地，所述辅助介质层包含二氧化硅、氟硅玻璃、磷硅玻璃、硼硅玻璃或硼磷硅玻璃中的一种或其组合。
可选地，所述浅沟槽形成方法还包括：在刻蚀所述钝化层及部分所述半导体基底后，去除残余的所述辅助介质层；可选地，采用氢氟酸溶液去除残余的所述辅助介质层；可选地，所述氢氟酸溶液的浓度小于3％。
本发明提供的一种浅沟槽形成方法，包括：
提供半导体基底；
在所述半导体基底上顺序形成钝化层、辅助介质层；
图形化所述辅助介质层及所述钝化层；
以图形化的所述辅助介质层及所述钝化层为硬掩膜，刻蚀部分所述半导体基底，以形成所述浅沟槽。
可选地，所述辅助介质层包含二氧化硅、氟硅玻璃、磷硅玻璃、硼硅玻璃或硼磷硅玻璃中的一种或其组合。
本发明提供的一种浅沟槽结构，包括半导体基底、形成于所述半导体基底上的钝化层以及贯穿所述钝化层及部分所述半导体基底的浅沟槽，特别地，所述浅沟槽结构还包括辅助介质层，所述辅助介质层形成于所述钝化层上，所述浅沟槽贯穿所述辅助介质层。
可选地，所述辅助介质层包含二氧化硅、氟硅玻璃、磷硅玻璃、硼硅玻璃或硼磷硅玻璃中的一种或其组合。
与现有技术相比，本发明具有以下优点：
本发明提供的浅沟槽形成方法中，通过在所述钝化层上形成辅助介质层，使得浅沟槽形成过程中涉及的等离子体对所述钝化层的损伤转移至所述辅助介质层上，使得在后续以所述钝化层为停止层平整化所述浅沟槽内填充物时，可减少浅沟槽表面高低起伏的产生，继而使提高器件性能的可靠性及稳定性成为可能；
本发明提供的浅沟槽形成方法的可选方案中，通过在刻蚀所述钝化层及部分所述半导体基底后，去除所述辅助介质层，利于后续填充所述浅沟槽时所述填充氧化物的沉积，可减少在所述浅沟槽内形成填充缝隙的可能性；
本发明提供的浅沟槽形成方法的可选方案中，利用湿法刻蚀去除所述辅助介质层，可将去除所述辅助介质层与所述浅沟槽形成后在其内形成垫氧化层之前进行的预清洗步骤合并，利于本发明方法与现有工艺的整合；
本发明提供的浅沟槽结构中，通过在所述钝化层上形成辅助介质层，以承载在浅沟槽形成过程中涉及的等离子体对所述钝化层的损伤，使得在后续以所述钝化层为停止层平整化所述浅沟槽内填充物时，可减少浅沟槽表面高低起伏的产生，继而使提高器件性能的可靠性及稳定性成为可能。
附图说明
图1为说明本发明实施例的形成浅沟槽的流程示意图；
图2为说明本发明实施例的半导体基底结构示意图；
图3为说明本发明实施例的形成钝化层及辅助介质层后的所述半导体基底结构示意图；
图4为说明本发明实施例的图形化所述辅助介质层后的半导体基底结构示意图；
图5为说明本发明实施例的形成浅沟槽后的半导体基底结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于具有本发明优势的本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
作为本发明的第一实施例，应用本发明提供的方法形成浅沟槽的步骤包括：提供半导体基底；在所述半导体基底上顺序形成钝化层及辅助介质层；图形化所述辅助介质层；以图形化的所述辅助介质层为硬掩膜，刻蚀所述钝化层及部分所述半导体基底，以形成所述浅沟槽。
如图1所示，应用本发明提供的方法制造浅沟槽的具体步骤包括：
步骤101：提供半导体基底。
如图2所示，所述半导体基底10为已定义器件有源区并需完成浅沟槽隔离的半导体衬底。所述半导体基底10可利用传统的双阱工艺获得，即经由氧化生长、离子注入及退火等工序形成具有对应nmos和pmos晶体管有源区的半导体基底10。显然，所述半导体基底10表面形成有氧化层(图未示)。
步骤102：在所述半导体基底上顺序形成钝化层及辅助介质层。
在传统的浅沟槽形成过程中，以所述钝化层20为硬掩膜，而形成浅沟槽的刻蚀工艺中存在等离子体，所述等离子体通常会造成所述硬掩膜表面损伤，且所述损伤将使得在后续填充所述浅沟槽，并以所述硬掩膜为停止层平整化所述浅沟槽，继而形成浅沟槽隔离区时，易在所述浅沟槽隔离区表面产生高低起伏，继而使得后续沉积的栅层在浅沟槽隔离区表面形成高低起伏。又由于用以刻蚀栅层以形成栅极时采用的抗蚀剂层通常利用旋涂方法获得，栅层表面高低起伏的存在极易造成所述抗蚀剂层涂覆不均匀，继而导致位于浅沟槽隔离区表面的抗蚀剂层曝光图形不规则，进而在经历显影过程后，产生抗蚀剂层图形偏差，与原设计相比，易造成曝光图形发生变化。所述抗蚀剂层曝光图形的变化将造成栅极图形的改变，继而导致器件性能的变化。本发明的发明人研究后认为，减少所述浅沟槽形成过程中所述钝化层20表面损伤成为改善器件性能的指导方向。
如图3所示，本发明提供的技术方案中，通过在所述钝化层20上形成辅助介质层30，使得浅沟槽形成过程中涉及的等离子体对所述钝化层20的损伤转移至所述辅助介质层30上，使得在后续以所述钝化层为停止层平整化所述浅沟槽内填充物时，可减少浅沟槽表面高低起伏的产生，继而使提高器件性能的可靠性及稳定性成为可能。
所述钝化层20可利用低压化学气相淀积(LPCVD)设备，在高温(约750摄氏度)条件下，经由氨气和二氯硅烷反应生成氮化硅(Si3N4)获得。所述钝化层20材料包括但不限于氮化硅、氮氧化硅(SiON)、碳化硅(SiC)、碳氧化硅(SiCO)或碳氮化硅(SiCN)中的一种或其组合。
所述辅助介质层30可包含二氧化硅(SiO2、USG)、氟硅玻璃(FSG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)或硼磷硅玻璃(BPSG)中的一种或其组合。所述辅助介质层30可利用低压化学气相淀积(LPCVD)、高密度等离子体化学气相淀积(HDPCVD)、等离子体增强化学气相淀积(PECVD)等设备获得。
形成所述钝化层20及辅助介质层30的过程包含沉积、研磨及检测等步骤，具体可应用任何传统的工艺，在此不再赘述。
所述辅助介质层30的厚度根据工艺条件及产品要求确定。
未沉积所述辅助介质层30时，在形成所述浅沟槽的过程中，存在的等离子体会对所述钝化层20表面造成损伤，于是，沉积所述钝化层20时需预留出所述钝化层被损伤的厚度，作为示例，若实际产品所需的所述钝化层20的厚度为75纳米，则通常在沉积所述钝化层20的厚度为115纳米时，方可在刻蚀所述浅沟槽后获得所需的厚度为75纳米的所述钝化层20。但是，在预留出足够厚度的所述钝化层以承载其将在后续浅沟槽刻蚀过程中遭受的表面损伤后，仍不足以消除所述等离子体对所述钝化层20表面造成的损伤，即在经历所述浅沟槽的刻蚀过程后，所述等离子体对所述钝化层20表面造成的损伤还表现在所述钝化层20的厚度不均匀。作为示例，若实际产品所需的所述钝化层20的厚度为75纳米，考虑刻蚀所述浅沟槽的过程中所述等离子体会损伤所述钝化层20表面，沉积的所述钝化层20的厚度为115纳米，但在经历所述浅沟槽的刻蚀过程后，获得的所述钝化层20的厚度通常只是平均为75纳米，即所述钝化层20的厚度是不均匀的，在部分区域内可能为65纳米，在另一部分区域内可能为85纳米。
而在沉积所述辅助介质层30后，浅沟槽形成过程中涉及的等离子体对所述钝化层20造成的损伤转由所述辅助介质层30承载，即通过调整所述辅助介质层30厚度总是可以保证所述钝化层20表面不受损伤，由此，所述钝化层20厚度可直接根据实际产品所需的所述钝化层20的厚度确定，作为示例，若实际产品所需的所述钝化层20的厚度为75纳米，则沉积的所述钝化层20厚度为75纳米即可。此时，为承载所述等离子体对钝化层20造成的损伤，所述辅助介质层30的厚度可选为60纳米。
步骤103：如图4所示，图形化所述辅助介质层30，以形成所述浅沟槽刻蚀图形。
所述图形化所述辅助介质层30的步骤包括：在所述辅助介质层30形成图形化的抗蚀剂层，所述图形化的抗蚀剂层具有浅沟槽图形；以所述图形化的抗蚀剂层为掩膜，刻蚀所述辅助介质层30。
所述形成图形化的抗蚀剂层包含所述抗蚀剂层的涂覆、烘干、光刻、曝光及检测等步骤，相关工艺可应用各种传统的方法，应用的所述抗蚀剂层可选用任何可应用于半导体制程中的抗蚀剂材料，在此均不再赘述。
步骤104：如图5所示，以图形化的所述辅助介质层30为硬掩膜，刻蚀所述钝化层20及部分所述半导体基底10，形成浅沟槽40。
形成所述浅沟槽40后，可去除残余的所述辅助介质层30。去除残余的所述辅助介质层30利于后续填充所述浅沟槽40时所述填充氧化物的沉积，可减少在所述浅沟槽40内形成填充缝隙的可能性。去除残余的所述辅助介质层30的步骤可在形成所述浅沟槽40内垫氧化层以前。
所述垫氧化层用以改善所述浅沟槽40填充氧化物与半导体基底间的界面特性。所述垫氧化层通过对形成浅沟槽40后的半导体基底进行高温氧化后获得，所述高温氧化过程可修复浅沟槽40刻蚀过程完成后所述半导体基底内浅沟槽40边界的刻蚀界面损伤。
可采用传统的湿法刻蚀工艺去除残余的所述辅助介质层30。刻蚀溶液可选用稀释的氢氟酸(HF)溶液，如浓度小于3％的HF溶液。此外，还可利用化学机械研磨等传统的平坦化工艺去除残余的所述辅助介质层30。具体可应用任何传统的工艺，在此不再赘述。
考虑到，实际生产中，在浅沟槽40刻蚀完成后，形成浅沟槽40垫氧化层之前，需对所述浅沟槽40进行预清洗。所述浅沟槽40预清洗过程中应用的清洗溶液通常选用稀释的氢氟酸(HF)溶液，如浓度小于3％的HF溶液。由此，在浅沟槽40刻蚀完成后去除残余的所述辅助介质层30的过程，可与所述浅沟槽40刻蚀后形成浅沟槽垫氧化层之前的预清洗步骤合并，利于本发明方法与现有工艺的整合。
由前所述，本发明第一实施例提供的技术方案中，所述浅沟槽形成过程中涉及的等离子体对所述钝化层20造成的损伤全部转由所述辅助介质层30承载。但是，需强调的是，所述浅沟槽形成过程中涉及的等离子体对所述钝化层20造成的损伤还可以部分地转由所述辅助介质层30承载，即所述辅助介质层30在所述浅沟槽刻蚀过程中被去除，换言之，所述等离子体仍会对所述钝化层20造成损伤，只是损伤程度较未在所述钝化层20上沉积所述辅助介质层30时有所减轻。所述浅沟槽形成过程中涉及的等离子体对所述钝化层20造成的损伤部分地转由所述辅助介质层30承载时，沉积所述钝化层20时仍需预留出所述钝化层被损伤的厚度，只是此时预留的所述钝化层被损伤的厚度小于未沉积所述辅助介质层30时预留的厚度。
作为本发明的第二实施例，应用本发明提供的方法刻蚀浅沟槽的步骤包括：提供半导体基底；在所述半导体基底上顺序形成钝化层、辅助介质层；图形化所述辅助介质层及所述钝化层；以图形化的所述辅助介质层及所述钝化层为硬掩膜，刻蚀部分所述半导体基底，以形成所述浅沟槽。
本发明第二实施例提供的技术方案与第一实施例提供的技术方案的区别在于：所述浅沟槽40刻蚀过程中涉及的等离子体对钝化层20造成的损伤全部地转由所述辅助介质层30承载变为部分地转由所述辅助介质层30承载。
当所述浅沟槽40刻蚀过程中涉及的等离子体对钝化层20造成的损伤部分地转由所述辅助介质层30承载时，所述辅助介质层30将在所述浅沟槽40刻蚀过程中被刻蚀掉，之后，所述浅沟槽40刻蚀过程将以图形化的所述钝化层20为硬掩膜。换言之，等离子体对钝化层20造成的损伤部分地转由所述辅助介质层30承载时，所述浅沟槽40刻蚀过程中将以图形化的所述辅助介质层30及所述钝化层20为硬掩膜。
如图5所示，本发明还提供了一种浅沟槽结构，包括半导体基底10、形成于所述半导体基底10上的钝化层20以及贯穿所述钝化层20及部分所述半导体基底10的浅沟槽，特别地，所述浅沟槽结构还包括辅助介质层30，所述辅助介质层30形成于所述钝化层20上，所述浅沟槽40贯穿所述辅助介质层30。
所述辅助介质层30可包含二氧化硅(SiO2、USG)、氟硅玻璃(FSG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)或硼磷硅玻璃(BPSG)中的一种或其组合。所述辅助介质层30可利用低压化学气相淀积(LPCVD)、高密度等离子体化学气相淀积(HDPCVD)、等离子体增强化学气相淀积(PECVD)等设备获得。
所述辅助介质层30的厚度根据工艺条件及产品要求确定。
所述钝化层20可利用低压化学气相淀积(LPCVD)设备，在高温(约750摄氏度)条件下，经由氨气和二氯硅烷反应生成氮化硅(Si3N4)获得。所述钝化层20材料包括但不限于氮化硅、氮氧化硅(SiON)、碳化硅(SiC)、碳氧化硅(SiCO)或碳氮化硅(SiCN)中的一种或其组合。
形成所述钝化层20及辅助介质层30的过程包含沉积、研磨及检测等步骤，具体可应用任何传统的工艺，在此不再赘述。
仅以所述钝化层20为硬掩膜时，在刻蚀所述浅沟槽40的过程中，存在的等离子体会对所述钝化层20表面造成损伤，于是，沉积所述钝化层20时需预留出所述钝化层20被损伤的厚度，作为示例，若实际产品所需的所述钝化层20的厚度为75纳米，则通常需沉积厚度为115纳米的所述钝化层20，方可在刻蚀所述浅沟槽后获得平均厚度为75纳米的所述钝化层20。
而以所述辅助介质层30和所述钝化层20为硬掩膜时，浅沟槽40刻蚀过程中涉及的等离子体对钝化层20造成的损伤可全部转由所述辅助介质层30承载，即通过调整所述辅助介质层30厚度总是可以保证所述钝化层20表面不受损伤，由此，所述钝化层20厚度可直接根据实际产品所需的所述钝化层20的厚度确定，作为示例，若实际产品所需的所述钝化层20的厚度为75纳米，则沉积的所述钝化层20厚度为75纳米，且所述钝化层20表面不受损伤。此时，为承载所述等离子体对钝化层20造成的损伤，所述辅助介质层30的厚度可选为60纳米。
此外，形成所述浅沟槽40后，残余的所述辅助介质层30可被去除。
通过在所述钝化层20上形成辅助介质层30，以承载在浅沟槽40形成过程中涉及的等离子体对所述钝化层20的损伤，使得在后续以所述钝化层20为停止层平整化所述浅沟槽40内填充物时，可减少浅沟槽40表面高低起伏的产生，继而使提高器件性能的可靠性及稳定性成为可能。
需强调的是，未加说明的步骤均可采用传统的方法获得，且具体的工艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (9)
1. 一种浅沟槽形成方法，包括：
提供半导体基底；
在所述半导体基底上顺序形成钝化层及辅助介质层；
图形化所述辅助介质层；
以图形化的所述辅助介质层为硬掩膜，刻蚀所述钝化层及部分所述半导体基底，以形成所述浅沟槽。
2. 根据权利要求1所述的浅沟槽形成方法，其特征在于：所述辅助介质层包含二氧化硅、氟硅玻璃、磷硅玻璃、硼硅玻璃或硼磷硅玻璃中的一种或其组合。
3. 根据权利要求1或2所述的浅沟槽形成方法，其特征在于：所述浅沟槽形成方法还包括：在刻蚀所述钝化层及部分所述半导体基底后，去除残余的所述辅助介质层。
4. 根据权利要求3所述的浅沟槽形成方法，其特征在于：采用氢氟酸溶液去除残余的所述辅助介质层。
5. 根据权利要求4所述的浅沟槽形成方法，其特征在于：所述氢氟酸溶液的浓度小于3％。
6. 一种浅沟槽形成方法，包括：
提供半导体基底；
在所述半导体基底上顺序形成钝化层、辅助介质层；
图形化所述辅助介质层及所述钝化层；
以图形化的所述辅助介质层及所述钝化层为硬掩膜，刻蚀部分所述半导体基底，以形成所述浅沟槽。
7. 根据权利要求6所述的浅沟槽形成方法，其特征在于：所述辅助介质层包含二氧化硅、氟硅玻璃、磷硅玻璃、硼硅玻璃或硼磷硅玻璃中的一种或其组合。
8. 一种浅沟槽结构，包括半导体基底、形成于所述半导体基底上的钝化层以及贯穿所述钝化层及部分所述半导体基底的浅沟槽，其特征在于：所述浅沟槽结构还包括辅助介质层，所述辅助介质层形成于所述钝化层上，所述浅沟槽贯穿所述辅助介质层。
9. 根据权利要求8所述的浅沟槽结构，其特征在于：所述辅助介质层包含二氧化硅、氟硅玻璃、磷硅玻璃、硼硅玻璃或硼磷硅玻璃中的一种或其组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710039251A CN100576458C (zh) | 2007-04-03 | 2007-04-03 | 浅沟槽形成方法及浅沟槽结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710039251A CN100576458C (zh) | 2007-04-03 | 2007-04-03 | 浅沟槽形成方法及浅沟槽结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101281866A true CN101281866A (zh) | 2008-10-08 |
| CN100576458C CN100576458C (zh) | 2009-12-30 |
Family
ID=40014256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710039251A Active CN100576458C (zh) | 2007-04-03 | 2007-04-03 | 浅沟槽形成方法及浅沟槽结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100576458C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569180A (zh) * | 2012-02-10 | 2012-07-11 | 上海宏力半导体制造有限公司 | 功率mos接触孔的制造方法 |
| CN105097491A (zh) * | 2014-04-30 | 2015-11-25 | 无锡华润上华科技有限公司 | 一种基于氮氧化硅抗反射层的化学机械平坦化工艺 |
| CN105960375A (zh) * | 2014-02-25 | 2016-09-21 | 诺思罗普·格鲁曼·利特夫有限责任公司 | 用于制造构件的方法 |
-
2007
- 2007-04-03 CN CN200710039251A patent/CN100576458C/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569180A (zh) * | 2012-02-10 | 2012-07-11 | 上海宏力半导体制造有限公司 | 功率mos接触孔的制造方法 |
| CN105960375A (zh) * | 2014-02-25 | 2016-09-21 | 诺思罗普·格鲁曼·利特夫有限责任公司 | 用于制造构件的方法 |
| US9783410B2 (en) | 2014-02-25 | 2017-10-10 | Northrop Grumman Litef Gmbh | Method for producing a component |
| CN105960375B (zh) * | 2014-02-25 | 2018-12-25 | 诺思罗普·格鲁曼·利特夫有限责任公司 | 用于制造构件的方法 |
| CN105097491A (zh) * | 2014-04-30 | 2015-11-25 | 无锡华润上华科技有限公司 | 一种基于氮氧化硅抗反射层的化学机械平坦化工艺 |
| CN105097491B (zh) * | 2014-04-30 | 2018-09-21 | 无锡华润上华科技有限公司 | 一种基于氮氧化硅抗反射层的化学机械平坦化工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100576458C (zh) | 2009-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8580649B2 (en) | Method for manufacturing semiconductor device | |
| CN103295950B (zh) | 浅沟槽隔离结构的制作方法 | |
| JP2004363595A (ja) | ポリシラザンをベースとする材料による高アスペクト比の分離構造体の充填 | |
| JP2007173383A (ja) | トレンチ素子分離領域の形成方法、窒化シリコン膜ライナーの形成方法、半導体装置の製造方法 | |
| US9589798B2 (en) | Method of making a semiconductor device using a barrier and antireflective coating (BARC) layer | |
| US9368387B2 (en) | Method of forming shallow trench isolation structure | |
| CN102693931A (zh) | 一种薄膜填充方法 | |
| CN100576458C (zh) | 浅沟槽形成方法及浅沟槽结构 | |
| CA2502286A1 (en) | A method of forming shallow trench isolation structure in a semiconductor device | |
| CN103177968B (zh) | 半导体器件制造方法 | |
| JP4628743B2 (ja) | スピンオンガラス組成物及びこれを用いたシリコン酸化膜形成方法 | |
| CN101577245B (zh) | 层间介质层化学机械研磨方法 | |
| CN102956535A (zh) | 半导体器件及其制造方法 | |
| KR20060109055A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| TWI508223B (zh) | 用於製造具有均勻梯狀高度之隔離區的半導體裝置的方法 | |
| US8524093B2 (en) | Method for forming a deep trench | |
| JP5116229B2 (ja) | 半導体装置の製造方法 | |
| JP2010050145A (ja) | 素子分離構造の製造方法および素子分離構造 | |
| CN100359643C (zh) | 制造半导体器件的方法 | |
| CN101246884A (zh) | 浅沟槽隔离区、浅沟槽隔离区掩膜版及浅沟槽隔离区制造方法 | |
| CN101645414B (zh) | 双镶嵌结构形成方法 | |
| CN101752286B (zh) | 浅沟槽形成方法 | |
| US8030172B1 (en) | Isolation technology for submicron semiconductor devices | |
| US6593208B1 (en) | Method of uniform polish in shallow trench isolation process | |
| CN101593684B (zh) | 多晶硅栅极、半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111121 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |