CN105960375A - 用于制造构件的方法 - Google Patents
用于制造构件的方法 Download PDFInfo
- Publication number
- CN105960375A CN105960375A CN201580006667.5A CN201580006667A CN105960375A CN 105960375 A CN105960375 A CN 105960375A CN 201580006667 A CN201580006667 A CN 201580006667A CN 105960375 A CN105960375 A CN 105960375A
- Authority
- CN
- China
- Prior art keywords
- complex
- layer
- ground floor
- groove
- structure sheaf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 78
- 239000000463 material Substances 0.000 claims description 20
- 239000002131 composite material Substances 0.000 abstract description 16
- 239000011810 insulating material Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 130
- 239000000758 substrate Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000005357 flat glass Substances 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
- B81B3/0086—Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0006—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Battery Electrode And Active Subsutance (AREA)
- Floor Finish (AREA)
- Catalysts (AREA)
- Element Separation (AREA)
- Pressure Sensors (AREA)
Abstract
本发明涉及一种用于制造构件的方法，首先制造第一层复合体，其包括结构层和填充有绝缘材料的沟槽，结构层至少在第一区域中是导电的。所述填充有绝缘材料的沟槽从结构层的第一表面起延伸并且设置在结构层的第一区域中。结构层的第一表面朝向第一层复合体的第一表面。此外该方法包括制造第二层复合体，其在第二层复合体的第一表面中包括第一凹部，以及连接第一层复合体与第二层复合体。第一层复合体的第一表面至少在区域中邻接第二层复合体的第一表面，并且填充沟槽设置在第一凹部的侧向位置中。在连接第一层复合体与第二层复合体后将第一层复合体的厚度从第一层复合体的第二表面起减少至填充沟槽的深度。第一层复合体的第二表面与第一层复合体的第一表面相对置。此外该方法还包括在结构层中制造构件的一个活动结构，所述活动结构具有两个第二区域，所述第二区域设置在结构层的第一区域中并且虽然彼此物理刚性连接，但却通过填充沟槽相互电绝缘。
Description
技术领域
本发明涉及一种用于制造构件、尤其是微机械、微机电(MEMS)或微光机电(MOEMS)构件的方法。
背景技术
微机电构件(MEMS)和微光机电构件(MOEMS)通常包括活动结构。“活动结构”在此尤其是可理解为可动结构或同时具有可动元件和光学元件的结构(如可移动镜)。术语“活动区”表示活动结构所在或移动的构件区域或体积。在此有必要或有利的是，活动结构不由单一的复合体制成，而是包括至少两个分开的部分或区域，它们虽然彼此刚性连接、但却完全相互电绝缘。
在此活动结构相互电绝缘部分之间的电绝缘设计构成这种构件生产中的特别挑战，因为活动结构仅在很小的程度上与构件的其它元件物理连接，以确保其可动性。
发明内容
因此，本发明的任务在于提供一种用于制造构件、尤其是微机械、微机电或微光机电构件的方法，借助该方法可实现具有两个分开的部分或区域的构件活动结构，所述部分或区域虽然彼此刚性机械连接、但却完全相互电绝缘。
该任务通过独立权利要求的技术方案得以解决。优选实施方式在从属权利要求中给出。
根据本发明的用于制造构件的方法包括制造第一层复合体，其包括结构层和填充有绝缘材料的沟槽，结构层至少在第一区域中是导电的，所述填充有绝缘材料的沟槽从结构层的第一表面起延伸并且设置在结构层的第一区域中。在此所述结构层的第一表面朝向第一层复合体的第一表面。此外，用于制造构件的方法包括制造第二层复合体，其在第二层复合体的第一表面中包括第一凹部，并且连接第一层复合体与第二层复合体，第一层复合体的第一表面至少在区域中邻接第二层复合体的第一表面并且填充沟槽设置在第一凹部的侧向位置中。在连接第一层复合体与第二层复合体后将第一层复合体的厚度从第一层复合体的第二表面起减少至填充沟槽的深度，第一层复合体的第二表面与第一层复合体的第一表面相对置。本发明还包括在结构层中制造构件的一个活动结构，所述活动结构设置在第一凹部的侧向位置中并且具有结构层的两个第二区域。结构层的所述第二区域设置在结构层的第一区域中、彼此物理刚性连接并且通过填充沟槽相互电绝缘。
根据用于制造构件的方法的一种实施方式，在连接第一层复合体与第二层复合体之前填充沟槽可在第一层复合体中延伸至小于第一层复合体厚度的深度。也就是说，填充沟槽不到达至第一层复合体的与第一层复合体的第一表面相对置的第二表面。
根据一种特定实施方式，第一层复合体还包括辅助层，该辅助层邻接结构层的第二表面，结构层的第二表面与结构层的第一表面相对置。填充沟槽在此延伸至结构层的第二表面。
根据本方法的一种实施方式，在第一层复合体中在连接第一层复合体与第二层复合体之前除了填充沟槽外未构造其它结构。尤其是未构造隔离沟槽，即未填充材料的沟槽。
在此情况下，在将第一层复合体的厚度减少至填充沟槽的深度后结构化结构层，以便制出构件的活动结构。
根据本方法的另一种实施方式，在第一层复合体中在连接第一层复合体与第二层复合体之前除了填充沟槽外构造隔离沟槽，所述隔离沟槽未填充材料并且从第一层复合体的第一表面延伸至等于或大于填充沟槽深度的深度。隔离沟槽在此定义在后期过程步骤中制出的活动结构的侧向边界。
在此情况下，可通过将第一层复合体的厚度减少至填充沟槽的深度制出构件的活动结构。
根据一种实施方式，用于制造构件的方法还包括制造包括第一表面的第三层复合体，并且在制出活动结构后连接第一层复合体与第三层复合体，第三层复合体的第一表面至少在区域中邻接第一层复合体的第二表面。由此结构层可密封地封装。
在连接第一层复合体与第三层复合体之前可在第三层复合体的第一表面中制出第二凹部。在连接第一层复合体与第三层复合体时活动结构设置在第二凹部的侧向位置中。
根据一种实施方式，第一层复合体朝向第三层复合体的层和第三层复合体朝向第一层复合体的层由同一种材料制成。
根据另一种实施方式，第一层复合体朝向第二层复合体的层和第二层复合体朝向第一层复合体的层由同一种材料制成。
当待彼此连接的层、即第一层复合体朝向第二层复合体的层和第二层复合体朝向第一层复合体的层和必要时第一层复合体朝向第三层复合体的层和第三层复合体朝向第一层复合体的层由同一种材料制成时，可使用特别适合的方法来连接这些层、如接合方法。例如相应层可由半导体材料、尤其是硅制成。
附图说明
下面参考附图详细说明本发明方法的实施方式，在此相同元件设有同一附图标记。
图1以横截面图示出根据本方法一种实施方式的第一层复合体；
图2以横截面图示出根据本方法另一种实施方式的第一层复合体；
图3以横截面图示出根据本方法一种实施方式的第二层复合体；
图4以横截面图示出在连接第一和第二层复合体后根据本方法一种实施方式的构件；
图5以横截面图示出在减少第一层复合体的厚度后图4的构件；
图6以横截面图示出根据本方法一种实施方式在结构化结构层后图5的构件；
图7以横截面图示出根据本方法一种实施方式的第三层复合体；
图8以横截面图示出在连接构件与图7的第三层复合体后图6的构件；
图9以横截面图示出根据本方法一种实施方式在其它过程步骤后图8的构件；
图10以横截面图示出根据本方法另一种实施方式的第一层复合体；
图11以横截面图示出在连接图10的第一层复合体和第二层复合体后根据本发明一种实施方式的构件；
图12以横截面图示出在减少第一层复合体的厚度后图11的构件。
具体实施方式
图1示出所制出的根据第一实施方式的第一层复合体10的横截面。图1所示的第一层复合体10包括结构层11和填充有绝缘材料的沟槽15。在图1中示出两个填充沟槽15，但对于本发明方法而言一个填充沟槽就足以。第一层复合体10包括第一表面110和第二表面112，第二表面112与第一层复合体10的第一表面110相对置。层结构11具有第一表面111和第二表面113，第二表面113与第一表面111相对置。在图1所示的实施方式中，第一层复合体10仅包括结构层11，因而结构层11的第一表面111相应于第一层复合体10的第一表面110并且结构层11的第二表面113相应于第一层复合体10的第二表面112。
第一结构层11包括至少一个第一区域114，该区域是导电的并且在其中构造有填充沟槽15。在此如图1所示，多个填充沟槽15可构造在一个且同一第一区域114中。但不同的填充沟槽15也可设置在不同的彼此电绝缘的第一区域114中。第一区域114可从结构层11的第一表面111起延伸并且可延伸至填充沟槽15的深度d15，如图1所示。但第一区域114也可延伸至另一不同于填充沟槽15深度d15的深度或可构造成掩埋区域，其不邻接结构层11的第一表面111或第二表面113。第一区域114例如可以是例如由硅制成的半导体层或半导体基底的掺杂区。整个结构层11也可以是导电的并且第一区域114因此在整个结构层11上延伸。
术语“结构层”在此描述这样的构成物，其仅由一种材料、如硅晶片制成，但其也可以是包括多个层和材料的复合体，只要结构层11的第一区域114是导电的。
在一个后期过程步骤中，在第一区域114中制造构件的一个活动结构，在此填充沟槽将活动结构的各个区域彼此电绝缘。也可制造多个活动结构，由此填充沟槽的数量取决于后期待在结构层中制造的一个或多个活动结构的区域的数量，这些区域彼此物理刚性连接，但应相互电绝缘。也就是说，填充沟槽15、第一区域114、一个或多个活动结构的相互绝缘区域的数量不受限制。
所述填充沟槽15填充有绝缘材料并且从基底11的第一表面111延伸至深度d15。根据一种实施方式，填充沟槽15的深度d15小于第一层复合体10的厚度d10。由此填充沟槽15不到达第一层复合体10的第二表面112。在俯视图中，填充沟槽15可任意设置并且具有任意形状。在俯视图中填充沟槽例如可直线或弯曲地延伸，当构造多个填充沟槽15时，它们可平行或相互成角度地构造。填充沟槽15在横截面中可任意从第一表面111起延伸，即填充沟槽15可垂直于第一表面111或以定义角度相对于该表面直线或弯曲地延伸。填充沟槽15的宽度可在其深度上变化。此外，不同的填充沟槽15可不同地构造，在此所有填充沟槽15的深度优选相同。
填充沟槽15可借助蚀刻法、如干式蚀刻法(DRIE)或高度各向异性的湿式蚀刻法在掩模的辅助下或借助其它方法以及接下来的以绝缘材料填充所产生的沟槽的填充过程来制造。从结构层11的第一表面111起制造沟槽。填充沟槽的绝缘材料例如可借助化学或物理沉积法(CVD或PVD)被填充到沟槽中。在以绝缘材料充满沟槽后，再次去除位于第一表面111上的多余绝缘材料。这可借助化学机械研磨法(CMP)或借助蚀刻过程来进行。
在图1中示出该过程步骤的结果。
可选地，可在第一层复合体10中制造其它结构。例如可构造其它从第一层复合体10的第一表面110或结构层11的第一表面111起延伸、但未被填充材料的沟槽或结构层11中的其它导电区域，但其中未设置填充有绝缘材料的沟槽15。这在下面将参考附图10至12详细说明。
图2示出作为本发明方法第一过程步骤结果的第一层复合体10的另一种实施方式。在此层复合体10除了结构层11和填充沟槽15外还包括辅助层13，该辅助层13邻接结构层11的第二表面113。根据图2所示的实施方式，结构层11的第一表面111相应于第一层复合体10的第一表面110，而结构层11的第二表面113朝向第一层复合体10的第二表面112，但不相应于之。
辅助层13可由绝缘材料、如氧化硅或任何其它材料制成，只要其良好地黏附于结构层11上并且在一个后期过程步骤中可再次被去除。此外，辅助层13也可包括多个层。填充沟槽15可延伸之第一层复合体10的任意深度。优选如图2所示填充沟槽延伸至结构层11的第二表面113。但填充沟槽也可延伸至小于或大于结构层11厚度的深度。
关于结构层11的第一区域114以及填充沟槽15的位置和形状及其制造适用上述说明。
可选地，图1或2所示的第一层复合体10也可包括一个或多个另外的层，它们可任意设置。例如一个附加层可设置在结构层11的第一表面111上并且邻接第一层复合体10的第一表面110。由此，结构层11的第一表面111不相应于第一层复合体10的第一表面110，而是朝向之，但与之通过所述附加层间隔开。该附加层可由绝缘材料制成并且在制造填充沟槽15后被施加，从而填充沟槽15从结构层11的第一表面111起延伸。但该附加层也可在制造填充沟槽15之前被施加，从而填充沟槽15从第一层复合体10的第一表面110起延伸。
在第二过程步骤中——其结果在图3中示出，制造第二层复合体20。如图3所示，第二层复合体20可包括例如由导电材料制成的第一基底21和例如由绝缘材料制成的第一层22。其它材料组合也是可能的，例如第一基底21可由绝缘材料制成并且第一层22可由导电材料制成。在此术语“基底”描述这样的构成物，其仅由一种材料、如硅晶片或玻璃片制成，但其也可以是包括多个层和材料的复合体。但第二层复合体20也可仅包括第一基底21。
第二层复合体20具有一个第一凹部210，该第一凹部210构造在第二层复合体20的第一表面211中。第一凹部210的深度小于第二层复合体20的厚度。第二层复合体20也可包括多个第一凹部210以及其它凹部，所述其它凹部可具有与第一凹部210相同的深度或与之不同的深度。
用于制造第二层复合体20的步骤在时间上独立于用于制造第一层复合体10的步骤并且可在其之前或之后进行。
在下一过程步骤中——其结果在图4中示出，第一层复合体10与第二层复合体20连接并且形成构件1。在图4的显示中选择了图1所示的第一层复合体10和图3所示的第二层复合体20。但第一层复合体10和第二层复合体20可如上所述任意构造。作为结果，第一层复合体10的第一表面110至少在区域中邻接第二层复合体20的第一表面211，填充沟槽15设置在第二层复合体20第一凹部210的侧向位置中。由此确保活动结构——其在一个后期过程步骤中在结构层11中被制出并且包括至少一个填充沟槽15——可关于第二层复合体20自由运动并且不碰撞到第二层复合体20的第一表面211上。
为了连接第一和第二层复合体10和20，例如可使用基于直接接合过程以及阳极接合过程的接合方法。由此尤其是可低成本地生产MEMS构件或MOEMS构件。此外，这种接合方法能实现第一层复合体10与第二层复合体20稳定且密封的连接。
由于填充沟槽15优选不延伸至第一层复合体10的第二表面112，可在用于连接第一和第二层复合体10和20的过程中使用特别适合的参数、如接合过程中的高压紧力和/或空气负压。
由于在目前所描述的本方法实施方式中直至该过程步骤在第一层复合体10中除了填充有绝缘材料的沟槽15外未构造其它结构、尤其是没有未填充材料的沟槽，因而第一层复合体10在连接过程中具有提高的稳定性，这允许使用特别适合的过程参数。
对于接合过程特别有利的是，第一层复合体10和第二层复合体20的待彼此连接的层由同一种材料制成。也就是说，第一层复合体10朝向第二层复合体20的层和第二层复合体20朝向第一层复合体10的层可由同一种材料、如硅制成。
在下一过程步骤中——其结果在图5中示出，第一层复合体10从第二表面112起被削薄至填充沟槽15的深度d15，即第一层复合体10的厚度被减少至相应于填充沟槽15深度d15的厚度上。这例如可借助CMP过程或蚀刻过程来实施。在此这样去除第一层复合体10的材料，直至达到填充沟槽15。作为结果，填充沟槽15邻接第一层复合体10的第二表面112并且因此在结构层11的第一区域114内使结构层11特定的第二区域115至少区域地与结构层11的其它区域电绝缘。“至少区域地”在此表示，第二区域115有可能在未构造填充沟槽15的其它横截面中仍彼此导电连接。尤其是当在第一层复合体10中除了填充沟槽15外尚未制造其它结构时是这种情况。
在图6中示出用于在第一层复合体10中制造其它结构的过程步骤的结果。尤其是通过蚀刻过程在例如可仅包括结构层11的第一层复合体10中构造隔离沟槽16，隔离沟槽未填充材料并且因此使第一层复合体10中的各个区域和结构彼此物理分离。由此例如可制出一个或多个活动结构17和其它也可运动的结构18。在图6中示出两个活动结构17和六个其它结构18，但活动结构17和其它结构18的数量不受限制并且例如甚至也可不构造所述其它结构18。
两个所显示的活动结构17分别包括结构层11的两个第二区域115，所述第二区域115至少部分设置在结构层11的第一区域114中。优选第二区域115完全导电，即第二区域完全设置在结构层11的第一区域114中。这样设置隔离沟槽16，使得其侧向限定活动结构17并且结合填充沟槽15使活动结构17之一的第二区域115彼此电绝缘，但该特定活动结构17的第二区域115彼此物理刚性连接。由此可在该活动结构17的不同第二区域115上例如通过导电弹簧施加不同的电位，所述导电弹簧连接活动结构17的第二区域115与相应电极并且允许活动结构17运动。为了允许活动结构也朝向垂直于第一层复合体10第一表面110的方向运动，活动结构17设置在第二层复合体20第一凹部210的侧向位置中。
在用于制造构件的方法的下一过程步骤中，根据一种实施方式可制造第三层复合体30。该步骤的结果在图7中示出。第三层复合体30如图7所示可包括例如由导电材料制成的第二基底31和例如由绝缘材料制成的第二层32。其它材料组合也是可能的，例如第二基底31可由电绝缘材料并且第二层32可由导电材料制成。在此术语“基底”描述这样的构成物，其仅由一种材料、如硅晶片或玻璃片制成，但其也可以是包括多个层和材料的复合体。但第三层复合体30也可仅包括第二基底31。
第三层复合体30优选包括至少一个第二凹部310，该第二凹部310构造在第三层复合体30的第一表面311中。第二凹部310的深度小于第三层复合体30的厚度。第三层复合体30也可包括多个第二凹部310以及其它凹部，所述其它凹部可具有与第二凹部310相同的深度或与之不同的深度。
用于制造第三层复合体30的步骤在时间上独立于上述过程步骤并且可在单个或所有上述过程步骤之前或之后进行。
在下一过程步骤中——其结果在图8中示出，现有的、包括第一层复合体10和第二层复合体20并且在其中构造有活动结构17的构件1与第三层复合体30连接。在图8的显示中选择了图6所示的构件1的实施方式。但第一层复合体10和第二层复合体20可如上所述任意构造。作为结果，第一层复合体10的第二表面112至少在区域中邻接第三层复合体30的第一表面311，活动结构17设置在第三层复合体30第二凹部310的侧向位置中。由此确保活动结构可关于第三层复合体30自由运动并且不碰撞到第三层复合体30的第一表面311上。
为了连接第一和第三层复合体10和30，例如可使用基于直接接合过程以及阳极接合过程的接合方法。这能实现第一和第三层复合体10和30之间的密封连接。作为结果，活动结构17被密封地封装。
对于接合过程特别有利的是，第一层复合体10和第三层复合体30的待彼此连接的层由同一种材料制成。也就是说，第一层复合体10朝向第三层复合体30的层和第三层复合体30朝向第一层复合体10的层可由同一种材料、如硅制成。
下面说明用于制成构件1的其它过程步骤，其结果在图9中以一种实施方式示出。例如第一覆盖层40可被施加到第二层复合体20上并且第二覆盖层41可被施加到第三层复合体30上。第一和第二覆盖层40和41可由同一种材料、如金属、或由不同材料制成。所述覆盖层可用于屏蔽构件1的活动区免受外部电场或其它环境因素、如湿气的影响。此外，可制造用于电连接第一层复合体10、尤其是结构层11的接触面42及电触点43。例如可在第二层复合体20的第三凹部220中在第一层复合体10第一表面110上制造金属层作为接触面42并且借助电线43电连接。但也可使用其它方法来制造用于第一层复合体10的电触点。
如上所述，在第一层复合体10中在与第二层复合体20连接之前除了填充沟槽15外也可制造其它结构。一种示例性实施方式在图10中示出。在此第一层复合体10具有多个未填充材料的隔离沟槽16。隔离沟槽16从第一层复合体10的第一表面110起延伸至优选等于或大于填充沟槽15深度d15、但小于第一层复合体厚度d10的深度。在此这样设置隔离沟槽16，使得其限定结构层11的一个或多个区域，每个区域相应于构件的一个活动结构。
与图2类似，第一层复合体10也可具有辅助层13，在此隔离沟槽16优选延伸至结构层11的第二表面113。
此外，隔离沟槽16也可从结构层11的第一表面111起延伸。也就是说，当在结构层11的第一表面111上还设有附加层时，则隔离沟槽16并非必须从第一层复合体10的第一表面110起延伸。
图11示出在连接图10所示的第一层复合体10与图3所示的第二层复合体20之后的构件1。由于隔离沟槽16优选不延伸至第一层复合体10的第二表面112并且因此不显著影响第一层复合体10的稳定性，因而为了连接第一层复合体10与第二层复合体20也可使用特别适合的方法和过程参数，如参考图4所描述的。
在连接第一层复合体10与第二层复合体20之后，第一层复合体10从第一层复合体10的第二表面112起被削薄。为此优选采用化学机械研磨法(CMP)和蚀刻法。在此第一层复合体10的厚度被减少到填充沟槽15的深度d15，由此填充沟槽15邻接第一层复合体10的第二表面112。在削薄第一层复合体10时隔离沟槽16同时在第一层复合体10的第二表面112上敞开，由此可制造活动结构17和所述其它结构18。该过程步骤的结果在图12中示出。
如上所述，如隔离沟槽16不从第一层复合体10的第一表面110起延伸，则随后还须使隔离沟槽16在第一层复合体10的第一表面110上敞开，以便形成可动的活动结构17。这可通过蚀刻过程进行，在其中上述在第一层复合体10的第一表面110上覆盖隔离沟槽16的附加层至少在隔离沟槽16的区域中被去除。
图12所示构件1的接下来的过程类似于参考图8和9所描述的进行，在此使用图7中所示的第三层复合体30。
除了图1至3以及7和10所示的实施方式外，第一层复合体10、第二层复合体20和第三层复合体30的其它实施方式以及这些实施方式各种组合也是可能的。例如可在第二层复合体20或第三层复合体30内构造印制导线桥或电极，印制导线桥将第一层复合体10的各个导电、但彼此物理分开的区域相互导电连接，并且电极可具有特定电位并且例如用作检测器或限动器。
根据本发明的用于制造构件1的方法能够制造这样的构件活动结构，其具有两个分开部分或区域，它们虽然彼此机械刚性连接、但却完全相互电绝缘。
此外，可确保构件1的活动区密封封装的密封性。尤其是可在用于连接第一层复合体10与第二层复合体20的接合过程中选择适合的接合参数，因为第一层复合体10在与第二层复合体20连接期间具有大于填充沟槽15深度的厚度并且因此具有高稳定性。
Claims (11)
1.用于制造构件(1)的方法，包括：
制造第一层复合体(10)，其包括结构层(11)和填充有绝缘材料的沟槽(15)，结构层至少在第一区域(114)中是导电的，所述填充有绝缘材料的沟槽从结构层(11)的第一表面(111)起延伸并且设置在结构层(11)的第一区域(114)中，所述结构层(11)的第一表面(111)朝向第一层复合体(10)的第一表面(110)，
制造第二层复合体(20)，其在第二层复合体(20)的第一表面(211)中包括第一凹部(210)，
连接第一层复合体(10)与第二层复合体(20)，第一层复合体(10)的第一表面(110)至少在区域中邻接第二层复合体(20)的第一表面(211)并且填充沟槽(15)设置在第一凹部(210)的侧向位置中，
在连接第一层复合体(10)与第二层复合体(20)后将第一层复合体(10)的厚度从第一层复合体(10)的第二表面(112)起减少至填充沟槽(15)的深度，第一层复合体(10)的第二表面(112)与第一层复合体(10)的第一表面(110)相对置；和
在结构层(11)中制造构件(1)的一个活动结构(17)，所述活动结构(17)设置在第一凹部(210)的侧向位置中并且具有结构层(11)的两个第二区域(115)，所述两个第二区域设置在结构层(11)的第一区域(114)中、彼此物理刚性连接并且通过填充沟槽(15)相互电绝缘。
2.根据权利要求1的用于制造构件(1)的方法，其特征在于，在连接第一层复合体(10)与第二层复合体(20)之前填充沟槽(15)在第一层复合体(10)中延伸至小于第一层复合体(10)厚度(d10)的深度(d15)。
3.根据权利要求2的用于制造构件(1)的方法，其特征在于，所述第一层复合体(10)还包括辅助层(13)，该辅助层邻接结构层(11)的第二表面(113)，结构层(11)的第二表面(113)与结构层(11)的第一表面(111)相对置，并且填充沟槽(15)延伸至结构层(11)的第二表面(113)。
4.根据上述权利要求之一的用于制造构件(1)的方法，其特征在于，在第一层复合体(10)中在连接第一层复合体(10)与第二层复合体(20)之前除了填充沟槽(15)外未构造其它结构。
5.根据权利要求4的用于制造构件(1)的方法，其特征在于，在将第一层复合体(10)的厚度(d10)减少至填充沟槽(15)的深度(d15)后通过结构化结构层(11)制出构件(1)的活动结构(17)。
6.根据权利要求1至3之一的用于制造构件(1)的方法，其特征在于，在第一层复合体(10)中在连接第一层复合体(10)与第二层复合体(20)之前除了填充沟槽(15)外构造未填充材料的隔离沟槽(16)，所述隔离沟槽从第一层复合体(10)的第一表面(110)延伸至等于或大于填充沟槽(15)深度(d15)的深度，并且隔离沟槽(16)侧向限定构件(1)的活动结构(17)。
7.根据权利要求6的用于制造构件(1)的方法，其特征在于，通过将第一层复合体(10)的厚度(d10)减少至填充沟槽(15)的深度(d15)制出构件(1)的活动结构(17)。
8.根据上述权利要求之一的用于制造构件(1)的方法，其特征在于，制造第三层复合体(30)，其包括第三层复合体(30)的第一表面(311)，并且
在制出活动结构(17)后连接第一层复合体(10)与第三层复合体(30)，第三层复合体(30)的第一表面(311)至少在区域中邻接第一层复合体(10)的第二表面(112)。
9.根据权利要求8的用于制造构件(1)的方法，其特征在于，在连接第一层复合体(10)与第三层复合体(30)之前在第三层复合体(30)的第一表面(311)中制出第二凹部(310)，并且
在连接第一层复合体(10)与第三层复合体(30)时活动结构(17)设置在第二凹部(310)的侧向位置中。
10.根据权利要求8的用于制造构件(1)的方法，其特征在于，第一层复合体(10)朝向第三层复合体(30)的层和第三层复合体(30)朝向第一层复合体(10)的层由同一种材料制成。
11.根据上述权利要求之一的用于制造构件(1)的方法，其特征在于，第一层复合体(10)朝向第二层复合体(20)的层和第二层复合体(20)朝向第一层复合体(10)的层由同一种材料制成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102014002824.0 | 2014-02-25 | ||
| DE102014002824.0A DE102014002824A1 (de) | 2014-02-25 | 2014-02-25 | Verfahren zur Herstellung eines Bauteils |
| PCT/EP2015/000305 WO2015128064A1 (de) | 2014-02-25 | 2015-02-11 | Verfahren zur herstellung eines bauteils |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105960375A true CN105960375A (zh) | 2016-09-21 |
| CN105960375B CN105960375B (zh) | 2018-12-25 |
Family
ID=52469794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201580006667.5A Active CN105960375B (zh) | 2014-02-25 | 2015-02-11 | 用于制造构件的方法 |
Country Status (15)
| Country | Link |
|---|---|
| US (1) | US9783410B2 (zh) |
| EP (1) | EP3110745B1 (zh) |
| JP (1) | JP6263274B2 (zh) |
| KR (1) | KR101901504B1 (zh) |
| CN (1) | CN105960375B (zh) |
| AU (1) | AU2015222513B2 (zh) |
| BR (1) | BR112016016629B1 (zh) |
| CA (1) | CA2937361C (zh) |
| DE (1) | DE102014002824A1 (zh) |
| IL (1) | IL246715A (zh) |
| RU (1) | RU2652533C9 (zh) |
| SG (1) | SG11201607079XA (zh) |
| TR (1) | TR201803020T4 (zh) |
| WO (1) | WO2015128064A1 (zh) |
| ZA (1) | ZA201604816B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005015584A1 (de) * | 2005-04-05 | 2006-10-26 | Litef Gmbh | Mikromechanisches Bauteil sowie Verfahren zur Herstellung eines mikromechanischen Bauteils |
| CN1856440A (zh) * | 2003-09-22 | 2006-11-01 | 松下电工株式会社 | 制造具有可动元件的微机电系统的方法 |
| CN101179037A (zh) * | 2007-12-06 | 2008-05-14 | 清华大学 | 高深宽比三维垂直互连及三维集成电路的实现方法 |
| CN101281866A (zh) * | 2007-04-03 | 2008-10-08 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽形成方法及浅沟槽结构 |
| DE102007030121A1 (de) * | 2007-06-29 | 2009-01-02 | Litef Gmbh | Verfahren zur Herstellung eines Bauteils und Bauteil |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6363183B1 (en) * | 2000-01-04 | 2002-03-26 | Seungug Koh | Reconfigurable and scalable intergrated optic waveguide add/drop multiplexing element using micro-opto-electro-mechanical systems and methods of fabricating thereof |
| US6479315B1 (en) * | 2000-11-27 | 2002-11-12 | Microscan Systems, Inc. | Process for manufacturing micromechanical and microoptomechanical structures with single crystal silicon exposure step |
| US7153759B2 (en) * | 2004-04-20 | 2006-12-26 | Agency For Science Technology And Research | Method of fabricating microelectromechanical system structures |
| IL165948A0 (en) * | 2004-12-23 | 2006-01-15 | Rafael Armament Dev Authority | Chip packaging |
| DE102005056908B4 (de) * | 2005-11-29 | 2008-02-28 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Shockleydiode oder Thyristor und Verfahren zum Herstellen |
| EP1860417B1 (en) * | 2006-05-23 | 2011-05-25 | Sensirion Holding AG | A pressure sensor having a chamber and a method for fabricating the same |
| US7824943B2 (en) * | 2006-06-04 | 2010-11-02 | Akustica, Inc. | Methods for trapping charge in a microelectromechanical system and microelectromechanical system employing same |
| US7456042B2 (en) * | 2006-06-04 | 2008-11-25 | Robert Bosch Gmbh | Microelectromechanical systems having stored charge and methods for fabricating and using same |
| JP4792143B2 (ja) * | 2007-02-22 | 2011-10-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
| DE102007019639A1 (de) * | 2007-04-26 | 2008-10-30 | Robert Bosch Gmbh | Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren |
| JP5473253B2 (ja) * | 2008-06-02 | 2014-04-16 | キヤノン株式会社 | 複数の導電性領域を有する構造体、及びその製造方法 |
| US7915080B2 (en) * | 2008-12-19 | 2011-03-29 | Texas Instruments Incorporated | Bonding IC die to TSV wafers |
| EP2435356B1 (en) * | 2009-05-24 | 2014-01-08 | STMicroelectronics International N.V. | A method for manufacturing a MOEMS apparatus having aligned structures in two planes |
| DE102012208030A1 (de) | 2012-05-14 | 2013-11-14 | Robert Bosch Gmbh | Mikromechanischer Inertialsensor und Verfahren zu dessen Herstellung |
| DE102012210480B4 (de) * | 2012-06-21 | 2024-05-08 | Robert Bosch Gmbh | Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung |
| FR3003688B1 (fr) * | 2013-03-22 | 2016-07-01 | Commissariat Energie Atomique | Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion |
| DE102014002823B4 (de) * | 2014-02-25 | 2017-11-02 | Northrop Grumman Litef Gmbh | Mikromechanisches bauteil mit geteilter, galvanisch isolierter aktiver struktur und verfahren zum betreiben eines solchen bauteils |
| US9550667B1 (en) * | 2015-09-08 | 2017-01-24 | Taiwan Semiconductor Manufactruing Company Ltd. | Semiconductor structure and manufacturing method thereof |
-
2014
- 2014-02-25 DE DE102014002824.0A patent/DE102014002824A1/de not_active Ceased
-
2015
- 2015-02-11 CA CA2937361A patent/CA2937361C/en active Active
- 2015-02-11 WO PCT/EP2015/000305 patent/WO2015128064A1/de active Application Filing
- 2015-02-11 US US15/121,638 patent/US9783410B2/en not_active Expired - Fee Related
- 2015-02-11 EP EP15704213.6A patent/EP3110745B1/de active Active
- 2015-02-11 RU RU2016127885A patent/RU2652533C9/ru active
- 2015-02-11 KR KR1020167023056A patent/KR101901504B1/ko active IP Right Grant
- 2015-02-11 JP JP2016553813A patent/JP6263274B2/ja active Active
- 2015-02-11 SG SG11201607079XA patent/SG11201607079XA/en unknown
- 2015-02-11 CN CN201580006667.5A patent/CN105960375B/zh active Active
- 2015-02-11 TR TR2018/03020T patent/TR201803020T4/tr unknown
- 2015-02-11 AU AU2015222513A patent/AU2015222513B2/en active Active
- 2015-02-11 BR BR112016016629-9A patent/BR112016016629B1/pt active IP Right Grant
-
2016
- 2016-07-11 IL IL246715A patent/IL246715A/en active IP Right Grant
- 2016-07-13 ZA ZA2016/04816A patent/ZA201604816B/en unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1856440A (zh) * | 2003-09-22 | 2006-11-01 | 松下电工株式会社 | 制造具有可动元件的微机电系统的方法 |
| DE102005015584A1 (de) * | 2005-04-05 | 2006-10-26 | Litef Gmbh | Mikromechanisches Bauteil sowie Verfahren zur Herstellung eines mikromechanischen Bauteils |
| CN101281866A (zh) * | 2007-04-03 | 2008-10-08 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽形成方法及浅沟槽结构 |
| DE102007030121A1 (de) * | 2007-06-29 | 2009-01-02 | Litef Gmbh | Verfahren zur Herstellung eines Bauteils und Bauteil |
| CN101687629A (zh) * | 2007-06-29 | 2010-03-31 | 诺思罗普·格鲁曼·利特夫有限责任公司 | 构件和制造构件的方法 |
| CN101179037A (zh) * | 2007-12-06 | 2008-05-14 | 清华大学 | 高深宽比三维垂直互连及三维集成电路的实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017507792A (ja) | 2017-03-23 |
| US9783410B2 (en) | 2017-10-10 |
| TR201803020T4 (tr) | 2018-03-21 |
| CA2937361A1 (en) | 2015-09-03 |
| RU2016127885A3 (zh) | 2018-03-29 |
| IL246715A (en) | 2017-01-31 |
| RU2652533C2 (ru) | 2018-04-26 |
| EP3110745B1 (de) | 2017-12-20 |
| US20160368761A1 (en) | 2016-12-22 |
| KR20160111504A (ko) | 2016-09-26 |
| CN105960375B (zh) | 2018-12-25 |
| CA2937361C (en) | 2018-10-09 |
| RU2016127885A (ru) | 2018-03-29 |
| AU2015222513B2 (en) | 2017-06-22 |
| JP6263274B2 (ja) | 2018-01-17 |
| SG11201607079XA (en) | 2016-10-28 |
| RU2652533C9 (ru) | 2018-09-11 |
| BR112016016629B1 (pt) | 2021-11-30 |
| ZA201604816B (en) | 2017-11-29 |
| AU2015222513A1 (en) | 2016-08-11 |
| WO2015128064A1 (de) | 2015-09-03 |
| EP3110745A1 (de) | 2017-01-04 |
| KR101901504B1 (ko) | 2018-09-21 |
| BR112016016629A2 (pt) | 2017-08-08 |
| DE102014002824A1 (de) | 2015-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8258590B2 (en) | Method for the production of a component, and component | |
| CN107785273A (zh) | 半导体器件及其制造方法 | |
| CN109427796A (zh) | 具有垂直结构电容元件的集成电路及其制造方法 | |
| US20200083011A1 (en) | Electrically controllable integrated switch | |
| CN105960375A (zh) | 用于制造构件的方法 | |
| CN107697882A (zh) | 用于制造半导体器件的工艺以及相应半导体器件 | |
| CN105980293B (zh) | 用于制造构件的方法和构件 | |
| CN108666324A (zh) | 存储器结构及其制造方法 | |
| JP2007307705A (ja) | マイクロメカニカル素子およびマイクロメカニカル素子の製造方法 | |
| KR101197570B1 (ko) | 압저항형 압력센서 및 그의 제조방법 | |
| CN104843629B (zh) | 具有密封的覆镀通孔的微机械部件和用于制造具有密封的覆镀通孔的微机械部件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |