CN101271934A - 光电二极管以及使用了该光电二极管的光电ic - Google Patents
光电二极管以及使用了该光电二极管的光电ic Download PDFInfo
- Publication number
- CN101271934A CN101271934A CNA2008100855165A CN200810085516A CN101271934A CN 101271934 A CN101271934 A CN 101271934A CN A2008100855165 A CNA2008100855165 A CN A2008100855165A CN 200810085516 A CN200810085516 A CN 200810085516A CN 101271934 A CN101271934 A CN 101271934A
- Authority
- CN
- China
- Prior art keywords
- silicon semiconductor
- semiconductor layer
- layer
- diffusion layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005693 optoelectronics Effects 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 167
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 161
- 239000010703 silicon Substances 0.000 claims abstract description 161
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 158
- 238000009792 diffusion process Methods 0.000 claims abstract description 127
- 239000012535 impurity Substances 0.000 claims abstract description 48
- 230000005622 photoelectricity Effects 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 13
- 230000005855 radiation Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 310
- 238000005530 etching Methods 0.000 description 37
- 230000015572 biosynthetic process Effects 0.000 description 29
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 16
- 238000007254 oxidation reaction Methods 0.000 description 16
- 238000002955 isolation Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000001259 photo etching Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
- H01L31/1037—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIVBVI compounds
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种光电二极管以及使用了该光电二极管的光电IC，其能够避免受硅半导体层与绝缘层的界面处的反射的影响，准确地检测出紫外线的总量。该光电二极管具有：形成在绝缘层上的第1硅半导体层；形成在绝缘层上的具有3nm以上、36nm以下的厚度的第2硅半导体层；形成于上述第2硅半导体层、低浓度扩散了P型和N型中任意一型杂质的低浓度扩散层；形成于第1硅半导体层、高浓度扩散了P型杂质的P型高浓度扩散层；以及隔着低浓度扩散层与该P型高浓度扩散层相对的、高浓度扩散了N型杂质的N型高浓度扩散层。
Description
技术领域
本发明涉及接收光、特别是紫外线而产生电流的光电二极管以及使用了该光电二极管的光电IC。
背景技术
现在，随着因臭氧层的破坏而导致的紫外线照射量的增加，太阳光中所包含的紫外线对人体和环境的影响，越来越令人担忧。
紫外线是波长为400nm以下的紫外线区域的不可见光，在太阳光中由于除了紫外线以外，还包含可见光和红外线，因此，对于检测紫外线的光电二极管，要求其只分离并检测出紫外线。
为此，一般是通过在光电二极管的上表面设置只透射紫外线的紫外线透射滤片，来只分离并检测出紫外线。
对于该紫外线透射滤片，其紫外线的透射量会因其劣化而降低，所以以往的光电二极管，是在半导体晶片的低浓度扩散了N型杂质的硅半导体层中，使高浓度扩散N型杂质而形成为“E”字状梳型的N+扩散层、和高浓度扩散P型杂质而形成为“π”字状梳型的P+扩散层的梳齿部相啮合，并使它们相对配置而形成横向型光电二极管，且使该硅半导体层的厚度为150nm左右，使可见光通过，而只吸收紫外线，其中，半导体晶片是在硅基板上隔着嵌入氧化膜形成了硅半导体层的SOI(Silicon On Insulator)构造的晶片(例如参照专利文献1)。
[专利文献1]日本特开平7-162024号公报(第3页0020段、第4页0025段-第5页0035段，图2、图3)
但是，在上述以往技术中，由于是在SOI构造的半导体晶片的嵌入氧化膜上形成硅半导体层，并使该硅半导体层的厚度为150nm左右，来形成使可见光通过，而只吸收紫外线的光电二极管，所以，根据以下所述的见解，存在着不可避免地会受到硅半导体层与嵌入氧化膜的界面的反射的影响，不能准确地检测出波长为400nm以下的紫外线区域的紫外线总量的问题。
即，发明人通过计算求出了使可见光通过、而只吸收紫外线区域的光的、即可选择性检测出紫外线的硅半导体层的厚度。
即，硅中的光吸收率I/Io，根据式(1)所示的贝尔定律被表示为
I/Io＝exp(-αZ)......(1)
其中，α表示光吸收系数，Z表示光的进入深度，I表示深度Z处的光强度，Io表示入射光强度。
在考虑光吸收系数α的波长依赖性，使用式(1)求出硅半导体层的不同厚度(Z)的光吸收率I/Io，并求出与硅半导体层4的厚度对应的光吸收率I/Io为10％的波长时，如图1所示，可看出：为了在波长400nm以下的紫外线区域有选择性地具有灵敏度，只要使硅半导体层的厚度为50nm以下即可。
根据上述计算结果，在SOI构造的半导体晶片上形成使厚度在50nm以下的范围内进行各种变化的硅半导体层，在该硅半导体层上形成横向型光电二极管，通过实验，测量了它们对光的波长的灵敏度。
图2是表示使硅半导体层4的厚度为40.04nm时的光电二极管的灵敏度的曲线图。
如图2所示，可看出：在使厚度约为40nm的光电二极管中，在比波长为400nm以下的紫外线波长区域长的可见光的波长区域(紫色)中存在副峰(图2中所示的圆圈标记)，在检测出的光电流中包含了在可见光的波长区域产生反应的光电流。
其原因可以认为是，在上述的计算中，是假设光原封不动地通过硅半导体层进行的计算，但在实际的光电二极管中，在硅半导体层与嵌入氧化膜的界面处，光被反射，因而光的通过路径的长度变长，结果成为波长比紫外线的波长区域长的可见光，其被硅半导体层所吸收，而呈现出副峰。
这样的副峰即使在更薄的硅半导体层中也会出现，图3表示通过实验求出了出现副峰的波长(称为副峰波长)的结果。
如图3所示，副峰波长随着硅半导体层的厚度的变薄而变短，在把硅半导体层的厚度设为Tsi(单位：nm)、把副峰波长设为Ls(单位：nm)时，可用
Ls＝2.457Tsi+312.5......(2)
表示的实验式来近似，为了避免受到硅半导体层与嵌入氧化膜的界面的反射的影响，不变成比波长400nm长的波长的可见光，即为了避免由以下原因所导致的误差，需要使硅半导体层的厚度为36nm以下，该原因是：可见光的波长区域的副峰，使得在检测出的紫外线总量中添加了可见光的波长区域的光电流。
发明内容
本发明就是根据上述的发现而提出的，其目的是提供一种可避免受到硅半导体层与绝缘层的界面的反射的影响，准确地检测出紫外线总量的光电二极管。
为了解决上述问题，本发明的光电二极管的特征是，具有：形成在绝缘层上的第1硅半导体层；第2硅半导体层，形成在上述绝缘层上，具有3nm以上、36nm以下的厚度；低浓度扩散层，形成于上述第2硅半导体层，低浓度扩散了P型和N型中任意一型的杂质；P型高浓度扩散层，形成于上述第1硅半导体层，高浓度扩散了P型杂质；和N型高浓度扩散层，隔着上述低浓度扩散层与该P型高浓度扩散层相对，高浓度扩散了N型杂质。
由此，本发明可以得到以下效果：利用形成低浓度扩散层的第2硅半导体层的厚度，可去除所接收的可见光，包括硅半导体层与绝缘层的界面的反射，从而可从接收到的光中选择性地检测出紫外线，准确地检测出紫外线的总量。
附图说明
图1是表示硅(100)的不同的硅半导体层厚度下的光吸收率为10％时的波长的曲线图。
图2是表示使硅半导体层的厚度为40.04nm时的光电二极管的灵敏度的曲线图。
图3是表示不同的硅半导体层厚度下的副峰波长的曲线图。
图4是表示实施例的光电二极管的上表面的说明图。
图5是表示实施例的光电二极管的剖面的说明图。
图6是表示实施例的光电IC的制造方法的说明图。
图7是表示实施例的光电IC的制造方法的说明图。
图8是表示实施例的光电IC的制造方法的说明图。
图9是表示实施例的光电IC的制造方法的说明图。
图10是表示实施例的P+扩散层的薄膜电阻的曲线图。
图11是表示实施例的N+扩散层的薄膜电阻的曲线图。
图中：1-光电二极管；3-嵌入氧化膜；4-硅半导体层；4a-第1硅半导体层；4b-第2硅半导体层；6-二极管形成区域；6a-低浓度扩散层形成区域；8a、8b-晶体管形成区域；9-元件隔离层；9a-一边；9b-另一边；10-元件隔离区域；12-P+扩散层；12a、14a-峰部；12b、14b-梳齿部；14-N+扩散层；15-P-扩散层；16-边界；21-nMOS元件；22、32-栅极氧化膜；23、33-栅电极；24-侧壁；25、35-源极层；26、36-漏极层；27、37-延伸部；28、38-沟道区域；31-pMOS元件；40-光电IC；41-抗蚀剂掩模；43-硅氮化膜；44-牺牲氧化膜；45-硅氧化膜；46-多晶硅层
具体实施方式
下面，参照附图，对本发明的光电二极管的实施例进行说明。
[实施例]
图4是表示实施例的光电二极管的上表面的说明图，图5是表示实施例的光电二极管的剖面的说明图，图6至图9是表示实施例的光电二极管的制造方法的说明图。
另外，图5是沿着图4的A-A剖面线剖开的剖视图。
在图4、图5中，1是光电二极管，其形成于SOI构造的半导体晶片的硅半导体层4，该SOI构造的半导体晶片在未图示的由硅(Si)构成的硅基板上，隔着由氧化硅(SiO2)构成的作为绝缘层的嵌入氧化膜3形成有由薄的单晶硅构成的硅半导体层4。
在硅半导体层4上，如图6至图9所示，设定有用于形成光电二极管1的二极管形成区域6、以及用于形成作为MOSFET(Metal OxideSemiconductor Field Effect Transistor)的nMOS元件21和pMOS元件31(后述)的晶体管形成区域8a、8b。
另外，在二极管形成区域6中，设定有用于形成P-扩散层15(后述)的低浓度扩散层形成区域6a。
并且，在以矩形框状包围二极管形成区域6和晶体管形成区域8a、8b各自的周围的区域上，设定有用于形成元件隔离层9的元件隔离区域10。
本实施例的硅半导体层4由被设定为不同厚度的第1和第2硅半导体层4a、4b构成，只有低浓度扩散层形成区域6a的硅半导体层4被设定为厚度比第1硅半导体层4a薄的第2硅半导体层4b的厚度，根据上述的发现，为了选择性地检测出波长为400nm以下的紫外线区域的紫外线，该厚度形成为36nm以下的厚度(在本实施例中为35nm)。
在这种情况下，第2硅半导体层4b的厚度的下限希望设定为3nm。
因为，如果使第2硅半导体层4b的厚度小于3nm，则难以吸收在半导体晶片上形成第2硅半导体层4b时的厚度的不均匀。
在元件隔离区域10的厚度较厚的第1硅半导体层4a中，利用氧化硅等绝缘材料将元件隔离层9形成到嵌入氧化膜3，该元件隔离层9具有使二极管形成区域6、以及第1硅半导体层4a的晶体管形成区域8a、8b中相邻的区域之间电绝缘隔离的功能。
另外，在本说明中，如图4、图5等所示，为了进行区别，附加网格表示元件隔离层9。
本实施例的光电二极管1形成于具有厚度不同的第1和第2硅半导体层4a、4b的二极管形成区域6。
12是作为P型高浓度扩散层的P+扩散层，是通过在二极管形成区域6的第1硅半导体层4a中以比较高的浓度扩散硼(B)等P型杂质而形成的扩散层，如图4所示，形成为梳型，该梳型是由与元件隔离层9的内侧的一边9a相接的峰部12a、和从峰部12a向与一边9a相对的元件隔离层9的内侧的另一边9b延伸的多个梳齿部12b形成的。
本实施例的P+扩散层12，从峰部12a延伸出2个梳齿部12b，形成为“π”字状。
14是作为N型高浓度扩散层的N+扩散层，是通过在二极管形成区域6的第1硅半导体层4a中，以比较高的浓度扩散与P型高浓度扩散层相反的型、即磷(P)或砷(As)等N型杂质而形成的扩散层，如图4所示，形成为梳型，该梳型是由与元件隔离层9内侧的另一边9b相接的峰部14a、和从峰部14a向与相对的一边9b延伸的多个梳齿部14b形成的。
本实施例的N+扩散层14从峰部14a的两端部和中央部延伸出3个梳齿部14b，形成为“E”字状。
15是作为低浓度扩散层的P-扩散层，是以比较低的浓度在低浓度扩散层形成区域6a(图4所示的二极管形成区域6的被夹在“π”字状P+扩散层12、和“E”字状N+扩散层14之间的区域)的第2硅半导体层4b中扩散P型杂质而形成的扩散层，是由在这里形成的耗尽层所吸收的紫外线而使之产生电子-空穴对的部位。其中，低浓度扩散层形成区域6a与通过使梳齿部12b、14b彼此具有间隔地啮合而相对配置的P+扩散层12和N+扩散层14分别邻接。
根据上述的结构，本实施例的光电二极管1，如图4所示，形成为：通过使P+扩散层12和N+扩散层14各自的梳齿部12b、14b啮合而使P+扩散层12和N+扩散层14隔着P-扩散层15相对配置，并且使P+扩散层12和N+扩散层14的除了各自与P-扩散层15的边界16以外的周缘部位与元件隔离层9相接。
本实施例的光电二极管1，如图9(P13)所示，与形成于厚度较厚的第1硅半导体层4a的nMOS元件21和pMOS元件31一同形成。
本实施例的nMOS元件21形成在设定于第1硅半导体层4a的晶体管形成区域8a。
在图9(P13)中，22是栅极氧化膜，是由氧化硅等绝缘材料构成的膜厚比较薄的绝缘膜。
23是栅电极，是由以比较高的浓度扩散了与源极层25(后述)相同型的杂质(在本实施例中是N型)的多晶硅等构成的电极，形成为在晶体管形成区域8a的栅极长度方向的中央部，隔着栅极氧化膜22与第1硅半导体层4a相对，在其侧面，形成有由氮化硅(Si3N4)等绝缘材料构成的侧壁24。
在晶体管形成区域8a的栅电极23两侧的第1硅半导体层4a中，形成有以比较高的浓度扩散了N型杂质的源极层25和漏极层26，在各自的栅电极23侧，通过以比源极层25低的浓度(所谓中浓度)扩散与源极层25相同型的杂质，形成了源极层25和漏极层26的各自的延伸部27。
在栅极氧化膜22下的源极层25和漏极层26各自的延伸部27之间的第1硅半导体层4a中，形成有沟道区域28，该沟道区域28中形成了以比较低的浓度扩散了作为与源极层25相反型的杂质的P型杂质的nMOS元件21的沟道。
本实施例的pMOS元件31，是在第1硅半导体层4a中所设定的晶体管形成区域8b，采用与nMOS元件21相反的杂质型，以同样的方式形成的，具有源极层35和漏极层36、以及栅电极33，该栅电极33隔着栅极氧化膜32形成在源极层35和漏极层36各自的延伸部37之间的沟道区域38上，在其相对的侧面上形成有侧壁24。
本实施例的光电二极管1的P+扩散层、以及pMOS元件31的源极层35和漏极层36，分别是以相同的浓度扩散P型的相同杂质而形成的，光电二极管1的N+扩散层14、以及nMOS元件21的源极层25和漏极层26，分别是以相同的浓度扩散N型的相同杂质而形成的。
并且，光电二极管1的P-扩散层15、和nMOS元件21的沟道区域28分别是以相同的浓度扩散P型的相同杂质而形成的。
另外，上述的栅极长度方向是指与第1硅半导体层4a的上表面平行，且是从源极层25或35朝向漏极层26或36的方向，或者其相反的方向。
在图6至图8中，41是作为掩模部件的抗蚀剂掩模，是利用光刻对涂敷在硅半导体层4上的正型或负型抗蚀剂进行曝光和显影处理而形成的掩模图形，其作为本实施例的蚀刻和离子注入时的掩模发挥功能。
上述的第1硅半导体层4a的厚度形成为30nm以上。
之所以把第1硅半导体层4a的厚度设定为30nm以上，是因为如图10所示的P+扩散层12的薄膜电阻的实验结果、和图11所示的N+扩散层14的薄膜电阻的实验结果所表示的那样，在把形成于二极管形成区域6的第1硅半导体层4a的光电二极管1的P+扩散层12和N+扩散层14的厚度分别设定为30nm以上的情况下，薄膜电阻在约20Ω/□以下的范围内，呈稳定的状态，但是，如果使各自的厚度小于30nm，则薄膜电阻将急剧上升，导致光电二极管1的输出下降。另外，图10、图11中的横轴分别是P+扩散层12、N+扩散层14的栅极长度方向的宽度，即图5所示的剖面方向的各自的宽度。
在这种情况下，使第1硅半导体层4a的厚度为30nm以上，优选设定为能够使形成于相同的第1硅半导体层4a的nMOS元件21和pMOS元件31高效动作的厚度。
这是因为：只要把形成P+扩散层12和N+扩散层14的第1硅半导体层4a的厚度设定为与形成nMOS元件21和pMOS元件31的硅半导体层4的厚度相同，即能够使到达P+扩散层12和N+扩散层14的接触孔的深度与到达nMOS元件21和pMOS元件31的源极层等扩散层的接触孔的深度相同，从而可简化形成接触插塞(contact plug)时的工序，简化光电IC40的制造工序。
在这种情况下，优选使形成MOSFET(nMOS元件21和pMOS元件31)的硅半导体层4的厚度，即第1硅半导体层4a的厚度为40nm以上，其上限优选为100nm左右。
其原因是，如果使形成MOSFET的硅半导体层4的厚度小于40nm，则形成MOSFET的硅半导体层4的厚度受成膜时的膜厚不均匀(10nm左右)的影响过大，会导致MOSFET的阈值电压的差异增加，不能获得质量稳定的MOSFET，导致光电IC40的成品率下降。
本实施例的第1硅半导体层4a的厚度被设定为50nm。
下面，按照图6至图9中P所示的工序，对本实施例的光电IC的制造方法进行说明。
本实施例的半导体晶片的硅半导体层4，是通过在SOI构造的半导体晶片的薄硅层上，采用热氧化法形成牺牲氧化膜，然后通过湿式蚀刻将其除去，而形成为与第1硅半导体层4a的厚度相同的50nm的。其中，SOI构造的半导体晶片是采用SIMOX(Sepration by ImplantedOxygen)法在嵌入氧化膜3上保留薄硅层而形成的、或者在嵌入氧化膜3上粘贴薄硅层而形成的。
在嵌入氧化膜3上形成了规定厚度(在本实施例中为50nm)的硅半导体层4的半导体晶片的硅半导体层4上，采用热氧化法形成膜厚较薄的衬垫氧化膜，在该衬垫氧化膜上，采用CVD(Chemical VaporDeposition)法形成由氮化硅构成的硅氮化膜，然后通过光刻，在硅氮化膜上形成覆盖二极管形成区域6和晶体管形成区域8a、8b、即露出了元件隔离区域10的抗蚀剂掩模41(未图示)，并把其作为掩模，通过各向异性蚀刻，除去硅氮化膜，露出衬垫氧化膜。
除去上述的抗蚀剂掩模41，把露出的硅氮化膜作为掩模，采用LOCOS(Local Oxidation Of Silicon)法，将元件隔离区域10的硅半导体层4氧化，形成到达嵌入氧化膜3的元件隔离层9，然后通过湿式蚀刻除去硅氮化膜和衬垫氧化膜，在硅半导体层4的各自的元件隔离区域10中形成元件隔离层9。
P1(图6)，在如上述那样形成了元件隔离层9的硅半导体层4上，采用CVD法形成由氮化硅构成的硅氮化膜43，通过光刻，在硅氮化膜43上，形成露出了二极管形成区域6的低浓度扩散层形成区域6a的抗蚀剂掩模41，并把其作为掩模，通过各向异性蚀刻，除去硅氮化膜43，露出低浓度扩散层形成区域6a的硅半导体层4。
P2(图6)，除去在工序P1中形成的抗蚀剂掩模41，采用热氧化法在低浓度扩散层形成区域6a的硅半导体层4上形成牺牲氧化膜44。
P3(图6)，通过湿式蚀刻除去牺牲氧化膜44，并浸渍在热磷酸中除去硅氮化膜43，形成使低浓度扩散层形成区域6a的硅半导体层4的厚度为35nm的第2硅半导体层4b。
由此，把除了被硅氮化膜43覆盖的低浓度扩散层形成区域6a以外的区域的硅半导体层4，形成为第1硅半导体层4a。
P4(图6)，通过光刻，形成露出了包含晶体管形成区域8a的第1硅半导体层4a、和第2硅半导体层4b的二极管形成区域6的抗蚀剂掩模41，并把其作为掩模，向露出的第1和第2硅半导体层4a、4b注入P型杂质离子，在晶体管形成区域8a的第1硅半导体层4a中形成以比较低的浓度扩散了P型杂质的nMOS元件21的沟道区域28，并且在二极管形成区域6的第2硅半导体层4b中形成以比较低的浓度扩散了P型杂质的光电二极管1的P-扩散层15。
此时，在二极管形成区域6的第1硅半导体层4a中，也以比较低的浓度扩散了P型杂质。
P5(图7)，除去在工序P4中形成的抗蚀剂掩模41，再次通过光刻，形成露出了晶体管形成区域8b的第1硅半导体层4a的抗蚀剂掩模41，并把其作为掩模，向露出的第1硅半导体层4a注入N型杂质离子，在晶体管形成区域8b的第1硅半导体层4a中形成以比较低的浓度扩散了N型杂质的pMOS元件31的沟道区域38。
P6(图7)，采用热氧化法将第1和第2硅半导体层4a、4b的上表面氧化，形成硅氧化膜45，在该硅氧化膜45上，采用CVD法淀积多晶硅，形成比较厚的多晶硅层46。
P7(图7)，通过光刻，在多晶硅层46上形成覆盖晶体管形成区域8a、8b的栅极长度方向中央部的栅电极23、33的形成区域的抗蚀剂掩模41(未图示)，把其作为掩模，通过各向异性蚀刻，对多晶硅层46和硅氧化膜45进行蚀刻，形成隔着栅极氧化膜22、32与形成在晶体管形成区域8a、8b各自的第1硅半导体层4a中的沟道区域28、38相对的栅电极23、33，然后除去上述的抗蚀剂掩模41。
P8(图7)，通过光刻，形成露出了二极管形成区域6的N+扩散层14的形成区域(图4所示的“E”字状的部位)和晶体管形成区域8a的抗蚀剂掩模41，把其作为掩模，向露出的第1硅半导体层4a和栅电极23的多晶硅中注入N型杂质离子，在栅电极23两侧的第1硅半导体层4a中形成以中浓度扩散了N型杂质的nMOS元件21的延伸部27，并且在栅电极23和二极管形成区域6的N+扩散层14的形成区域的第1硅半导体层4a中扩散中浓度的N型杂质。
P9(图8)，除去在工序P8中形成的抗蚀剂掩模41，通过光刻，形成露出了二极管形成区域6的P+扩散层12的形成区域(图4所示的“π”字状的部位)和晶体管形成区域8b的抗蚀剂掩模41，把其作为掩模，向露出的第1硅半导体层4a和栅电极33的多晶硅中注入P型杂质离子，在栅电极33两侧的第1硅半导体层4a中形成以中浓度扩散了P型杂质的pMOS元件31的延伸部37，并且向栅电极33和二极管形成区域6的P+扩散层12的形成区域的第1硅半导体层4a中扩散中浓度的P型杂质。
P10(图8)，除去在工序P9中形成的抗蚀剂掩模41，在栅电极23、33以及第1和第2硅半导体层4a、4b上的整个面上，采用CVD法淀积氮化硅，形成硅氮化膜，通过对硅氮化膜进行选择性蚀刻的各向异性蚀刻，对硅氮化膜进行蚀刻，露出栅电极23、33的上表面以及第1和第2硅半导体层4a、4b的上表面，在栅电极23、33的侧面形成侧壁24。
P11(图8)，通过光刻，形成与上述工序P8同样的抗蚀剂掩模41，把其作为掩模，向露出的第1硅半导体层4a和栅电极23的多晶硅中注入N型杂质离子，在侧壁24两侧的第1硅半导体层4a中形成以比较高的浓度扩散了N型杂质的nMOS元件21的源极层25、漏极层26，在二极管形成区域6的第1硅半导体层4a中形成光电二极管1的N+扩散层14，并且向栅电极23中扩散浓度比较高的N型杂质。
P12(图8)，除去在工序P11中形成的抗蚀剂掩模41，通过光刻，形成与上述工序P9同样的抗蚀剂掩模41，把其作为掩模，向露出的第1硅半导体层4a和栅电极33的多晶硅中注入P型杂质离子，在侧壁24两侧的第1硅半导体层4a中形成以比较高的浓度扩散了P型杂质的pMOS元件31的源极层35、漏极层36，并在二极管形成区域6的第1硅半导体层4a中形成光电二极管1的P+扩散层12，并且向栅电极33中扩散比较高的浓度的P型杂质。
P13(图9)，除去在工序P12中形成的抗蚀剂掩模41，实施使各个扩散层活性化的热处理，而形成本实施例的光电二极管1、以及nMOS元件21、pMOS元件31。
然后，在元件隔离层9上等硅半导体层4上的整个面上，采用CVD法，比较厚地淀积氧化硅等绝缘材料，并对其上表面进行平坦化处理，形成层间绝缘膜，通过光刻，在层间绝缘膜上，形成具有开口部的抗蚀剂掩模41(未图示)，该开口部露出了P+扩散层12和N+扩散层14、源极层25、35以及漏极层26、36上的接触孔形成区域的层间绝缘膜，把上述抗蚀剂掩模41作为掩模，通过对氧化硅进行选择性蚀刻的各向异性蚀刻，贯穿层间绝缘膜形成到达P+扩散层12和N+扩散层14、源极层25、35、漏极层26、36的接触孔，在除去上述抗蚀剂掩模41后，采用CVD法或溅射法，在接触孔内嵌入导电材料，形成接触插塞，并对其上表面进行平坦化处理，露出层间绝缘膜的上表面。
然后，与上述同样地在到达栅电极23、33的接触孔内嵌入导电材料，形成接触插塞，并实施平坦化处理，形成本实施例的光电IC40。
这样形成的光电二极管1，由于其P-扩散层15形成在膜厚为3nm以上、36nm以下(在本实施例中为35nm)的第2硅半导体层4b中，所以，光电二极管1接收的可见光即使在第1硅半导体层4b与嵌入氧化膜3的界面发生反射，也不会出现可见光的副峰，可利用第1硅半导体层4b的厚度，除去可见光，从而能够准确地检测出波长为400nm以下的紫外线区域的紫外线的总量。
另外，本实施例的光电二极管1的P+扩散层12和N+扩散层14，由于形成在具有30nm以上厚度(在本实施例中为50nm)的第1硅半导体层4a中，所以薄膜电阻不会过大，也不会造成光电二极管1的输出下降。
并且，由于把形成P+扩散层12和N+扩散层14的第1硅半导体层4a的厚度形成为，与形成nMOS元件21和pMOS元件31的硅半导体层4的厚度相同，所以，能够使到达P+扩散层12和N+扩散层14的接触孔的深度，与到达nMOS元件21和pMOS元件31的源极层等扩散层的接触孔的深度相同，与把形成nMOS元件21等的硅半导体层4的厚度设定为其他厚度的情况相比，可简化形成接触插塞时的工序，从而可进一步简化光电IC40的制造工序。
在这种情况下，只要使形成nMOS元件21和pMOS元件31的硅半导体层4的厚度为40nm以上，即可抑制形成MOSFET的硅半导体层4的厚度受成膜时的膜厚不均匀的影响，可降低MOSFET的阈值电压的差异，可获得质量稳定的MOSFET，提高光电IC40的成品率。
并且，本实施例的光电二极管1由于其P-扩散层15与构成光电IC40的nMOS元件21的沟道区域28，扩散了相同浓度的相同的P型杂质，所以在形成nMOS元件21的沟道区域28的工序P4中，能够使用同一抗蚀剂掩模41同时形成，从而可简化光电IC40的制造工序。
另外，由于光电二极管1的N+扩散层14与构成光电IC40的nMOS元件21的源极层25、漏极层26，扩散了相同浓度的相同的N型杂质，所以在形成nMOS元件21的源极层25、漏极层26的工序P11中，能够使用同一抗蚀剂掩模41同时形成，从而可简化光电IC40的制造工序。
并且，由于光电二极管1的P+扩散层12与构成光电IC40的pMOS元件31的源极层35、漏极层36，扩散了相同浓度的相同的P型杂质，所以在形成pMOS元件31的源极层35、漏极层36的工序P12中，能够使用同一抗蚀剂掩模41同时形成，从而可简化光电IC40的制造工序。
如以上说明的那样，本实施例在形成在绝缘层上的具有3nm以上、36nm以下的厚度的第2硅半导体层中，形成了低浓度扩散了P型杂质的光电二极管的P-扩散层，在形成在绝缘层上的第1硅半导体层中，形成了高浓度扩散了P型杂质的P+扩散层、和隔着P-扩散层与其相对配置的高浓度扩散了N型杂质的N+扩散层，由此，能够利用形成P-扩散层的第2硅半导体层的厚度，把接收到的可见光，包括硅半导体层与绝缘层的界面处的反射除去，从接收到的光中选择性地检测出紫外线，而准确地检测出其总量。
另外，通过把P+扩散层和N+扩散层的厚度设定为30nm以上，可防止光电二极管的高浓度扩散层的薄膜电阻过大，从而可防止光电二极管的输出下降。
此外，通过把形成P+扩散层和N+扩散层的第1硅半导体层的厚度设定为30nm以上，并形成为与形成MOSFET的硅半导体层相同的厚度，能够使P+扩散层和N+扩散层的上表面与MOSFET的源极层、漏极层的上表面的高度相同，从而能够简化形成接触插塞时的工序，简化光电IC的制造工序。
此外，通过将形成MOSFET的硅半导体层的厚度设定为40nm以上，可抑制形成MOSFET的硅半导体层4的厚度受成膜时的膜厚不均匀的影响，可减少MOSFET的阈值电压的差异，提高光电IC40的成品率。
另外，在上述实施例中，说明了把第1硅半导体层的厚度设定为比第2硅半导体层的厚度厚的情况，但也可以在30nm以上、36nm以下的范围内，把第1和第2硅半导体层设定为相同的厚度，也可以在30nm以上、36nm以下的范围内，把第1硅半导体层的厚度形成得比第2硅半导体层的厚度薄。即使这样，也可获得与上述相同的效果。
在使该第2硅半导体层从第1硅半导体层突出出来的情况下，在进行上述工序P10中的选择性各向异性蚀刻时，可以利用其选择比、以及第1和第2硅半导体层的杂质的浓度差，使浓度低的第2硅半导体层突出出来。
另外，在上述实施例中，说明了低浓度扩散层是通过扩散P型杂质而形成的情况，但即使以比较低的浓度扩散N型杂质来形成，也可以获得与上述同样的效果。
此外，在上述实施例中，说明了P+扩散层为“π”字状，N+扩散层为“E”字状的情况，但也可以把各自的形状对换，并且也可以设定更多数量的梳齿部。
另外，在上述实施例中，说明了在P+扩散层和N+扩散层中设置多个梳齿部，并使它们啮合配置的情况，但也可以不设置梳齿部，而只使峰部隔着低浓度扩散层相对配置。
另外，在上述实施例中，说明了半导体晶片是具有在硅基板上隔着作为绝缘层的嵌入氧化膜形成的硅半导体层的SOI构造的半导体晶片的情况，但SOI构造的半导体晶片不限于上述的晶片，也可以是在作为绝缘层的蓝宝石基板上形成了硅半导体层的SOS(Silicon On Sapphire)基板，在作为绝缘层的石英基板上形成了硅半导体层的SOQ(Silicon OnQuartz)基板等SOI构造的半导体晶片。
Claims (4)
1.一种光电二极管，其特征在于，具有：
形成在绝缘层上的第1硅半导体层；
第2硅半导体层，形成在上述绝缘层上，具有3nm以上、36nm以下的厚度；
低浓度扩散层，形成于上述第2硅半导体层，低浓度扩散了P型和N型中任意一型的杂质；
P型高浓度扩散层，形成于上述第1硅半导体层，高浓度扩散了P型杂质；以及
N型高浓度扩散层，隔着上述低浓度扩散层与该P型高浓度扩散层相对，高浓度扩散了N型杂质。
2.根据权利要求1所述的光电二极管，其特征在于，
上述第1硅半导体层具有30nm以上、100nm以下的厚度。
3.一种光电IC，具有权利要求1或权利要求2所述的光电二极管、和MOSFET，其特征在于，
上述第1硅半导体层，具有与厚度在30nm以上、形成上述MOSFET的硅半导体层相同的厚度。
4.根据权利要求3所述的光电IC，其特征在于，
把形成上述MOSFET的硅半导体层的厚度设定为40nm以上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007-071344 | 2007-03-19 | ||
| JP2007071344A JP2008235477A (ja) | 2007-03-19 | 2007-03-19 | フォトダイオードおよびそれを用いたフォトｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101271934A true CN101271934A (zh) | 2008-09-24 |
| CN101271934B CN101271934B (zh) | 2012-06-20 |
Family
ID=39907949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100855165A Expired - Fee Related CN101271934B (zh) | 2007-03-19 | 2008-03-10 | 光电二极管以及使用了该光电二极管的光电ic |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8039917B2 (zh) |
| JP (1) | JP2008235477A (zh) |
| KR (1) | KR101486286B1 (zh) |
| CN (1) | CN101271934B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11205669B2 (en) | 2014-06-09 | 2021-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including photoelectric conversion element |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7709920B2 (en) * | 2006-11-14 | 2010-05-04 | Oki Semiconductor Co., Ltd. | Photodiode arrangement |
| JP4503060B2 (ja) * | 2007-09-21 | 2010-07-14 | Ｏｋｉセミコンダクタ株式会社 | 紫外線センサ、紫外線センサの設定方法 |
| JP4574667B2 (ja) * | 2007-11-30 | 2010-11-04 | Ｏｋｉセミコンダクタ株式会社 | フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード |
| JP2009170614A (ja) * | 2008-01-15 | 2009-07-30 | Oki Semiconductor Co Ltd | 光センサおよびそれを備えたフォトｉｃ |
| JP2010232509A (ja) * | 2009-03-27 | 2010-10-14 | Oki Semiconductor Co Ltd | 光半導体および光半導体の製造方法 |
| CN102725961B (zh) | 2010-01-15 | 2017-10-13 | 株式会社半导体能源研究所 | 半导体器件和电子设备 |
| JP5618098B2 (ja) * | 2012-04-23 | 2014-11-05 | 信越半導体株式会社 | Ｃ−ｖ特性測定方法 |
| US10014425B2 (en) * | 2012-09-28 | 2018-07-03 | Sunpower Corporation | Spacer formation in a solar cell using oxygen ion implantation |
| JP2015115503A (ja) * | 2013-12-12 | 2015-06-22 | 日本放送協会 | 受光素子およびこれを用いた撮像装置 |
| WO2022006553A1 (en) * | 2020-07-02 | 2022-01-06 | Avicenatech Corp. | Cmos-compatible short wavelength photodetectors |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3471394B2 (ja) | 1993-12-09 | 2003-12-02 | 浜松ホトニクス株式会社 | 半導体紫外線センサ |
| JPH0927611A (ja) * | 1995-07-11 | 1997-01-28 | Seiko Epson Corp | 光検出部を備えた面発光型半導体レーザ及びその製造方法並びにそれを用いたセンサ |
| JP3582715B2 (ja) * | 2000-09-08 | 2004-10-27 | シャープ株式会社 | 回路内蔵受光素子の製造方法 |
| US7205641B2 (en) * | 2000-12-28 | 2007-04-17 | Industrial Technology Research Institute | Polydiode structure for photo diode |
| JP3912024B2 (ja) | 2001-04-09 | 2007-05-09 | セイコーエプソン株式会社 | Ｐｉｎ構造のラテラル型半導体受光素子 |
| US6545333B1 (en) * | 2001-04-25 | 2003-04-08 | International Business Machines Corporation | Light controlled silicon on insulator device |
| US7422956B2 (en) * | 2004-12-08 | 2008-09-09 | Advanced Micro Devices, Inc. | Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers |
| US7419844B2 (en) * | 2006-03-17 | 2008-09-02 | Sharp Laboratories Of America, Inc. | Real-time CMOS imager having stacked photodiodes fabricated on SOI wafer |
| US20070278574A1 (en) * | 2006-05-30 | 2007-12-06 | Sharp Laboratories Of America, Inc. | Compound semiconductor-on-silicon wafer with a thermally soft insulator |
-
2007
- 2007-03-19 JP JP2007071344A patent/JP2008235477A/ja active Pending
-
2008
- 2008-02-26 US US12/037,115 patent/US8039917B2/en not_active Expired - Fee Related
- 2008-03-07 KR KR20080021245A patent/KR101486286B1/ko active IP Right Grant
- 2008-03-10 CN CN2008100855165A patent/CN101271934B/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11205669B2 (en) | 2014-06-09 | 2021-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including photoelectric conversion element |
| US11908876B2 (en) | 2014-06-09 | 2024-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including photoelectric conversion element |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101271934B (zh) | 2012-06-20 |
| US20080296642A1 (en) | 2008-12-04 |
| JP2008235477A (ja) | 2008-10-02 |
| KR101486286B1 (ko) | 2015-01-26 |
| US8039917B2 (en) | 2011-10-18 |
| KR20080085695A (ko) | 2008-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101271934B (zh) | 光电二极管以及使用了该光电二极管的光电ic | |
| US7449379B2 (en) | Semiconductor device and method for fabricating the same | |
| TWI481052B (zh) | Photodiode and photodiode array | |
| TWI606596B (zh) | 光學感測器及其製造方法 | |
| CN101183693B (zh) | 光电二极管以及具有该光电二极管的光电ic | |
| KR101098636B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US8399950B2 (en) | Photodiode | |
| JP2009176835A (ja) | 紫外線センサおよびその製造方法 | |
| JP4530179B2 (ja) | フォトダイオードおよびそれを備えた紫外線センサ、並びにフォトダイオードの製造方法 | |
| JP2009170615A (ja) | 光センサおよびそれを備えたフォトｉｃ | |
| US7935934B2 (en) | Photosensor and photo IC equipped with same | |
| TWI707386B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| CN101183692A (zh) | 光电二极管 | |
| JP2010232509A (ja) | 光半導体および光半導体の製造方法 | |
| US7902621B2 (en) | Integrated circuit comprising mirrors buried at different depths | |
| JP2013003017A (ja) | 赤外線センサの製造方法 | |
| JP2002164565A (ja) | 光電変換装置 | |
| JP5214329B2 (ja) | Ｕｖセンサ及びその製造方法 | |
| JP2009278037A (ja) | 光電流推定方法及びそれを用いた半導体ｕｖセンサのスクリーニング方法 | |
| JP2009099605A (ja) | 半導体装置 | |
| JPH03244162A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: OKI SEMICONDUCTOR CO., LTD. Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD. Effective date: 20131108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Kanagawa Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd. Address before: Kanagawa Patentee before: Oki Semiconductor Co.,Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131108 Address after: Kanagawa Patentee after: Oki Semiconductor Co.,Ltd. Address before: Tokyo, Japan Patentee before: Oki Electric Industry Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120620 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |