CN101266928B - 基板处理方法和等离子体处理装置 - Google Patents

基板处理方法和等离子体处理装置 Download PDF

Info

Publication number
CN101266928B
CN101266928B CN2008100017454A CN200810001745A CN101266928B CN 101266928 B CN101266928 B CN 101266928B CN 2008100017454 A CN2008100017454 A CN 2008100017454A CN 200810001745 A CN200810001745 A CN 200810001745A CN 101266928 B CN101266928 B CN 101266928B
Authority
CN
China
Prior art keywords
film
nitrogen
oxide
substrate
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100017454A
Other languages
English (en)
Other versions
CN101266928A (zh
Inventor
松山征嗣
菅原卓也
尾﨑成则
中西敏雄
佐佐木胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101266928A publication Critical patent/CN101266928A/zh
Application granted granted Critical
Publication of CN101266928B publication Critical patent/CN101266928B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种等离子体处理装置和基板处理方法，该基板处理方法的特征在于：氮化在基板表面上形成的氧化膜来形成氧氮化膜，该方法包括：氮化处理工序，通过等离子体激励稀有气体和氮气，生成氮原子团或者氮离子，利用所述氮原子团或者氮离子来氮化所述氧化膜，所述氮化处理工序是在下述条件下进行的：在100℃～500℃的基板温度，将所述等离子体的电子温度设定为2eV以下，将保持有所述被处理基板的处理空间中的氧滞留时间设定为2秒以下。

Description

基板处理方法和等离子体处理装置
本申请是申请日为2003年3月28日、申请号为03813333.4(PCT/JP03/04036)、发明名称为“基板处理方法”的专利申请的分案申请。
技术领域
本发明涉及一种基板处理方法，特别是涉及一种在硅基板表面形成的氧化膜的氮化方法。
背景技术
随着细微化技术的发展，在现在，能够制造达到0.1μm的栅极长的超细微化半导体装置。
在这样的超细微化半导体装置中，如果为了随着栅极长的缩短提高半导体装置的动作速度，需要根据比例规则减少栅极绝缘膜的厚度。例如，在使用现有的热氧化膜作为栅极绝缘膜的情况下，需要将栅极绝缘膜的厚度减少到现有的1.7nm以下。但是，如果这样减少氧化膜的厚度，就会由隧道效应导致通过氧化膜流动的栅极泄漏电流增大。
为此，一直以来，研究作为栅极绝缘膜，使用Ta2O5或者HfO2，ZrO2等高电介质膜(所谓的高K电介质膜)来代替现有的硅氧化膜。但是，这些高电介质膜与半导体技术中一直以来所使用的硅氧化膜的性质有很大的不同，为了将这些高电介质膜用作栅极绝缘膜，具有很多必须解决的问题。
与此相对，硅氮化膜或者硅氧氮化膜是现有的半导体工序中所使用的材料，而且具有硅氧化膜的1.5～2倍的介电常数，所以是作为下一代高速半导体装置的栅极绝缘膜的希望的材料。
一直以来，通常硅氮化膜是通过等离子体CVD法在层间绝缘膜上形成的。但是，这样的CVD氮化膜通常包含大量的缺陷，泄漏电流大，作为栅极绝缘膜是不适当的。为此，一直以来，不试图将氮化膜用于栅极电极。
与此相对，最近提出了一种技术，向微波激励的Ar或Kr这样的非活泼性气体等离子体中导入氮或者氮和氢、或者NH3气体这样的包含氮的气体，产生N原子团或者NH原子团，氮化硅氧化膜表面，变换为氧氮化膜。考虑到，这样形成的氧氮化膜的热氧化膜换算膜厚小，而且具有优于热氧化膜的泄漏电流特性，有望作为下一代高速半导体装置的栅极绝缘膜。这样形成的氧氮化膜化学稳定，即使在氧氮化膜上形成高电介质膜的情况下，也能够抑制通过所述氧氮化膜中产生的高电介质膜中的金属元素的扩散，以及由这种扩散导致的高电介质膜和硅基板之间的反应。另外，也提出了通过这种微波等离子体直接氮化硅基板表面的技术。
但是，作为已有的向氧化膜中导入氮的方法，已经知道在氮气氛环境中热处理和注入氮离子的方法，但已经知道，在这样的方法中，导入的氮原子主要在硅基板和氧化膜的界面附近聚集。结果，在将这样已有的氧氮化膜用于MOS晶体管的栅极绝缘膜的情况下，就会产生由界面态形成导致的阈值电压的变动，和相互传导性恶化等问题。
由同样的理由，即使是在由N原子团或者NH原子团处理所形成的氧氮化膜的情况下，如果没有合适地控制膜中的氮原子的分布，不仅没有得到希望的半导体装置的特性提高，相反会引起特性的恶化。
另外在使用感应耦合等离子体(ICP)等高能量等离子体来氮化处理氧化膜、形成氧氮化膜这样的情况下，在氮化处理后，进行热处理，只要不使膜从因等离子体导致的损伤恢复，就不能得到希望特性的氧氮化膜。但是，这样的恢复热处理不仅是多余的，而且会引起氧氮化膜的进一步氧化，和随之导致的氧氮化膜的增膜问题。
发明内容
这里，本发明的总的目的在于，提供一种解决上述问题的新颖有用的基板处理方法。
本发明的更具体的目的在于，提供一种基板处理方法，其通过氧化膜的微波等离子体氮化处理来形成氧氮化膜，能够避免导入到膜中的氮原子在硅基板和氧氮化膜的界面上偏析，还能够抑制在所述界面中的氧化膜再成长，而且在氮化处理后不需要进行恢复热处理。
本发明的其它目的在于，提供一种基板处理方法，其氮化在硅基板表面上形成的氧化膜来形成氧氮化膜，该方法包括：氮化处理工序，其通过微波激励等离子体激励氮气，由形成的原子团或者离子来氮化所述氧化膜；
所述氮化处理工序是在下述情况下进行的：在不到500℃的基板温度，将所述微波激励等离子体的电子温度设定为2eV以下，将保持所述被处理基板的处理空间中的氧滞留时间设定为2秒以下。
如根据本发明，将微波等离子体的电子温度设定为2eV以下，优选1eV以下，更优选0.9eV以下，由此能够抑制对氧氮化膜的等离子体损害。另外，此时，通过将处理空间中的氧滞留时间设定为2秒以下，优选1秒以下，更优选0.86秒以下，因氧氮化膜的氮化而脱离的氧原子可快速地从处理空间中除去，可抑制在氧氮化膜的下面因所述脱离的氧而产生的氧化膜的再成长。另外，通过在不到500℃的温度来进行氮化处理，可抑制导入的氮原子在氧化膜和硅基板的界面上扩散，形成界面态等缺陷的问题。另外，在这样的氮化处理工序中，在氮化处理后不需要进行恢复热处理。
本发明的其它课题和特征，通过下面参照附图所进行的本发明的详细说明可明白。
附图说明
图1是表示本发明所使用的微波等离子体处理装置的构成的图。
图2A、2B是表示图1的微波等离子体处理装置所使用的放射线槽缝天线的构成的图。
图3是表示图1的微波等离子体处理装置中所产生的电子温度分布和电子密度分布的图。
图4A～4C是表示本发明的实施例1的基板处理工序的图。
图5是表示根据本发明的实施例1，在各种工序压力下得到的氧氮化膜的氧化膜换算膜厚和泄漏电流之关系的图。
图6是表示根据本发明的实施例1，在各种工序压力下得到的氧氮化膜的氧化膜换算膜厚和平带电压之关系的图。
图7是表示根据本发明的实施例1，在各种工序压力下得到的氧氮化膜中的氮原子深度方向分布的图。
图8是表示根据本发明的实施例1，在各种工序压力下得到的氧氮化膜中的氧原子的深度方向分布的图。
图9是表示根据本发明的实施例1，在各种气体流量条件下得到的氧氮化膜的氧化膜换算膜厚和泄漏电流之关系的图。
图10A、10B是表示本发明的机理的图。
图11A、11B是表示根据本发明的实施例1，在各种工序压力下得到的氧氮化膜的施加电压和泄漏电流的关系的图。
图12是将图1的基板处理装置中的离子能量分布与电子温度分布同时表示的图。
图13是表示由本发明的实施例1所形成的氧氮化膜的泄漏电流和成膜温度的关系的图。
图14是表示由本发明的实施例1所形成的氧氮化膜中的氮原子的扩散的图。
图15是表示本发明的实施例2的CMOS元件的构成的图。
图16A和16B分别是表示构成图15的CMOS元件的n沟道MOS晶体管和p沟道MOS晶体管的栅极氧化膜的氧化膜换算膜厚和泄漏电流之关系的图。
图17A和17B分别是表示构成图15的CMOS元件的n沟道MOS晶体管和p沟道MOS晶体管的栅极氧化膜的氧化膜换算膜厚和漏极电流的关系的图。
图18是表示构成图15的CMOS元件的n沟道MOS晶体管和p沟道MOS晶体管的变化率的图。
具体实施方式
[实施例1]
图1表示本发明所使用的等离子体基板处理装置10的大致构成。
参照图1，等离子体基板处理装置10具有形成通过排气口11B排气的处理空间11A的处理容器11，在所述处理空间11A中，设置保持被处理基板W的基板保持台12。本发明所使用的等离子体处理装置10中，所述处理空间11A具有例如24升的容积。
在所述处理容器11上，与所述基板保持台12上的被处理基板W对应来形成开口部，所述开口部通过由石英或者氧化铝等低损失电介质构成的盖板13来塞住。此外在盖板13的下面，相对所述被处理基板W成轴对称的关系形成多个气体导入路径14，使得与所述被处理基板W相对。
所述盖板13形成微波窗口，在所述盖板13的外侧，形成放射线槽缝天线或者喇叭形天线等微波天线15。
在动作时，所述处理容器11内部的处理空间11A通过所述排气口11B排气，由此设定为规定的处理压力，从所述气体导入路径14与Ar或Kr等非活泼性气体同时导入氧化气体或者氮化气体。
此外，由所述天线15导入频率为几GHz的微波，由此在所述处理容器11中在被处理基板W的表面激励高密度微波等离子体。通过由微波激励等离子体，可降低图1的基板处理装置中的等离子体电子温度，能够避免被处理基板W或者处理容器11内壁的损伤。另外，形成的原子团沿着被处理基板W的表面在直径方向流动，快速地排气，所以可抑制原子团的再结合，能够非常有效率地在500℃以下的低温来进行同样的基板处理。
图2A、2B表示了由放射线槽缝天线构成的微波天线15的概略构成，其中图2A是表示放射线槽缝天线15的放射面的平面图，另一方面，图2B是放射线槽缝天线15的截面图。
参照图2B的截面图，放射线槽缝天线15包括：与同轴波导管15A的外侧波导管连接的平坦的盘状天线本体15B；在所述天线本体15B的开口部所形成的、形成图2A所示的多个槽15a和与它们正交的多个槽15b的放射板15C，在所述天线本体15B和所述放射板15C之间，插入由厚度一定的电介质膜构成的滞相板15D。
利用这样构成的放射线槽缝天线15，从所述同轴波导管15A供电的微波在所述盘状的天线本体15B和放射板15C之间，一面向半径方向扩展一面前进，此时通过所述滞相板15D的作用来压缩波长。这里，象这样，与沿着半径方向前进的微波的波长相对应，将所述槽15a和15b形成同心圆状且使其相互正交，从而，由所述槽15a和15b，能够将整体具有圆偏振波的平面波向与所述放射板15C实质垂直的方向放射。
图3表示了图1的等离子体基板处理装置10的处理压力和电子温度的关系，和处理压力和电子密度的关系。但是图3的关系是下面情况下的关系：向所述处理容器11中处理空间11A中供给Ar气体和氮气，从所述放射线槽缝天线15向所述处理空间11A以1.1～1.7W/cm2的功率密度供给频率2.45GHz的微波。
参照图3，可理解，在所述处理空间11A中实现了1.4eV以下的非常低的电子温度，而且电子温度随着处理压力进一步减少，例如在70Pa以上的处理压力下可减少到1eV或者以下的值。
另外由图3可理解，在所述处理空间11A中可实现1×1011～1×1012cm-3的非常高的电子密度。可理解，特别是在将处理压力设定为7Pa的情况下，可实现1.4×1012cm-3的电子密度。可理解，虽然电子密度也与处理压力同时减少，但在70Pa以上的处理压力下，可确保大致3×1011cm-3的电子密度。
图4A～4C表示了由使用图1的基板处理装置10的本发明的一实施例进行的基板处理工序。
参照图4A，在RCA洗净硅基板21之后，将之导入所述基板处理装置10的处理容器11中作为所述被处理基板W，从所述气体导入路径14导入Kr和氧气的混合气体，由例如频率2.45GHz的微波来等离子体激励它们，由此形成原子状氧O*。由该原子状氧O*来处理所述硅基板21的表面，如图3A所示那样，在硅基板21的表面上，大约1.6nm厚度地形成硅氧化膜(基底氧化膜)22。这样形成的硅氧化膜22尽管以400℃左右的非常低的基板温度来形成，但具有与以1000℃以上的高温形成的热氧化膜匹敌的泄漏电流特性。或者，所述硅氧化膜22也可以是热氧化膜，或者是通过湿处理而形成的化学氧化膜。
接着，在图4B的工序中，在图1的基板处理装置10中，向所述处理容器11中供给Ar和氮的混合气体，将基板温度设定为400℃，供给微波，由此激励等离子体。
在图4B的工序中，将处理容器11的内压设定为7～130Pa的范围，以200～2000SCCM的流量供给Ar气体，以8～150SCCM的流量供给氮气，进行10～40秒期间的等离子体处理。结果，氮化所述硅氧化膜22的表面，变换为硅氧氮化膜22A。
进一步在图4C中，在这样形成的硅氧氮化膜22A上形成多晶硅电极23。因此在图4C中，得到在硅基板21和多晶硅电极23之间夹着硅氧氮化膜22A的MOS电容器。
图5和图6表示针对这样形成的氧氮化膜22A所求出的氧化膜换算膜厚EOT和泄漏电流密度的关系，以及氧化膜换算膜厚EOT和平带电压Vfb的关系。另外，在图5中，表示了与基底氧化膜22的泄漏电流特性的比较。但是在图5、图6中，图4B的氮化处理工序是在下列条件下进行的：将基板温度设定为400℃，将Ar气体的流量设定为1000SCCM，将氮气的流量设定为40SCCM，从所述放射线槽缝天线15向所述处理空间11A以1.1W/cm2的功率密度供给频率2.45GHz的微波。另外在图5、6的实验中，将处理压力设定为7Pa和67Pa来进行。
参照图5，在以7Pa的处理压力来进行图4B的氮化处理的情况下，所述氧氮化膜22A的氧化膜换算膜厚EOT在氮化处理时间在10秒以内的范围内表示了随氮化处理时间减少的倾向，但该倾向在氮化处理时间超过10秒到20秒期间有一些变化，如果超过20秒，转变为氧化膜换算膜厚EOT随氮化处理时间增大的方向。
此时，以7Pa的处理压力来进行氮化处理，与以67Pa来进行的情况相比，氧化膜换算膜厚的减少幅度也较大。
接着参照图6，可理解，在氮化处理时间是10秒以下的情况下，在图4C的构造中的平带电压Vfb无论是以7Pa来进行氮化处理的情况下还是以67Pa来进行的情况下都基本上没有变化，与此相对，如果氮化处理时间超过10秒，平带电压Vfb开始急剧减少。
图5和图6的关系暗示，通过图1的基板处理装置10以前述条件来进行的氧化膜的氮化处理中，在氮化处理时间超过10秒的情况下，在所述氧氮化膜22A产生某种的变化。
图7表示了在这样形成的氧氮化膜22A中氮原子的深度方向分布，以及，图8表示了在所述氧氮化膜22A中氧原子的深度方向分布。但是在图7和图8中，■表示了在7Pa的处理压力下进行20秒的图4B的氮化处理的情况，◇表示了在相同的7Pa的处理压力下进行40秒的所述氮化处理的情况，此外△表示了在67Pa的处理压力下进行20秒的图4B的氮化处理的情况，此外○表示了在67Pa的处理压力下进行40秒的相同的氮化处理的情况。
参照图7，可理解，在任何情况下，氮原子都以在稍微靠近厚度约1.6nm的氧氮化膜的表面侧的深度具有峰值的轮廓来分布，没有看到在已有的氧化膜的热氮化或者等离子体氮化中所看到的向氧化膜和硅基板的界面聚集氮原子的情况。另外，由图7，可理解，如果加长氮化处理时间，导入到膜22A中的氮原子的浓度也增大。此外，图7表示了在图4B的氮化处理工序中降低处理压力，而导入到膜中的氮原子的浓度增大。
另一方面，图8表示了进行氮化处理，减少氧氮化膜22A中的氧浓度的情况，提示了，如果以相同的处理压力来比较，在处理时间变长的情况下，在比1.6nm还深，即相当于硅基板的表面部分的区域中的氧浓度与处理时间短的情况相比还高一些，其与随着氮化处理的进行，膜22A中的氧原子向硅基板中移动，在氧氮化膜22A下产生氧化膜的再成长。考虑到，随着这样的氧化膜的再生长，会产生图5、图6所看到的逆转现象，和暂时减少的氧氮化膜22A的氧化膜换算膜厚EOT的增大。
在图8中，也表示了以比较低的7Pa来进行图4B的氮化处理，而抑制在这样的氧氮化膜22A的正下方的氧化膜的再生长的效果。
图9表示了在图4B的氮化工序中，改变Ar和氮气的流量来形成氧氮化膜22A的情况下泄漏电流和氧化膜换算膜厚EOT的关系。但在图9的实验中，是在下列条件下进行的：将基板温度设定为400℃，将处理压力设定为7Pa，从所述放射线槽缝天线向所述处理空间11A中以1.1W/cm2的功率密度供给频率2.45GHz的微波。在该实验中，Ar气体和氮气的比例是25∶1来固定。
图9中，△表示了将Ar气体流量设定为200SCCM，将氮气的流量设定为8SCCM的情况，◇表示了将Ar气体的流量设定为500SCCM，将氮气的流量设定为20SCCM的情况，此外■表示将Ar气体的流量设定为1000SCCM，将氮气的流量设定为40SCCM的情况。
参照图9，可理解，暂时减少的氧化膜换算膜厚EOT转为再次增大的逆转点也根据导入到处理空间11A中的Ar气体和氮气的总流量而变化，使所述总流量增大，就能够增大氧化膜换算膜厚EOT的减少幅度。
在图9的实验中，可推测得到教导，如果在向所述处理空间11A中导入的气体流量大的情况下氧化膜换算膜厚EOT的减少幅度大，而在小的情况下减少幅度大的事实，与在图5、6的实验中在处理压力低的情况下氧化膜换算膜厚EOT的减少幅度大，而在处理压力高的情况下减少幅度小的事实相匹配，那么，氧化膜换算膜厚EOT的减少幅度由所述处理空间11A中的氧的滞留时间来决定。
在处理压力低的情况下，或者在气体总流量大的情况下，缩短所述处理空间11A中的氧的滞留时间，随着氮化反应从所述氧氮化膜22A排出的氧原子直接从处理空间11A向系统外部排出。另一方面，考虑到，在处理压力高的情况下，或者在气体总流量小的情况下，在所述处理空间11A中氧的滞留时间长，随着氮化反应从所述氧氮化膜22A排出的氧原子留在所述处理空间11A的等离子体气氛中，结果，氧从氧氮化膜22A向处理空间11A的排出停滞，膜22A中剩余的氧向硅基板21扩散，在氧氮化膜22A和硅基板21之间的界面产生氧化膜的再生长。
图10A和10B是表示由以上的见解导出的本发明的氧化膜的等离子体氮化机构。
参照图10，考虑到，在等离子体中氧滞留时间短的情况下，通过由氮原子导致的Si-O键的切断而放出的氧原子扩散到处理空间11A中，如果到达处理空间11A中就直接除去，与此相对，在图10B所示的氧的滞留时间长的情况下，活性氧原子团以高浓度存在于等离子体中，这样的氧原子团再次返回到氧氮化膜22A中，在硅基板21上产生氧化。
图11A、11B表示了针对在7Pa和67Pa的处理压力下分别进行氮化处理的氧氮化膜22A所求出的施加电压Vg和泄漏电流密度J的关系的结果。但在图11A和图11B中，实线表示针对图4A的氧化膜22所求出的泄漏电流特性，■表示针对进行10秒钟图4B的氮化处理的氧氮化膜的泄漏电流特性，◇表示针对进行20秒钟的所述氮化处理的氧氮化膜的泄漏电流特性，此外△表示进行40秒钟的所述氮化处理的氧氮化膜的泄漏电流特性。
参照图11A、11B，可理解，在施加电压Vg比-1V大的(＜-1V)高偏压区域，偏离的氧氮化膜也显示同样的泄漏电流特性，但可理解，在施加电压Vg比-1V小的(＞-1V)的低偏压区域，以7Pa的处理压力形成的氧氮化膜的泄漏电流值比当初的氧化膜22的泄漏电流值增大10倍左右。与此相对，以67Pa的处理压力形成的氧氮化膜，其泄漏电流稍微增大一些。
已经知道在低偏压区域的泄漏电流与界面阱和体陷阱有关系(Ghetti，A.，et al.，IEDM Tech，Dig.p.731，1999)，图11A、11B的结果表示了在以7Pa的低压形成的氧氮化膜中，具有由等离子体处理产生损害的可能性。
图12是表示将图1的基板处理装置10的处理空间11A中产生的离子向被处理基板的入射能量分布与电子温度分布同时作为处理压力的函数来表示的图。
参照图12，得到在图1的基板处理装置10中非常低的电子温度分布，没有避免随着等离子体激励而产生离子。例如在7Pa左右的处理压力下，不能避免具有7eV左右能量的离子入射到被处理基板上。这里，认为即使是这样比较低能量的离子，在氮化膜厚是1nm左右非常薄的氧化膜的情况下，也会对膜造成一定程度的损害。
根据图12的关系，可理解，向基板入射的离子能量也与电子温度同样地随着处理压力的增加而减少。Si-O键的键结合能量是4.6eV，如为了避免由离子冲突导致的损害，由图12的关系，处理压力是110Pa以上，优选增大到130Pa以上，优选离子能量降低到所述4.6eV左右或者以下。例如在将处理压力增大到130Pa以上的情况下，将电子温度降低到0.9eV或者以下。
另一方面，在这样增大处理压力的情况下，象由先前的图5、6或者图7、8的结果所知道的那样，会产生在形成的氧氮化膜22A的正下方容易产生氧化膜的再生长的问题。
这里，基于图9和图10A、10B的见解，通过增大处理空间10A中的气体流量，缩短氧的滞留时间来避免在本发明中的问题。
更具体地说，在图4B的氮化工序中将处理压力设定为130Pa，此外向所述处理空间11A中以2000SCCM的流量供给Ar气体，还以150SCCM的流量供给氮气。通过这样，得到的氧氮化膜22A的氧化膜换算膜厚EOT在进行400℃、10秒钟的氮化处理的情况下，能够减少到1.2nm左右。这种情况下氧在所述处理空间11A中的滞留时间是0.86秒(＝2400/(2150*101325/130)*60)。这样，通过在本发明中使用比较高的处理压力，还增大气体流量，来抑制处理空间中氧的滞留时间，由此能够避免对氧氮化膜的损害，且抑制在氧氮化膜下方的氧化膜的再生长，且能够向氧氮化膜中导入大量的氮，降低氧化膜的换算膜厚。
另外在本发明中，也能够将所述Ar气的流量设为1700SCCM，将氮气的流量设为150SCCM。在这种情况下，所述氧的滞留时间是1.0秒。此外，也能够将所述Ar气体的流量设为如图9所示那样的1000SCCM，将氮气的流量设定为40SCCM。在这种情况下，在处理空间11A中氧的滞留时间是1.78秒。
一般的，为了得到本发明的效果，将氧的滞留时间设定为2秒以下即可，特别是将滞留时间设定为1秒以下更优选。
图13表示图4B的氮化处理工序的温度在100～500℃范围变化的情况下，得到的氧氮化膜22A的泄漏电流特性。但在图13中，纵轴将氧化膜22A作为基准，表示了泄漏电流密度的降低率(JSiO2/JSiON；J是泄漏电流密度)。
参照图13，可理解，在基板温度是250～500℃的范围，泄漏电流降低率是10～11左右，但在进一步降低基板温度的情况下泄漏电流降低率也降低，在以100℃进行处理的情况下减少到5左右。
虽然不知道在低的基板温度情况下泄漏电流降低率减少的原因，但估计是由于，在降低基板温度的情况下，在等离子体处理时向膜中稍微导入的不可避免的损害不能充分地恢复。
由图13的关系，可看清通过使用比500℃还高的基板温度能够进一步降低泄漏电流密度的可能性，但如果在等离子体氮化处理时将基板温度增大到500℃或者以上，就具有如图14所示那样导入到氧氮化膜22A中的氮原子向氧氮化膜22A和硅基板21的界面扩散，由该部分捕获而形成界面态的担心。与此相对，如果基板温度不到500℃，例如设定为400℃，通过适当控制氮化处理时间t，能够抑制这样的氮原子向界面的扩散。
由这样的考察，结论是图4B的氧化膜22的氮化工序在100℃以上不到500℃的基板温度，特别是在250℃～400℃的范围来进行较优选。
在以上的说明中，说明了通过放射线槽缝天线放射的由微波激励的低电子温度等离子体来进行在硅基板上形成的氧化膜的等离子体氮化的情况，但本发明也能够适用于通过以其它方法激励的等离子体，例如通过感应耦合等离子体(ICP)氮化氧化膜的情况。即，考虑到，即使在这样的情况下通过增大气体流量，将氧滞留时间抑制到2秒以下，优选抑制到1秒以下，能够有效除去从形成的氧氮化膜中放出的氧原子，能够抑制在氧氮化膜正下方的氧化膜的再生长。
[实施例2]
图15表示了本发明的实施例2的CMOS元件40的构成。
参照图15，CMOS元件40由元件分离构造41C在形成有元件区域41A和41B的硅基板41上形成，在所述元件区域41A上形成p型阱，在元件区域41B上形成n型阱。
在所述元件区域41A上通过栅极绝缘膜42A形成多晶硅栅极电极43A，另外在所述元件区域41B上通过栅极绝缘膜42B形成多晶硅栅极电极43B，在所述元件区域41A中在所述栅极电极43A的两侧形成n型扩散区域41a和41b，而在所述元件区域41B中，在所述栅极电极43B的两侧形成p型扩散区域41c和41d。
此外，在所述栅极电极43A的两侧壁面上形成侧壁绝缘膜44A，而在所述栅极电极43B的两侧壁面上形成侧壁绝缘膜44B，在所述元件区域41A中，在所述侧壁绝缘膜44A的外侧形成n+型扩散区域41e和41f，而在所述元件区域41B中，在所述侧壁绝缘膜44B的外侧形成p+型扩散区域41g、41h。
而且在本实施例中，以栅极长1nm、栅极宽15nm来形成所述n沟道MOS晶体管，另外以栅极长1nm、栅极宽15nm来形成所述p沟道MOS晶体管。
在本实施例中，通过对由湿处理形成的膜厚0.8nm的初期硅氧化膜进行所述图4B说明的等离子体氮化处理，来形成所述栅极绝缘膜42A和42B。即所述栅极绝缘膜42A和42B由氧氮化膜形成。但在本实施例中，所述等离子体氮化处理是在130Pa的处理压力下，以2000SCCM的流量流动Ar气、以150SCCM的流量来流动氮气，400℃的基板温度情况下来进行的。另外，此时等离子体功率密度设定为1.7W/cm2。这种情况下，如前面说明电子温度设为0.8eV，而处理空间11A中的氧的滞留时间设为0.86秒。
图16A和16B分别是表示在图15的元件区域41A所形成的n沟道MOS晶体管和在元件区域41B所形成的p沟道MOS晶体管中，栅极泄漏电流密度和氧化膜换算膜厚EOT的关系(●)的图。在图中，热氧化膜的泄漏电流特性(实线)和所述初期氧化膜的泄漏电流特性(□)合并表示。
参照图16A和图16B，如根据本实施例，作为所述栅极绝缘膜42A和42B，实现了1.0～1.2nm的氧化膜换算膜厚，而且可理解，尽管这样小的氧化膜换算膜厚，泄漏电流密度与具有对应的物理膜厚的初期氧化膜或者热氧化膜相比，大幅度减少。
图17A和17B分别表示了在图15的元件区域41A和41B所形成的n沟道MOS晶体管和p沟道MOS晶体管的接通电流和栅极绝缘膜的氧化膜换算膜厚的关系。但在图中，□表示将初期氧化膜原样用于栅极绝缘膜的情况，而●表示将通过等离子体氮化所述初期氧化膜而形成的氧氮化膜作为所述栅极绝缘膜42A或者42B来使用的情况。
参照图17A和图17B，可理解，在n沟道MOS晶体管的情况下，没有见到接通电流的减少，而在p沟道MOS晶体管的情况下，接通电流增大。
图18是表示这样得到的n沟道MOS晶体管和p沟道MOS晶体管的变化率的图。但在图18中，□表示作为栅极绝缘膜42A或42B使用所述初期氧化膜的情况，而●表示使用所述氧氮化膜的情况。图19中，纵轴表示相互传导性和氧化膜换算膜厚的积，与变化率对应。另外横轴表示从施加栅极电压Vg减去了阈值电压Vth的量。
参照图18，可理解，即使在n沟道MOS晶体管中作为栅极绝缘膜42A使用通过等离子体氮化处理所形成的氧氮化膜，变化率的减少也只到5％左右。另外在p沟道MOS晶体管的情况下，作为栅极绝缘膜42B使用这样的氧氮化膜，由此所述初期氧化膜不能测定的变化率大幅度提高。
以上关于优选实施例说明了本发明，但本发明不限于特定的实施例，能够在本发明的宗旨内进行各种变形、变化。
产业上的可利用性
如根据本发明，通过将微波等离子体的电子温度设定为2eV以下，优选1eV以下，更优选设定为0.9eV以下，能够抑制在氧氮化膜中出现等离子体损害。另外此时，通过将处理空间中的氧滞留时间设定为2秒以下，优选1秒以下，更优选0.86秒以下，因氧氮化膜的氮化所脱离的氧原子可快速地从处理空间中除去，抑制了在氧氮化膜下方由所述脱离的氧而产生的氧化膜的再生长。另外，通过以不到500℃的温度来进行氮化处理，抑制了导入的氮原子扩散到氧化膜和硅基板的界面从而形成界面态等缺陷的问题。

Claims (12)

1.一种基板处理方法，氮化在被处理基板上形成的氧化膜来形成氧氮化膜，其特征在于，该方法包括：
氮化处理工序，通过等离子体激励稀有气体和氮气，生成氮原子团或者氮离子，利用所述氮原子团或者氮离子来氮化所述氧化膜，
所述氮化处理工序是在下述条件下进行的：在100℃～500℃的基板温度，将所述等离子体的电子温度设定为2eV以下，将保持有所述被处理基板的处理空间中的氧滞留时间设定为2秒以下，
所述被处理基板是硅基板。
2.根据权利要求1所述的基板处理方法，其特征在于，
所述氮化处理工序是通过将所述等离子体的电子温度设定为1eV以下来进行的。
3.根据权利要求1或2所述的基板处理方法，其特征在于，
所述氮化处理工序是通过将所述处理空间中的氧滞留时间设定为1.78秒以下进行的。
4.根据权利要求1所述的基板处理方法，其特征在于，
所述氮化处理工序是通过将被处理基板的温度设定在250～400℃的范围来进行的。
5.根据权利要求1所述的基板处理方法，其特征在于，
所述氮化处理工序是通过将所述处理空间中的处理压力设定为110Pa以上来进行的。
6.一种基板处理方法，形成氧氮化膜，其特征在于，该方法包括：
将形成有氧化膜的被处理基板配置在处理容器内的工序；
向所述处理容器内供给氩气和氮气的工序；
在所述处理容器内生成等离子体，激励所述氩气和所述氮气，生成氮的原子团和离子的工序；和
利用所生成的所述氮的原子团和离子氮化所述氧化膜表面的工序，
进行所述氮化的工序是，将所述处理容器内的压力设定为110Pa以上，生成所述氩气和所述氮气的等离子体，利用将该等离子体的能量控制在4.6eV以下而生成的所述氮的原子团和离子来氮化所述氧化膜表面，
所述被处理基板是硅基板。
7.根据权利要求6所述的基板处理方法，其特征在于，
所述处理容器内的处理空间中的氧滞留时间设定为2秒以下。
8.一种基板处理方法，氮化在被处理基板上形成的氧化膜，形成氧氮化膜，其特征在于，该方法包括：
将形成有氧化膜的被处理基板配置在处理容器内的工序；
向所述处理容器内供给氩气和氮气的工序；
在所述处理容器内生成等离子体，激励所述氩气和所述氮气，生成氮的原子团和离子的工序；和
利用所生成的所述氮的原子团和离子氮化所述氧化膜表面的工序，
进行所述氮化的工序是，利用向所述处理容器内以20SCCM以上的流量供给所述氮气、而且将所述处理容器内的压力设定为7～67Pa而生成的等离子体的所述氮的原子团和离子来氮化所述氧化膜表面，
所述被处理基板是硅基板。
9.根据权利要求8所述的基板处理方法，其特征在于，
进行所述氮化的工序进行20秒以下。
10.一种基板处理方法，氮化在硅基板上形成的氧化膜，形成氧氮化膜，其特征在于，该方法包括：
由等离子体激励稀有气体和氮气，利用所述氮气的基于等离子体进行激励而生成的原子团或者离子来氮化所述氧化膜的氮化处理工序，
所述氮化处理工序是从所述氧化膜通过所述氮化而使氧放出；
所述氮化处理工序是将保持有所述硅基板的处理空间中的氧滞留时间设定为2秒以下而进行的。
11.根据权利要求1、6、8、10中任一项所述的基板处理方法，其特征在于，所述氧化膜是利用原子状氧对硅基板的表面加以处理形成的硅氧化膜、热氧化膜或者化学氧化膜。
12.根据权利要求6～10中任一项所述的基板处理方法，其特征在于，
所述硅基板的温度设定在100℃～500℃。
CN2008100017454A 2002-05-13 2003-03-28 基板处理方法和等离子体处理装置 Expired - Fee Related CN101266928B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002137326 2002-05-13
JP2002-137326 2002-05-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB038133334A Division CN100373560C (zh) 2002-05-13 2003-03-28 基板处理方法

Publications (2)

Publication Number Publication Date
CN101266928A CN101266928A (zh) 2008-09-17
CN101266928B true CN101266928B (zh) 2010-10-06

Family

ID=29416810

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB038133334A Expired - Fee Related CN100373560C (zh) 2002-05-13 2003-03-28 基板处理方法
CN2008100017454A Expired - Fee Related CN101266928B (zh) 2002-05-13 2003-03-28 基板处理方法和等离子体处理装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB038133334A Expired - Fee Related CN100373560C (zh) 2002-05-13 2003-03-28 基板处理方法

Country Status (8)

Country Link
US (1) US7226874B2 (zh)
EP (1) EP1505641A4 (zh)
JP (1) JP4369362B2 (zh)
KR (1) KR100645306B1 (zh)
CN (2) CN100373560C (zh)
AU (1) AU2003236304A1 (zh)
TW (1) TWI225668B (zh)
WO (1) WO2003096403A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI225668B (en) 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
JP4256340B2 (ja) * 2002-05-16 2009-04-22 東京エレクトロン株式会社 基板処理方法
JP4485754B2 (ja) * 2003-04-08 2010-06-23 パナソニック株式会社 半導体装置の製造方法
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP4408653B2 (ja) * 2003-05-30 2010-02-03 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
KR100956466B1 (ko) * 2004-03-03 2010-05-07 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 컴퓨터 기억 매체
JP4579637B2 (ja) * 2004-10-01 2010-11-10 東京エレクトロン株式会社 半導体記憶装置及びその製造方法
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
JP5386058B2 (ja) * 2005-04-28 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7785947B2 (en) 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
JP5052033B2 (ja) * 2005-04-28 2012-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7608490B2 (en) 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007043121A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5216201B2 (ja) * 2005-09-27 2013-06-19 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、液晶表示装置、ｒｆｉｄタグ、発光装置及び電子機器
KR100745370B1 (ko) * 2006-01-20 2007-08-02 삼성전자주식회사 반도체 디바이스의 절연막 제조방법
JP5128172B2 (ja) * 2006-04-28 2013-01-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2259294B1 (en) 2006-04-28 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP4864661B2 (ja) * 2006-11-22 2012-02-01 東京エレクトロン株式会社 太陽電池の製造方法及び太陽電池の製造装置
JP5121217B2 (ja) * 2006-12-05 2013-01-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2009157479A1 (ja) * 2008-06-26 2011-12-15 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
US8481433B2 (en) * 2009-03-31 2013-07-09 Applied Materials, Inc. Methods and apparatus for forming nitrogen-containing layers
JP5595481B2 (ja) * 2009-03-31 2014-09-24 アプライド マテリアルズ インコーポレイテッド 選択的窒素化の方法
US8497196B2 (en) * 2009-10-04 2013-07-30 Tokyo Electron Limited Semiconductor device, method for fabricating the same and apparatus for fabricating the same
US20110189860A1 (en) * 2010-02-02 2011-08-04 Applied Materials, Inc. Methods for nitridation and oxidation
US9054048B2 (en) 2011-07-05 2015-06-09 Applied Materials, Inc. NH3 containing plasma nitridation of a layer on a substrate
KR101851199B1 (ko) 2011-12-28 2018-04-25 삼성전자주식회사 질화된 게이트 절연층을 포함하는 반도체 소자 및 그 제조 방법
JP6254098B2 (ja) 2012-02-13 2017-12-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板の選択性酸化のための方法および装置
GB2499816A (en) * 2012-02-29 2013-09-04 Oxford Instr Nanotechnology Tools Ltd Controlling deposition and etching in a chamber with fine time control of parameters and gas flow
CN106984815A (zh) * 2017-04-19 2017-07-28 宁波合创快速制造技术有限公司 一种把3d打印金属件与基板分离的处理方法
CN112376024B (zh) * 2020-10-26 2022-08-16 北京北方华创微电子装备有限公司 一种氧化物薄膜的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5993594A (en) * 1996-09-30 1999-11-30 Lam Research Corporation Particle controlling method and apparatus for a plasma processing chamber

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136654A (en) * 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
US6087229A (en) * 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics
TW419732B (en) * 1998-07-15 2001-01-21 Texas Instruments Inc A method for gate-stack formation including a high-k dielectric
US6197701B1 (en) * 1998-10-23 2001-03-06 Taiwan Semiconductor Manufacturing Company Lightly nitridation surface for preparing thin-gate oxides
US6140187A (en) * 1998-12-02 2000-10-31 Lucent Technologies Inc. Process for forming metal oxide semiconductors including an in situ furnace gate stack with varying silicon nitride deposition rate
TW527683B (en) * 2000-03-13 2003-04-11 Tadahiro Ohmi Formation method of dielectric film
JP3437832B2 (ja) 2000-03-22 2003-08-18 東京エレクトロン株式会社 成膜方法及び成膜装置
US6342437B1 (en) * 2000-06-01 2002-01-29 Micron Technology, Inc. Transistor and method of making the same
JP2002151684A (ja) * 2000-11-09 2002-05-24 Nec Corp 半導体装置及びその製造方法
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP3916565B2 (ja) * 2001-01-22 2007-05-16 東京エレクトロン株式会社 電子デバイス材料の製造方法
KR100582481B1 (ko) 2001-01-25 2006-05-23 동경 엘렉트론 주식회사 전자 디바이스 재료의 제조 방법
JP2002343792A (ja) * 2001-05-11 2002-11-29 Applied Materials Inc 膜形成方法及び装置
WO2003015151A1 (en) * 2001-08-02 2003-02-20 Tokyo Electron Limited Base material treating method and electron device-use material
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
JP4090225B2 (ja) 2001-08-29 2008-05-28 東京エレクトロン株式会社 半導体装置の製造方法、及び、基板処理方法
JP2003068850A (ja) 2001-08-29 2003-03-07 Tokyo Electron Ltd 半導体装置およびその製造方法
US6548422B1 (en) * 2001-09-27 2003-04-15 Agere Systems, Inc. Method and structure for oxide/silicon nitride interface substructure improvements
JP4147017B2 (ja) 2001-10-19 2008-09-10 東京エレクトロン株式会社 マイクロ波プラズマ基板処理装置
JP2003142482A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 酸窒化膜の製造方法及び半導体装置の製造方法
US7517751B2 (en) * 2001-12-18 2009-04-14 Tokyo Electron Limited Substrate treating method
JPWO2003056622A1 (ja) * 2001-12-26 2005-05-12 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
TWI225668B (en) 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
JP4256340B2 (ja) 2002-05-16 2009-04-22 東京エレクトロン株式会社 基板処理方法
JP4694108B2 (ja) 2003-05-23 2011-06-08 東京エレクトロン株式会社 酸化膜形成方法、酸化膜形成装置および電子デバイス材料

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5993594A (en) * 1996-09-30 1999-11-30 Lam Research Corporation Particle controlling method and apparatus for a plasma processing chamber

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2000-294550A 2000.10.20
JP特开2001-85427A 2001.03.30
US 2002/0000202 A1,全文.

Also Published As

Publication number Publication date
JP4369362B2 (ja) 2009-11-18
CN100373560C (zh) 2008-03-05
CN1659692A (zh) 2005-08-24
AU2003236304A1 (en) 2003-11-11
TW200401372A (en) 2004-01-16
CN101266928A (zh) 2008-09-17
KR100645306B1 (ko) 2006-11-14
TWI225668B (en) 2004-12-21
KR20040102229A (ko) 2004-12-03
US7226874B2 (en) 2007-06-05
US20050153570A1 (en) 2005-07-14
EP1505641A1 (en) 2005-02-09
EP1505641A4 (en) 2008-11-05
JPWO2003096403A1 (ja) 2005-09-15
WO2003096403A1 (fr) 2003-11-20

Similar Documents

Publication Publication Date Title
CN101266928B (zh) 基板处理方法和等离子体处理装置
US9431237B2 (en) Post treatment methods for oxide layers on semiconductor devices
JP4402044B2 (ja) プラズマ処理方法
US7374635B2 (en) Forming method and forming system for insulation film
US7645709B2 (en) Methods for low temperature oxidation of a semiconductor device
JP4795407B2 (ja) 基板処理方法
JP4408653B2 (ja) 基板処理方法および半導体装置の製造方法
US20040048452A1 (en) Method of producing electronic device material
JP2002261097A (ja) 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
KR20030068570A (ko) 반도체 장치 및 그 제조 방법
US20110189860A1 (en) Methods for nitridation and oxidation
US20040157473A1 (en) Method for fabricating semiconductor device
KR20060124591A (ko) 플라즈마 처리 방법
CN102181819A (zh) 等离子体氮化处理方法
US7000565B2 (en) Plasma surface treatment system and plasma surface treatment method
KR20040108697A (ko) 전자 디바이스 재료의 제조 방법
TWI243424B (en) Substrate processing method
JP2006245528A (ja) 誘電体膜及びその形成方法
JP2004266263A (ja) 半導体装置の製造方法
US7535047B2 (en) Semiconductor device containing an ultra thin dielectric film or dielectric layer
WO2017049145A1 (en) Germanium-containing semiconductor device and method of forming
Beck Ultrathin oxynitride films for CMOS technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101006

Termination date: 20140328