CN101258656A - 含保护环的scr esd保护 - Google Patents
含保护环的scr esd保护 Download PDFInfo
- Publication number
- CN101258656A CN101258656A CN200680032440.9A CN200680032440A CN101258656A CN 101258656 A CN101258656 A CN 101258656A CN 200680032440 A CN200680032440 A CN 200680032440A CN 101258656 A CN101258656 A CN 101258656A
- Authority
- CN
- China
- Prior art keywords
- scr
- esd
- circuit
- guard ring
- esd protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004224 protection Effects 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 20
- 230000001052 transient effect Effects 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 claims 1
- 238000004377 microelectronic Methods 0.000 abstract description 5
- 230000008901 benefit Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
公开了利用SCR ESD单元(10)保护电子电路免受ESD损坏的方法和电路。将SCR电路耦合到需要ESD保护的相关微电子电路的端子。向用于本发明的ESD单元内的SCR提供完整的保护环，以便屏蔽SCR免于被快速瞬变所触发。在保护环中提供电阻器(26)以便用于在出现ESD事件时触发SCR。公开了本发明的示例性优选实施方式，其中硅化阻止电阻器在约2－1000欧姆或更小的范围内。
Description
技术领域
[001]本发明涉及半导体器件的加工。更具体地说，本发明涉及用于微电子电路的静电放电(ESD)保护。
背景技术
[002]静电放电(ESD)事件会由于电流过载或反向偏压而造成对电路元件的损坏。例如，ESD事件通过电路的传播会导致晶体管极大地超过其电流容量，受到物理损坏并最终失效。随着电路变得更小且电压水平被降低，失效的可能性会增大。相对短的时间内施加于器件上的高电压或高电流可能导致产生ESD事件。例如，ESD事件有时会由多种因素所导致，如与人体的接触、加工或测试设备等机械，或处于电噪声环境中等，这在很多应用中都可能发生。在电子器件中会发生各种ESD事件，包括集成电路的焊盘(pad)之间的放电、电源端子之间的放电以及焊盘和电源端子之间的放电。在本技术领域中利用各种ESD保护电路来保护集成电路(IC)在加工、测试和操作过程中免受由于发生ESD事件而造成的损坏。一般地，设计ESD保护电路来保护输入/输出引脚或端子并由此屏蔽集成电路的内部电路免受静电能的过大放电或突然放电。集成电路中的每个引脚必须耦合到合适的ESD保护电路上，从而使ESD放电电流避开芯片内部易受损坏的部分。同样地，常常在IC内的每对正极和负极引脚之间提供ESD放电通路。
[003]ESD放电是短暂的瞬变事件，其持续时间通常小于1毫秒，而其电压要远高于正常操作电压范围。此外，与这些短暂脉冲相关的上升时间通常小于约20纳秒。ESD保护电路必须是几乎即时导通的，以便于分流所产生的ESD电流。但是，ESD保护电路必须不响应较小的增压，如平常芯片操作中的正常上电(power-up)事件。如果ESD保护电路在正常操作过程中被错误触发并导通，则会危及IC的预期功能。此外，除了在需要时能触发ESD保护之外，在ESD脉冲持续时间内ESD保护电路必须保持在高传导状态以便所有的ESD能量被安全地放电。如果ESD保护电路过早地关断，有害的电势会快速增大并导致器件失效。然而，ESD保护电路的另一个相冲突的需求是在ESD事件之后不再需要ESD保护时需要将其关断。本技术领域所知的很多ESD保护单元都有在ESD事件后锁定(latch-up)在“导通(on)”状态的趋势。本领域的技术人员需要在很多因素之间进行平衡折中，这些因素包括ESD保护、电阻和芯片面积约束等。
[004]已知在一些应用中利用硅可控整流器(SCR)ESD保护单元，这主要是为了节约管芯面积。阻碍SCR更广泛应用的一个问题在于当面对快速瞬变(有时被称为“速射(rate firing)”)时它们有锁定的趋势。因此，SCR ESD保护单元会被快速瞬变而非ESD事件触发，或者可以在超过触发ESD事件的持续时间后仍保持在“开”状态。很明显假(spurious)触发无助于提供ESD保护而且从功耗的观点来看锁定是不需要的，因为其允许被锁定的ESD保护单元在不需要ESD保护的时候仍汲取电源电流。利用SCR电路进行ESD保护时遇到的另一个问题是方向性(directionality)。由于普通SCR电路操作以对负电压或正电压均作出响应，就本领域所知可成对地利用相反的SCR ESD保护电路进行双向应用。在这些实例中通常利用浮动N阱来隔离单独的SCR，这使得SCR对更易于速射(rate firing)。因此，尽管有时利用SCR电路来保护相关电路免受ESD过压应力造成的损坏，但与未保护电路相比，静电流损耗较高且管芯面积较大。
[005]由于这些和其它问题，有必要构建向微电子电路提供SCRESD保护的电路和方法，该SCR ESD保护具有减小的面积和低泄漏，但不会不利地影响在正常操作过程中功能性电路通路的性能。
发明内容
[006]通过实施本发明的原理，并依照其优选实施例，本发明提供用于保护微电子电路免受ESD事件造成的损坏的方法和电路。
[007]依据本发明的一个方面，公开了用于在快速瞬变环境中保护电子电路免受ESD损坏的方法。包含于优选实施例中的步骤包括通过操作将SCR电路耦合到需要保护的电子电路的端子上。向该SCR电路提供完整的保护环，以便将SCR与快速瞬变屏蔽开。向该SCR保护环提供选择的内置电阻，以便在出现ESD事件时为SCR提供触发电流。
[008]依据本发明的其它方面，所述保护环电阻在2-1000欧姆的范围内进行选择。
[009]依据本发明的另一个方面，优选实施例利用保护环电阻器，这些保护环电阻器是利用硅化阻止(silicide block)工艺进行加工的。
[010]依据本发明的另一个方面，依照本发明优选实施例的ESD保护单元包括SCR电路，其耦合到需要ESD保护的相关电路的通路中。该SCR电路进一步包括正偏SCR结处的保护环。提供包含于SCR保护环中的电阻器来用于在出现ESD事件时触发SCR。
[011]本发明具有多个优点，其包括但不局限于向微电子电路(包括面对快速瞬变的电路)提供具有低保持电压(holding voltage)和小面积的ESD保护单元。通过仔细考虑本发明代表性实施例的详细说明并结合附图，本领域的技术人员可以理解本发明这些和其它特性、优点和好处。
附图说明
[012]图1(现有技术)是简化示意图，其展示出对SCR ESD单元的晶体管等效示例的纵览；
[013]图2是简化示意图，其展现出SCR ESD单元的优选实施例和本发明的方法的示例；
[014]图3是局部剖面视图，其展现出本发明SCR ESD保护单元结构的优选实施例的示例；以及
[015]图4是局部剖面视图，其展现出本发明SCR ESD保护单元结构的可替代优选实施例的示例。
具体实施方式
[016]通过认识本领域技术人员所知的硅可控整流器(SCR)可以增强对本发明的理解。SCR起到能够在几纳秒内打开和关闭的极快开关的功能。通过图1(现有技术)的等价电路中所示的两个晶体管可以理解SCR的操作。本领域所熟悉的四层PNPN结构具有与内部P区相连接的栅极G。施加于栅极G的小的负电流将NPN晶体管偏置到截止状态，且环路增益小于单位增益。在这些条件下，输出端子A和C之间仅有的电流是两个晶体管非常小的截止集电极电流。因此A和C之间的阻抗非常高。当向端子G施加正电流时，NPN晶体管被偏置到导通状态，导致其集电极电流升高。由于NPN晶体管的电流增益随增大的集电极电流而增大，会达到“击穿/穿通(breakover)”点。在这一点上，两个晶体管的集电极电流快速增大到仅受到外部电路限制的某个值，两个晶体管均被驱动到饱和状态，且A和C之间的阻抗非常低。只有当阳极电流积累达到足以维持导通的某点时(几纳秒)才需要栅电流。从阴极C到阳极A的导通开始之后，去除栅电流没有任何影响。因此SCR保持导通状态，直到由于集电极(C到A)电流减小到低于维持导通所必须的某个值而被关断。因此，可以利用在栅极G上施加正电流来触发SCR，为了实用目的将其从开路转变为短路。可以利用该短路通路来使受保护的电路避开潜在破坏性的ESD电流。
[017]迄今为止利用SCR来进行ESD保护还被局限于不会遇到快速瞬变的应用中。这是因为，除了击穿，过快速的电压变化(dv/dt)也会触发SCR。这会发生是因为PNPN结构在PN结中具有固有电容。根据其特征，电容器通过汲取或提供电流来对抗电压的变化。SCR结两端的快速电压变化会促使结电容汲取足够的电流来激活PNP/NPN晶体管对，并触发SCR。但是本发明克服了这一问题，提供方法和电路来使SCR ESD保护单元适用于快速瞬变应用。
[018]本发明提供SCR ESD保护单元，其具有有利于双向和快速瞬变应用的特征。该SCR ESD保护单元被用于向相关IC电路提供保护。在图示说明优选实施例的方法和电路的俯视图中，图2描述了本发明含保护环的SCR ESD保护单元10。电路10具有输入端子12和输出端子14，其用于耦合来保护相关电路的端子或引脚(未图示)。本领域技术人员应了解受保护的相关电路可以采用很多可替代的形式而不影响本发明的实行。优选地，SCR ESD单元10的每个端子12，14具有相似的P+保护环15IN、15OUT。要指示邻近输入端子12和输出端子14的结构，对当前示例来说，谈到功能，是通过分别添加下标IN和OUT来区分在本文中用于指示相似结构的参考数字。优选地，在相反端子12、14处的保护环结构15IN、15OUT具有相似的结构，尽管依照所引入ESD事件的极性它们会起到不同的作用。本领域技术人员应该了解所展示和描述的实施例是双向的，本发明在一个方向上的操作是在另一个方向上操作的镜像。因此，针对示例的意图，这里的说明指向一个方向，假定将足够大的正触发电压从输入端子12施加到输出端子14。
[019]保护环15IN被划分为第一P+区16IN和第二P+区17IN。保护环15IN的划分由一对电阻器26IN，来维持，在该示例中由硅化阻止电阻器26IN来实现。作为替代可以利用其它电阻器位置和结构，只要保护环15IN被分割为两个功能性区域，例如所示和所述的16IN，17IN。应该理解可以将所需的电阻以各种物理形式合并到保护环中，附图中所示的电阻器是用于描述本发明优选实施例的操作的示例，并不代表局限到特别的构架或分离的电阻器。例如，作为替代这些电阻器可以以多晶硅、金属或扩散区等形式来实现。保护环15IN包围N+区18IN。P+保护环15IN和N+区18IN均被包含于P型衬底20IN中。在端子12、14之间提供N阱22，且利用隔离结构24(优选N阱30并结合N型埋层(NBL)28)来电隔离至少一个端子，在本示例中为输入端子12。本领域技术人员会认识到体现本发明的SCR ESD单元10可以利用各种可替代形状和方向来实现，只要提供完整的保护环15IN、15OUT。可以利用功能上等价的配置而不偏离本发明。例如，可以作出各种变化，如仅在输入端子或输出端子提供隔离，或改变P区和N区的布局等，这并不改变本发明。
[020]实际上，含保护环的SCR ESD单元10被连接到要受保护免于ESD事件的相关电路上。现在主要参考图3，沿着由箭头11所示的PNPN电流通路可以简要说明本发明操作的示例。在端子12处发生ESD事件会对电阻器26OUT设置负载。电阻器26OUT汲取足够的电流来减轻对P区20OUT的偏置，以便触发SCR ESD单元10，这然后通过输出端子14使过多的ESD能量避开输入端子12处的受保护电路。可以从图3看出，PNPN通路11从端子12开始，到保护环16IN端子侧的P+材料，再到下面的P型材料20IN，到分界N型势垒22，再到P型材料20OUT，接着到N+18OUT，并最终到达输出端子14。通过检查该图，本领域技术人员应该理解，在反向极性ESD事件的情况下，可以实现从输出端子14到输入端子12的镜像PNPN通路。
[021]当面对快速瞬变时，完整的保护环结构15IN、15OUT防止SCRESD保护单元10发生锁定。完整的保护环可有效地表现为滤波器，其防止由于在快速瞬变电压摆动(swing)过程中电流积累在PN结内而形成锁定。已发现所示和所述的本发明的示例实施例在具有快速瞬变(例如，＞10V/ns)的应用中有用，且没有错误的触发。因此，本发明可以被用于向预期中有快速瞬变的应用(例如，在相对快速的驱动电路中)提供ESD保护。此外，本发明可以被用于双向应用中，其中受保护电路会受到电压摆动的影响，这些电压摆动将输入端子带到高于和低于输出端子电压的电压水平上。例如，所示和所述的本发明优选实施例可以被用于保护高速驱动端子，其受到从-30V到+30V的电压摆动。
[022]如这里其它地方所示，保护环15IN、15OUT具有提供用于触发SCR ESD保护单元10的电阻26IN、26OUT的特征。提供合适电阻器26IN、26OUT的一个优选技术包括利用本技术领域所知的硅化阻止工艺(blocked silicide process)在所示保护环15IN、15OUT的SCR表面侧17IN、17OUT布置电阻区。在硅化阻止工艺中，可防止在需要电阻的区域形成低电阻硅化物层。在此处所述的当前优选实施例中这些电阻器指的是硅化阻止(silicide block)电阻器。尽管利用普通加工技术来实现本发明的电阻器时硅化阻止工艺是优选，但也可以利用提供用于触发SCR的电阻的可替代方法。已经确定电阻水平在约2至1000欧姆范围内特别适用于实现本发明的优选实施例。这一电阻范围一般利用当前常用的加工尺寸，例如，总面积～40um×80um。这一尺寸及由此产生的电阻可以发生改变而不偏离本发明的原理。例如，使ESD保护单元的尺寸增大一倍可以使该电阻范围降低约一半。本领域技术人员应该认识到实现本发明的双向方面是因为所示和所述的电阻器26IN、26OUT的效果。对电阻的数量进行选择以便提供足以触发SCR ESD单元10来对某一电压水平作出响应的电流，该电压水平是基于相关电路的预期操作预先确定的。电阻器26上没有负载，泄漏电流是低的，因为SCR ESD单元10不导通。因此，在功耗方面本发明是有效的。
[023]图4示出了本发明可替代实施例的局部截面视图。这里示出了对称的构形，其包括对SCR ESD单元10的两个端子12、14的隔离。如图所示，扩展的隐埋N阱28位于输入端子12和输出端子14之下。通过添加外部N阱30来隔离端子12、14，该外部N阱30与N埋层28相连且与每个端子12、14邻接。在这一实施例中，不论极性如何均对连接到受保护电路上的端子进行隔离。在其它方面，本示例在结构和操作方面与图2和图3所示和所述的示例相似；对ESD事件作出响应的电流通路，即PNPN结构，是相同的。
[024]本发明的方法和电路提供多个优点，其包括但不局限于提供具有减小的面积和功耗的可靠双向ESD保护。本发明另外的优点包括在双向操作环境中提供快速有效的ESD保护并避免由快速瞬变所导致的锁定的能力。尽管通过参考某些示例性实施例对本发明进行描述，这里所描述的实施例并不认为是限制意义上的。通过参考附图、说明书和权利要求，对本领域技术人员来说这些示例性实施例的各种修改和组合以及本发明的其它优点和实施例是很明显的。
Claims (12)
1.一种保护电子电路免受ESD损坏的方法，其包括：
通过操作将SCR电路耦合到所述电子电路的端子上；
向所述SCR电路提供完整的保护环以屏蔽所述SCR免于被快速瞬变所触发；
向所述保护环提供电阻以便在出现ESD事件时触发所述SCR。
2.根据权利要求1所述的保护电子电路免受ESD损坏的方法，其进一步包含在大约2-1000欧姆的范围内选择所述保护环电阻的步骤。
3.根据权利要求1所述的保护电子电路免受ESD损坏的方法，其进一步包含选择小于2欧姆的所述保护环电阻的步骤。
4.根据权利要求1所述的保护电子电路免受ESD损坏的方法，其中向所述保护环提供电阻的步骤进一步包含利用硅化阻止工艺在所述保护环中加工一个或更多个电阻器。
5.根据权利要求1所述的保护电子电路免受ESD损坏的方法，其进一步包含隔离端子耦合的步骤。
6.一种包含ESD保护单元的集成电路，其包含：
一SCR电路，其被耦合到相关电路的通路中来进行ESD保护，所述SCR电路在正偏SCR结处具有保护环；
一电阻器，其处于所述SCR保护环中，用于在出现ESD事件时触发所述SCR。
7.根据权利要求6所述的集成电路，其进一步包含：
一第二SCR电路，其被耦合到所述相关电路的所述通路中来进行ESD保护，至少一个所述SCR电路在所述正偏SCR结处具有所述保护环；
其中所述电阻器包含被合并到每个含保护环的SCR电路中的电阻器，其用于在出现ESD事件时触发所述含保护环的SCR电路。
8.根据权利要求6或7所述的ESD保护单元，其中所述电阻器具有处于大约2-1000欧姆的范围内的电阻值。
9.根据权利要求6或7所述的ESD保护单元，其中所述电阻器具有小于2欧姆的电阻值。
10.根据权利要求6或7所述的ESD保护单元，其进一步包含用于隔离耦连到所述相关电路的隔离结构。
11.根据权利要求6或7所述的ESD保护单元，其中所述隔离结构进一步包含N阱和相邻的N埋层。
12.根据权利要求6或7所述的ESD保护单元，其中所述隔离结构进一步包含与两个相邻N阱相连的N埋层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/177,755 | 2005-07-08 | ||
| US11/177,755 US7427787B2 (en) | 2005-07-08 | 2005-07-08 | Guardringed SCR ESD protection |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101258656A true CN101258656A (zh) | 2008-09-03 |
Family
ID=37618103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200680032440.9A Pending CN101258656A (zh) | 2005-07-08 | 2006-07-10 | 含保护环的scr esd保护 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7427787B2 (zh) |
| EP (1) | EP1905141A4 (zh) |
| CN (1) | CN101258656A (zh) |
| WO (1) | WO2007008682A2 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425583A (zh) * | 2013-08-20 | 2015-03-18 | 旺宏电子股份有限公司 | 半导体装置及其制造方法 |
| CN114050180A (zh) * | 2021-10-08 | 2022-02-15 | 南京矽力微电子技术有限公司 | 对称的可控硅结构及其制造方法 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI353991B (en) | 2003-05-06 | 2011-12-11 | Syntonix Pharmaceuticals Inc | Immunoglobulin chimeric monomer-dimer hybrids |
| US20080002321A1 (en) * | 2006-06-29 | 2008-01-03 | Bart Sorgeloos | Electrostatic discharge protection of a clamp |
| DE102006049507B4 (de) * | 2006-10-17 | 2016-05-25 | Sew-Eurodrive Gmbh & Co Kg | Anlage und Verfahren zum Betreiben einer Anlage |
| US7549135B2 (en) * | 2006-12-05 | 2009-06-16 | International Business Machines Corporation | Design methodology of guard ring design resistance optimization for latchup prevention |
| US20080144244A1 (en) * | 2006-12-11 | 2008-06-19 | Benjamin Van Camp | Well potential triggered esd protection |
| US8737027B1 (en) * | 2007-07-27 | 2014-05-27 | Cypress Semiconductor Corporation | ESD protection device with charge collections regions |
| US7911750B2 (en) | 2008-02-27 | 2011-03-22 | Freescale Semiconductor, Inc. | Resistor triggered electrostatic discharge protection |
| JPWO2009119799A1 (ja) * | 2008-03-28 | 2011-07-28 | 日本電気株式会社 | ループ素子及びノイズ解析装置 |
| US8238067B2 (en) * | 2008-12-11 | 2012-08-07 | Ati Technologies Ulc | Electrostatic discharge circuit and method |
| US8134813B2 (en) * | 2009-01-29 | 2012-03-13 | Xilinx, Inc. | Method and apparatus to reduce footprint of ESD protection within an integrated circuit |
| US20100301389A1 (en) * | 2009-05-29 | 2010-12-02 | Kushner Vadim A | Esd protection structure |
| CN101847633B (zh) * | 2010-05-05 | 2011-10-26 | 北京大学 | 一种静电保护器件及其制备方法 |
| AU2011274423B2 (en) | 2010-07-09 | 2016-02-11 | Bioverativ Therapeutics Inc. | Chimeric clotting factors |
| US8503140B2 (en) | 2010-10-05 | 2013-08-06 | International Business Machines Corporation | Bi-directional back-to-back stacked SCR for high-voltage pin ESD protection, methods of manufacture and design structures |
| US9165891B2 (en) | 2010-12-28 | 2015-10-20 | Industrial Technology Research Institute | ESD protection circuit |
| TWI409938B (zh) | 2010-12-28 | 2013-09-21 | Ind Tech Res Inst | 靜電放電保護電路 |
| US8476736B2 (en) * | 2011-02-18 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low leakage diodes |
| US8536012B2 (en) | 2011-07-06 | 2013-09-17 | International Business Machines Corporation | Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases |
| US8692289B2 (en) * | 2012-07-25 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fast turn on silicon controlled rectifiers for ESD protection |
| US8994068B2 (en) | 2012-08-30 | 2015-03-31 | Freescale Semiconductor, Inc. | ESD protection device |
| US9093491B2 (en) | 2012-12-05 | 2015-07-28 | International Business Machines Corporation | Bipolar junction transistors with reduced base-collector junction capacitance |
| US8956945B2 (en) | 2013-02-04 | 2015-02-17 | International Business Machines Corporation | Trench isolation for bipolar junction transistors in BiCMOS technology |
| US9129806B2 (en) | 2013-05-22 | 2015-09-08 | Freescale Semiconductor Inc. | Protection device and related fabrication methods |
| US9502890B2 (en) | 2013-05-22 | 2016-11-22 | Freescale Semiconductor, Inc. | Protection device and related fabrication methods |
| US9543420B2 (en) | 2013-07-19 | 2017-01-10 | Nxp Usa, Inc. | Protection device and related fabrication methods |
| CN103730461A (zh) * | 2014-01-16 | 2014-04-16 | 湘潭大学 | 一种具有高维持电压的scr结构及其制作方法 |
| US9287255B2 (en) | 2014-07-09 | 2016-03-15 | Freescale Semiconductor Inc. | ESD protection device and related fabrication methods |
| US9893050B2 (en) | 2015-06-30 | 2018-02-13 | Nxp Usa, Inc. | ESD protection structure |
| US9831232B2 (en) | 2015-10-02 | 2017-11-28 | Nxp Usa, Inc. | ESD protection device |
| US11088134B2 (en) | 2016-11-07 | 2021-08-10 | Dialog Semiconductor (Uk) Limited | Electrostatic discharge device and split multi rail network with symmetrical layout design technique |
| US10141300B1 (en) * | 2017-10-19 | 2018-11-27 | Alpha And Omega Semiconductor (Cayman) Ltd. | Low capacitance transient voltage suppressor |
| EP3591698A1 (en) | 2018-07-04 | 2020-01-08 | NXP USA, Inc. | Unidirectional esd protection with buried breakdown thyristor device |
| CN109119417B (zh) * | 2018-08-24 | 2021-10-26 | 电子科技大学 | 闩锁免疫的双向esd防护器件 |
| CN109065537B (zh) * | 2018-08-24 | 2021-01-08 | 电子科技大学 | 用于esd防护的高维持电流scr器件 |
| CN109103182B (zh) * | 2018-08-24 | 2022-03-29 | 电子科技大学 | 双向esd防护器件 |
| CN109103185A (zh) * | 2018-08-24 | 2018-12-28 | 电子科技大学 | 一种抗latch-up的双向ESD防护器件 |
| US11296075B2 (en) * | 2018-08-31 | 2022-04-05 | Texas Instruments Incorporated | High reliability polysilicon components |
| CN110335865B (zh) * | 2019-06-26 | 2021-12-03 | 电子科技大学 | 一种能够抑制电流饱和效应的高鲁棒性双向scr器件 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3904931A (en) * | 1973-08-03 | 1975-09-09 | Rca Corp | Overvoltage protection circuit |
| TW359024B (en) | 1996-05-28 | 1999-05-21 | Winbond Electronics Corp | Stage silicon control rectifier protection circuit and the structure |
| US6172404B1 (en) | 1997-10-31 | 2001-01-09 | Texas Instruments Incorporated | Tuneable holding voltage SCR ESD protection |
| US6365924B1 (en) | 1998-06-19 | 2002-04-02 | National Semiconductor Corporation | Dual direction over-voltage and over-current IC protection device and its cell structure |
| US20020079538A1 (en) | 2000-03-30 | 2002-06-27 | Yuan-Mou Su | Scr-type electrostatic discharge protection circuit |
| TW511269B (en) * | 2001-03-05 | 2002-11-21 | Taiwan Semiconductor Mfg | Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit |
| TW495952B (en) | 2001-07-09 | 2002-07-21 | Taiwan Semiconductor Mfg | Electrostatic discharge protection device |
| US6573566B2 (en) | 2001-07-09 | 2003-06-03 | United Microelectronics Corp. | Low-voltage-triggered SOI-SCR device and associated ESD protection circuit |
| TW504828B (en) * | 2001-08-17 | 2002-10-01 | Winbond Electronics Corp | Bi-directional electrical overstress and electrostatic discharge protection apparatus |
| US20030042498A1 (en) * | 2001-08-30 | 2003-03-06 | Ming-Dou Ker | Method of forming a substrate-triggered SCR device in CMOS technology |
| US6610262B1 (en) | 2002-03-04 | 2003-08-26 | Taiwan Semiconductor Manufacturing Company | Depletion mode SCR for low capacitance ESD input protection |
| US6791146B2 (en) * | 2002-06-25 | 2004-09-14 | Macronix International Co., Ltd. | Silicon controlled rectifier structure with guard ring controlled circuit |
| US7179691B1 (en) * | 2002-07-29 | 2007-02-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for four direction low capacitance ESD protection |
| TW586124B (en) * | 2002-09-18 | 2004-05-01 | Macronix Int Co Ltd | ESD protection apparatus and method for a high-voltage input pad |
| US6989572B2 (en) * | 2003-07-09 | 2006-01-24 | Semiconductor Components Industries, L.L.C. | Symmetrical high frequency SCR structure |
| TWI223432B (en) | 2003-12-18 | 2004-11-01 | Univ Nat Chiao Tung | Double-triggered silicon controller rectifier and relevant circuitry |
| TWI231033B (en) * | 2004-06-04 | 2005-04-11 | Macronix Int Co Ltd | ESD protection circuit |
-
2005
- 2005-07-08 US US11/177,755 patent/US7427787B2/en active Active
-
2006
- 2006-07-10 CN CN200680032440.9A patent/CN101258656A/zh active Pending
- 2006-07-10 EP EP06774570A patent/EP1905141A4/en not_active Withdrawn
- 2006-07-10 WO PCT/US2006/026549 patent/WO2007008682A2/en active Application Filing
-
2008
- 2008-08-28 US US12/199,948 patent/US7566595B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425583A (zh) * | 2013-08-20 | 2015-03-18 | 旺宏电子股份有限公司 | 半导体装置及其制造方法 |
| CN114050180A (zh) * | 2021-10-08 | 2022-02-15 | 南京矽力微电子技术有限公司 | 对称的可控硅结构及其制造方法 |
| CN114050180B (zh) * | 2021-10-08 | 2024-05-17 | 南京矽力微电子技术有限公司 | 对称的可控硅结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007008682A2 (en) | 2007-01-18 |
| US20070008667A1 (en) | 2007-01-11 |
| US7427787B2 (en) | 2008-09-23 |
| EP1905141A2 (en) | 2008-04-02 |
| WO2007008682A3 (en) | 2007-04-05 |
| EP1905141A4 (en) | 2011-07-20 |
| US20080309394A1 (en) | 2008-12-18 |
| US7566595B2 (en) | 2009-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101258656A (zh) | 含保护环的scr esd保护 | |
| CN100388462C (zh) | 保护互补金属氧化物半导体器件免受静电放电影响的方法 | |
| US4896243A (en) | Efficient ESD input protection scheme | |
| US5686751A (en) | Electrostatic discharge protection circuit triggered by capacitive-coupling | |
| US8049250B2 (en) | Circuit and method for power clamp triggered dual SCR ESD protection | |
| US5521783A (en) | Electrostatic discharge protection circuit | |
| US10263419B2 (en) | Transient voltage protection circuits, devices, and methods | |
| CN103579224B (zh) | Esd保护 | |
| US20060017109A1 (en) | High voltage ESD-protection structure | |
| JPH10126962A (ja) | 高圧保護回路 | |
| EP3107122B1 (en) | An electrostatic discharge protection device | |
| US6756642B2 (en) | Integrated circuit having improved ESD protection | |
| US6353237B1 (en) | ESD protection circuit triggered by diode | |
| US5670814A (en) | Electrostatic discharge protection circuit triggered by well-coupling | |
| KR20080076403A (ko) | 정전기 방전 보호 소자 | |
| CN101257018A (zh) | 一种具有离散多晶栅结构的静电保护电路 | |
| US20140211347A1 (en) | Bi-directional esd protection circuit | |
| US5557130A (en) | ESD input protection arrangement | |
| CN101814498B (zh) | 一种内嵌nmos辅助触发可控硅结构 | |
| US20150340358A1 (en) | Surrounded emitter bipolar device | |
| CN101859767A (zh) | 一种用于完全硅金属化工艺的高压静电保护器件及其相应的生产方法 | |
| KR100927808B1 (ko) | 폴리실리콘 유계 스냅백 장치 | |
| CN101271891B (zh) | 静电放电保护装置及其制造方法 | |
| CN101887894B (zh) | 静电放电防护装置 | |
| US8916934B2 (en) | Bi-directional electrostatic discharge (ESD) protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080903 |