CN101238566A - 器件识别方法、器件制造方法以及电子器件 - Google Patents

器件识别方法、器件制造方法以及电子器件 Download PDF

Info

Publication number
CN101238566A
CN101238566A CNA200580051329XA CN200580051329A CN101238566A CN 101238566 A CN101238566 A CN 101238566A CN A200580051329X A CNA200580051329X A CN A200580051329XA CN 200580051329 A CN200580051329 A CN 200580051329A CN 101238566 A CN101238566 A CN 101238566A
Authority
CN
China
Prior art keywords
test
electronic device
identifying information
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200580051329XA
Other languages
English (en)
Other versions
CN101238566B (zh
Inventor
冈安俊幸
须川成利
寺本章伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Advantest Corp
Original Assignee
Tohoku University NUC
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Advantest Corp filed Critical Tohoku University NUC
Publication of CN101238566A publication Critical patent/CN101238566A/zh
Application granted granted Critical
Publication of CN101238566B publication Critical patent/CN101238566B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

本发明提供电子器件的器件识别方法，是识别具有电子器件实际工作时工作的实际工作电路；以及设有多个测试用元件，在测试电子器件时工作的测试用电路的电子器件的器件识别方法；该方法具有：特性测量步骤，其测试多个测试用元件的电特性；识别信息存储步骤，其作为电子器件的识别信息存储各个测试用元件的电特性；识别信息取得步骤，其为了识别所需的电子器件，测量该电子器件中包含的多个测试用元件的电特性，取得该电子器件的识别信息；匹配步骤，其将识别信息取得步骤取得的前述识别信息与识别信息存储步骤存储的识别信息进行比较，当识别信息一致的情况下，判定为同一电子器件。

Description

器件识别方法、器件制造方法以及电子器件
技术领域
本发明涉及半导体电路等的电子器件、识别电子器件的器件识别方法，以及制造电子器件的器件制造方法。本发明尤其涉及设置了TEG(Test Element Group)等的测试用电路的电子器件以及与该电子器件有关的器件识别方法及器件制造方法。
背景技术
多年来，在制造半导体电路等的电子器件时，均是在一块晶片上形成多个电子器件，将该晶片切割成各个电子器件。因此，在切断晶片之后，难以识别出各个电子器件是在哪块晶片的哪个位置上形成的。因此，当电子器件中产生不良、故障等情况下，难以分析其原因。
针对此问题，众所周知的有给电子器件附加识别信息的技术。例如在各个电子器件的表面上赋予光学识别码的方法，以及使识别信息电气性存储在各个电子器件中的方法等。
相关专利文献等，因目前并不掌握，因而省略其表述。
然而，现用的识别方法除电子器件中正常设置的电路之外，还需要设置保持该识别信息的手段，从而恶化了电子器件的面积效率和制造效率等。
因此，本发明的目的在于提供一种能够解决上述课题的电子器件识别方法、电子器件制造方法以及电子器件，该目的可通过组合权利要求范围内的独立权利要求中所述的特征实现。从属权利要求规定了本发明的更为有利的具体实施例。
发明内容
为了解决上述课题，本发明的第1方案提供一种器件识别方法，是识别配置有电子器件实际工作时工作的实际工作电路，以及设有多个测试用元件，在测试电子器件时工作的测试用电路的电子器件的器件识别方法，该方法具有：特性测量步骤，其测试多个测试用元件的电特性；识别信息存储步骤，其作为电子器件的识别信息存储各个测试用元件的电特性；识别信息取得步骤，其为了识别所需的电子器件，测试该电子器件中包含的多个测试用元件的电特性，取得该电子器件的识别信息；匹配步骤，其将识别信息取得步骤取得的识别信息与识别信息存储步骤存储的识别信息进行比较，当识别信息一致的情况下，判定为同一电子器件。
特性测量步骤可在一个晶片上形成多个电子器件的状态下测试测试用元件的电特性；识别信息取得步骤在晶片被切割，各个电子器件分离的状态下测试测试用元件的电特性。
在识别信息存储步骤内，可把表示各个测试用元件的电特性是否比预先规定的第1基准值大的信息作为识别信息存储；可在识别信息存储步骤内，把表示各个测试用元件的电特性是否比不同于第1基准值的第2基准值大的信息作为识别信息取得。
器件识别方法还可具有评价步骤，是在匹配步骤内识别信息一致的情况下，根据特性测量步骤内测试出的电特性和识别信息取得步骤内测试出的电特性的差分评价前述电子器件的劣化。
本发明的第2方案提供一种器件制造方法，是制造配置有电子器件实际工作时工作的实际工作电路，以及设有多个测试用元件，在测试电子器件时工作的测试用电路的电子器件的制造方法，该制造方法具有：实际电路形成步骤，其在晶片上形成各个电子器件的实际工作电路；第1测试用电路形成步骤，其在把晶片切割成各个电子器件时的切割线上形成第1测试电路；第2测试用电路形成步骤，在晶片的与切割线不同的区域内形成第2测试用电路；特性测量步骤，其测量各个测试用电路中包含的测试用元件的电特性；识别信息存储步骤，其把特性测量步骤中测量出的电特性中，第2测试用电路中包含的测试用元件的电特性作为对应的电子器件的识别信息存储；切割步骤，其把晶片切割为各个电子器件。
识别信息存储步骤可把各个电子器件的识别信息与该电子器件的晶片上的位置逐一对应后存储。
在本发明的第3方案提供一种电子器件，其具有：电子器件实际工作时工作的实际工作电路；测试电子器件时工作的第3测试用电路以及第2测试用电路；电子器件实际工作时，通过维持不给第2测试用电路外加电源电压的状态，给实际工作电路及第3测试用电路外加电源电压，在识别电子器件时，给第2测试用电路外加电源电压的电源部。
电源部可给实际工作电路以及第3测试用电路外加大致相同的电源电压。第3测试用电路和第2测试用电路可具有大致相同的电路构成。
第2测试用电路可具有：电气性并联设置的多个测试用元件；选择部，其在测试电子器件时，将各个测试用元件依次控制为导通状态；识别信息输出部，其将选择部依次控制为导通状态的测试用元件的各自的端电压作为电子器件的识别信息输出。
第3测试用电路可具有：电气性并联设置的多个测试用元件；选择部，其在测试电子器件时，将各个测试用元件依次控制为导通状态；特性输出部，其依次输出选择部依次控制为导通状态的测试用元件的端子电压；状态维持部，其在电子器件实际工作时，将多个测试用元件维持在导通状态。
上述发明概要并未全部列举出本发明的必要特征，这些特征群的局部组合又可构成发明。
发明效果
若采用本发明，可取得识别电子器件的信息。此外，由于可将为评价电子器件的特性而设置的测试用元件的电特性作为识别信息存储，因而无需另行设置赋予电子器件识别信息的专用构成即可提高电子器件的面积效率、制造效率。
附图说明
图1是本发明的实施方式涉及的测量装置100的构成示意图。
图2是在晶片500上形成的电子器件510的示意图。
图3是测试用电路300的构成示意图。
图4是测试各个测试用元件314的阈值电压，生成电子器件510的识别信息的器件识别方法的流程图。
图5是识别信息存储部20存储的电子器件510的识别信息示意图。
图6是评价各个电子器件510的劣化的评价方法的流程图。
图7是特性测量部16生成识别信息的方法示意图。
图7(a)示出在同一块晶片500上形成多个电子器件510的状态下生成识别信息的情况。
图7(b)示出晶片500被切割，在各个电子器件510分离的状态下生成识别信息的情况。
图8是测试各个测试用元件314的电流电压特性，生成电子器件510的识别信息的器件识别方法的流程图。
图9是测试各个测试用元件314的PN结漏电流，生成电子器件510的识别信息的器件识别方法的流程图。
图10是测试用电路300中包含的各个单元310构成的另一示意图。
图11是测试各个测试用元件372的栅极漏电流，生成电子器件510的识别信息的器件识别方法的流程图。
图12是单元310构成的另一示意图。
图13是制造电子器件510的器件制造方法的说明图。
图14是电子器件510构成的另一示意图。
附图标记
10.测试头，12.ADC，14.控制部，16.特性测量部，20.识别信息存储部，22.一致检出部，100.测量装置，300.测试用电路，302.列方向选择部，304.行方向选择部，306.列方向选择晶体管，310.元件，312.开关用晶体管，314.测试用元件，316.行方向选择晶体管，318.电流源，320.输出部，371.栅极电压控制部，372.测试用元件，374.第1开关，376.第2开关，378、380.复位用晶体管，382.电压外加部，384.NMOS晶体管，386.PMOS晶体管，388.积分电容，390.输出用晶体管，392.列方向选择晶体管，394.应力外加部，395.晶体管，396.列方向选择晶体管，397.晶体管，500.晶片，510.电子器件，520.实际工作电路，530.电源部。
具体实施方式
下面通过发明的实施方式说明本发明，但以下的实施方式并不限定权利要求范围涉及的发明，此外，实施方式中说明的特征组合的全部未必都是发明的解决手段中必须具有的。
图1是本发明的实施方式涉及的测量装置100的构成图。测量装置100是测试形成多个电子器件的晶片500电特性的装置，配置有测试头10、ADC12、控制部14、特性测量部16、显示装置18、识别信息存储部20、以及一致检出部22。
测试头10与设置在晶片500上的多个电子器件电连接，与该电子器件上形成的测试用电路进行信号收发。控制部14通过测试头10控制各个电子器件的测试用电路。ADC12通过测试头10把各个测试用电路输出的信号变换为数字数据。
特性测量部16根据ADC12输出的数字数据，测试各个测试用电路的电特性，例如，特性测量部16测试该测试用电路中包含的多个测试用元件的电特性。该测试元件例如是晶体管，特性测量部16测试各个测试用元件的阈值电压、电流电压特性、漏电流等。
根据特性测量部16测试出的该电特性，可判定各个电子器件是否良好。例如，可针对各个电子器件，根据电子器件中包含的测试用元件的电特性的误差，判定电子器件是否良好。
显示装置18显示各测试用元件的电特性。例如，显示装置18在显示装置18的显示面上，以与各测试用元件对应的坐标显示与各测试用元件的阈值电压的电压值对应的特性信息。
识别信息存储部20针对各个电子器件，将电子器件中包含的测试用元件的电特性作为该电子器件的识别信息存储。例如，识别信息存储部20把各个测试用元件的电特性值与预先规定的基准值比较，将比较结果作为识别信息存储。在此处，识别信息存储部20可将各个电子器件的识别信息与晶片500的批次号、晶片500的识别号(晶片500的流水号等)、晶片500中的该电子器件的位置、特性测量部16测试出的电特性的值逐一对应后存储。此外，存储识别信息的情况下，特性测量部16最好在多个电子器件在同一块晶片500上形成的状态下测试测试用元件的电特性。
采用此种构成可取得识别电子器件的信息。此外，由于可将为评价电子器件的电特性而设置的测试用元件的电特性作为识别信息存储，因而无需另行设置赋予电子器件识别信息的专用构成即可提高电子器件的面积效率、制造效率。
此外，测量装置100也可把电子器件的识别信息与电子器件的批次号、晶片500上的位置等制造履历逐一对应后存储。测量装置100也可在电子器件的制造工序之中的多个时间点上测试电子器件中包含的测试用电路的电特性。并把该电特性与该电子器件的识别信息逐一对应后存储。采用此种构成，可在电子器件中产生不良、故障等情况下，通过检出该电子器件的识别信息，与预先存储的识别信息进行比较，即可调查产生不良的电子器件的制造履历。因此可进行不良等的详细分析。
例如，在通过切割晶片500分离为各个器件之后，电子器件中产生不良、故障等情况下，测量装置100测试该电子器件的测试用电路的电特性。这时的测量装置100的动作与测试分离前的器件时的动作相同。例如，特性测量部16测试该电子器件的测试用电路中包含的多个测试用元件的电特性。并且，特性测量部16根据该电特性取得该电子器件的识别信息。
一致检出部22将特性测量部16取得的识别信息与识别信息存储部20预先存储的识别信息进行比较，检出其是否与某个识别信息一致。一致检出部22在识别信息一致的情况下，判定为同一电子器件。采用此种构成，即使在切割晶片500分离为各个器件之后，仍可识别电子器件是哪个电子器件。可调查该电子器件的制造履历。
例如，电子器件在市场上销售并被使用后出现了故障的情况下，电子器件的供应商回收该电子器件，进行故障分析。在此情况下，有必要调查该电子器件是以怎样的履历制造的。若采用本例中的测量装置100，可根据电子器件的识别信息，很简单地调查该电子器件的制造履历。此外，由于测试用电路在电子器件实际工作时不工作，因而测试用电路中包含的测试用元件的电特性的变化很小。因而可高精度地识别电子器件。
图2是在晶片500上形成的电子器件510的示意图。正如图2所示，在晶片500上形成多个电子器件510。电子器件510例如是包含半导体电路的器件。
电子器件510配置有电子器件510实际工作时工作的实际工作电路520，以及测试电子器件510时工作的测试用电路300。测试电子器件510时包括取得电子器件510的识别信息的情况。测试用电路300设有多个测试用元件。例如，测试用电路300作为多个测试用元件可具有多个晶体管。
图3是测试用电路300的构成示意图，测试用电路300具有：列方向选择部302、行方向选择部304、多个列方向选择晶体管(306-1、306-2，以下统称为306)、多个电流源(318-1、318-2，以下统称为318)、输出部320、以及多个单元(310-1～310-4，以下统称为310)。列方向选择晶体管306以及电流源318设置在沿行方向设置的单元310的各个组群内。
多个单元310在晶片500的面内，沿形成行列矩阵的行方向以及列方向分别并联设置。在本例中，示出行方向及列方向上各设置了两个单元310的电路，但行方向以及列方向可以设更多的单元310。例如，测试用电路300具有行方向128列，列方向512行的单元310。
各单元310具有测试用元件314、开关用晶体管312、以及行方向选择晶体管316。各单元310的晶体管也可以是用与电子器件510的实际工作电路520具有的实际工作晶体管相同的工艺形成的MOS晶体管。
各单元310的测试用元件314彼此电气性地并联设置。各个测试用元件314的漏极端子被施予预先规定的电压VDD。提供测试用元件314的池电压的端子虽未图示，但池电压端子可与接地电位连接，此外，通过设定为可独立控制各个晶体管的池电压，还可将测试用元件314的池电压端子和源极连接。此外，测试用元件314也可以是NMOS晶体管或PMOS晶体管中的任意一种。图4所示的电压VDD、电压VG、电压φj、电压VREF可由图1所示的控制部14提供给测试用电路300。
各单元310的开关用晶体管312与各单元的测试用元件314对应设置，将预先规定的栅极电压外加给分别对应的测试用元件314的栅极端子。本例之中，在开关用晶体管312的漏极端子上被赋予预先规定的电压VG，栅极端子上被赋予控制开关用晶体管312动作的电压φj、源极端子可与测试用元件314的栅极端子连接。即，开关用晶体管312在利用电压φj被控制在导通状态的情况下，将与电压VG大致相等的电压外加于测试用元件314的栅极端子，控制在断开状态时，将初始电压大致呈VG的漂移状态的电压外加于测试用元件314的栅极端子。
图3示出将电压φj统一外加给全部单元310的事例。在其它例中，为使PN结漏电流测试时的漏泄时间在所有单元内均一致，也可将电压φj作为脉冲信号从行方向选择部304依次外加给行方向上排列的各个单元310。
各单元310的行方向选择晶体管316可与各单元的测试用元件对应设置。在本例中，各个行方向选择晶体管316的漏极端子可与测试用元件314的源极端子连接。此外，行方向选择晶体管316的源极端子可与对应的列方向选择晶体管306的源极端子连接。即，各个列方向选择晶体管306的源极端子可与对应的多个行方向选择晶体管316的源极端子连接。
行方向选择部304依次选择沿行方向设置的多个单元310组群(本例中为单元组群(310-1、310-2)以及单元组群(310-3、310-4)。此外，列方向选择部302依次选择沿列方向设置的多个单元310组群(本例中为单元组群(310-1、310-3)以及单元组群(310-2、310-4)。采用此种构成，行方向选择部304以及列方向选择部302依次选择各单元310。
在本例中，行方向选择部304在与控制部14提供的选择信号对应的行方向的各个位置上，将各行方向的单元组群内设置的行方向选择晶体管316依次控制为导通状态。此外，列方向选择部302在与控制部14提供的选择信号对应的列方向的各个位置上，将与各列方向的单元组群对应设置的列方向选择晶体管306依次控制为导通状态。控制部14给行方向选择部304以及列方向选择部302提供依次选择各单元310的选择信号。此外，列方向选择部302以及行方向选择部304也可以是把提供的选择信号变换为显示可选择的单元310的位置信号的译码器、移位寄存器等的电路。在此处，所谓位置信号是指可根据选择信号，将与可选择的单元310对应的列方向选择晶体管306以及行方向选择晶体管316控制为导通状态的信号。
采用此种构成，依次选择各单元310内设置的测试用元件314。并可把依次选择出的测试用元件314的源极电压依次提供给输出部320。输出部320把提供来的源电压依次输出给测试头10。输出部320例如是电压转发缓冲器。测量装置100根据各个测试用元件314的源极电压，测试测试用元件314的阈值电压、电流电压特性、低频噪声、PN结漏电流等电特性。
此外，各电流源318是在栅极端子上接受预先规定的电压VREF的MOS晶体管。各电流源318的漏极端子可与对应的多个行方向选择晶体管316的源极端子连接。即，各电流源318对于在行方向上与大致在同一位置上设置的多个测试用元件314共同设置，规定流入对应的测试用元件314中的源极漏极间电流。
若采用图3所示的电路构成，在各个测试用电路300之中，由于可电气性地依次选择多个测试用元件314，依次输出选择出的测试用元件314的源极电压，因而可在短时间内高速测试各个测试用元件314的源极电压。因此，即使在晶片500上设置了多个测试用元件314的情况下，仍然可在短时间内针对所有的测试用元件314进行测试。本例中，可在晶片500的面内设置1万-1000万个左右的测试用元件314。通过针对多个测试用元件314进行测试，可高精度地计算出测试用元件314的特性误差。
图4是测试各个测试用元件314的阈值电压，生成电子器件510的识别信息的器件识别方法的流程图。该器件识别方法具有特性测量步骤(S440～S448)、识别信息生成步骤S450、以及识别信息存储步骤S452。
首先，控制部14给测试用电路300提供图3中说明过的电压VDD、电压VG、电压φj、电压VREF(S440)。这时，控制部14给各电流源318提供固定的电压VREF，使各电流源318生成同样的额定电流。此外，控制部14提供把测试用元件314控制为导通状态的栅极电压VG，提供把各个开关用晶体管312控制为导通状态的电压φj。通过此种控制，控制部14给各个测试用元件314的栅极端子外加把该测试用元件314控制为导通状态的栅极电压。
接着，控制部14把选择可测试阈值电压的测试用元件314的选择信号提供给列方向选择部302以及行方向选择部304(S442)。并且，ADC12测试输出部320的输出电压(S444)。ADC12可把已测试了该输出电压一事通知控制部14。控制部14在收到该通知的情况下，可选择下一个测试用元件314。
接着，特性测量部16根据外加于该测试用元件314上的栅极电压VG、以及输出部320的输出电压，计算出各个测试用元件314的阈值电压(S446)。测试用元件314的阈值电压可通过计算出，例如栅极电压VG和输出电压的差分，即可通过测试用元件314中的栅极源极间的电压获得。
接着，控制部14判定是否测试了所有测试用元件314的阈值电压(S448)，当还有未测试的测试用元件314的情况下，选择下一个测试用元件314，重复S444以及S446的处理。当测试了所有测试用元件314的阈值电压的情况下，特性测量部16根据各个测试用元件314的阈值电压，生成电子器件510的识别信息。并且，识别信息存储部20存储电子器件510的识别信息(S452)。
通过此种动作，可生成并存储电子器件510的识别信息。此外，由于是根据电子器件510的测试中使用的测试用电路300的电特性生成识别信息的，因而既使不在电子器件510中新设保持识别信息的手段，仍然可识别电子器件510。
图5是识别信息存储部20存储的电子器件510的识别信息的示意图。特性测定部16如图3所示，根据配置为矩阵形状的测试用元件314的电特性生成识别信息。特性测量部16也可根据各个测试用元件314的阈值电压等的电特性的特性值和预先规定的基准值的比较结果生成识别信息。如图5所示，生成各个测试用元件314的特性值大于该基准值时显示1，小于该基准值时显示0的行列识别信息。此外，除把电特性值与基准值比较并二进制化之外，既可将电特性值本身作为识别信息存储，也可提取出电特性值的图形中的特征后作为识别信息存储。例如，正如上述，既可通过电特性值的二进制化进行特征提取，也可提取测试用元件314的电特性值的二维图形中的特征。此外，还可把这些识别信息数据压缩后存储。
可通过根据多个测试用元件314的电特性生成电子器件510识别信息，针对各个电子器件510生成不同的识别信息。此外，识别信息存储部20还可将该识别信息压缩后存储。例如，可存储识别信息的数据值为0的行列上的位置(例如在本例中是[X1、Y3]、[X3、Y1]、[X4、Y3])。
图6是评价各个电子器件510的恶化(程度)的评价方法的流程图。在图6之中，测试测试用元件的电特性的步骤S430可通过例如图4中说明过的S440～S448的处理来进行。此外，图6中的S450以及S452的处理与图5中说明过的S450及S452的处理相同。
当进行所需的电子器件510的评价时，测试该电子器件510中包含的多个测试用元件314的电特性，取得电子器件510的识别信息(识别信息取得步骤S454)。该电子器件510例如是晶片500被切割，各个电子器件510处于分离状态下的器件。
接着，比较取得的识别信息和识别信息存储部20存储的识别信息，当识别信息一致的情况下，判定为该电子器件510与识别信息存储部20存储的识别信息所对应的电子器件510是同一个电子器件(匹配步骤S456)。并且，当在匹配步骤S456中识别信息一致的情况下，根据特性测量步骤S430中测试出的电特性和识别信息取得步骤S454中测试出的电特性的差分评价电子器件510的恶化(程度)(评价步骤S458)。通过此种处理即可评价电子器件510的恶化(程度)。
此外，电子器件510中包含的多个测试用元件314分割为多个组群，既能以每个组群各异的工艺规定、器件规格形成，也能以每个组群各异的形态、取向形成。这样即可评价电子器件510的实际工作电路中包含的，各个器件规格等的器件的恶化(程度)。
图7是特性测量部16生成识别信息的方法示意图。图7(a)示出多个电子器件510在同一块晶片500上形成的状态下生成识别信息的情况，图7(b)示出晶片500被切割，各个电子器件510处于分离状态下生成识别信息的情况。
正如图7(a)所示，特性测量部16根据各单元310中包含的测试用元件314的阈值电压和预先规定的第1基准值的比较结果生成识别信息。正如上文所述，特性测量部16生成各个测试用元件314的阈值电压大于基准时显示1，小于基准值时显示0的行列识别信息。识别信息存储部20存储该识别信息。
接着，例如在评价从市场、用户等处回收的电子器件510的恶化(程度)的情况下，如图7(b)所示，特性测量部16根据该电子器件510的各单元310中包含的测试用元件314的阈值电压与预先规定的第2基准值的比较结果，取得该电子器件510的识别信息。
这时，与电子器件510的使用状态相对应，测试用元件314的阈值电压往往恶化。此类情况下，如果比较第1基准值和测试用元件314的阈值电压，则如图7(b)中所示，很可能取得错误的识别信息。
本例中，特性测量部16比较不同于第1基准值的第2基准值和测试用元件314的阀值电压。当用电子器件510因使用而具有减少倾向的电特性取得识别信息的情况下，特性测量部16用比第1基准值小的第2基准值取得识别信息。
特性测量部16可根据生成识别信息存储部20中存储的识别信息时测试出的阈值电压确定第2基准值。例如，特性测量部16在生成识别信息存储部20中存储的识别信息时测试出的阈值电压之中，检出比第1基准值小的阈值电压，可根据检测出的阈值电压中的最大的阈值电压确定第2基准值。例如，可在不超出第1基准值的范围内，将在该阈值电压上增加了规定值的值作为第2基准值使用。在图7(a)所示的例中，可将在单元号X1Y3的测试用元件314的阈值电压上增加了规定值的值作为第2基准值使用。通过此种控制，即可高精度地检测出因使用特性恶化的电子器件510的识别信息。
图8是测试各个测试用元件314的电流电压特性，生成电子器件510的识别信息的器件识别方法的流程图。图8中的处理S400～S410可作为图6中说明过的特性测量步骤S430进行。
首先，控制部14给测试用电路300提供图3中说明过的电压VDD、电压VG、电压φj、电压VREF(S400)。这时，控制部14给各电流源318提供固定电压VREF，使各电流源318生成同样的额定电流。此外，控制部14提供把测试用元件314控制为导通状态的栅极电压VG，提供把各个开关用晶体管312控制为导通状态的电压φj。
接着，控制部14把选择可测试电流电压特性的测试用元件314的选择信号提供给列方向选择部302及行方向选择部304(S402)。并且，控制部14在规定的范围内，使VREF以规定的分解能变化(S406～S408)。这时，ADC12针对各个VREF测试输出部320的输出电压(S404)。即，测量装置100使电流源318生成的源极漏极间电流依次改变，在每个源极漏极间电流上测试测试用元件314的源极电压。这样即可测试出测试用元件314的电流电压特性。
并判定是否已测试了所有测试用元件314的电流电压特性(S410)。当存在未测试的测试用元件314情况下，重复S400～S410的处理，这时，在S402中选择下一个测试用元件314。当测试了所有测试用元件314的电流电压特性的情况下，特性测量部16根据该电流电压特性生成电子器件的识别信息。例如，特性测量部16可根据各自的电流电压特性的倾向、相互电导gm等生成识别信息。
图9是测试各个测试用元件314的PN结漏电流，生成电子器件510的识别信息的器件识别方法的流程图。图9中的处理S460～470可作为图6中说明过的特性测量步骤S430进行。此外，各个开关用晶体管312具有可与对应的测试用元件314的栅极端子连接的PN结。在本例之中，测定该PN结中的漏电流。
首先，控制部14给测试用电路300提供图3中说明过的电压VDD、电压VG、电压φj、电压VRREF(S460)。这时，控制部14给各电流源318提供固定电压VREF，使各电流源生成额定电流。此外，控制部14提供把测试用元件314控制为导通状态的栅极电压VG，提供把各个开关用晶体管312控制为导通状态的电压φj。此外，通过从行方向选择部304给与行方向并列的各个单元310依次提供脉冲信号，可使所有单元的漏电流测定时间一致。
接着，控制部14把选择可测试PN结漏电流的测试用元件314的选择信号提供给列方向选择部302以及行方向选择部304(S462)。并且，控制部14把与选择出的测试用元件314对应的开关用晶体管312控制为断开状态(S464)。即，控制部14给各个开关用晶体管312依次外加使对应的测试用元件314处于导通状态的栅极电压，以及给测试用元件314依次外加使测试用元件314处于断开状态的栅极电压。
接着，特性测量部16对该测试用元件314测试其导通状态时的源极电压，和从导通状态切换到断开状态之后经过规定时间后的源极电压(S466)。在本例中，特性测量部16测试该规定时内的输出部320的输出电压的变化。
接着，特性测量部16根据源极电压的变化，计算出PN结中的漏电流(S468)。开关用晶体管312处于导通状态时，测试用元件314的栅极电容中储存了与栅极电压相对应的电荷。并且，开关用晶体管312切换为断开状态时，栅极电容的电荷可利用PN结中的漏电流放电。因此，PN结漏电流的大小取决于规定时间内的测试用元件314的源极电压的变化量。
接着，判定是否对所有测试用元件314都进行了PN结漏电流测试(S470)。当存在未测试的测试用元件314情况下，重复S462～S470的处理。这时，在S462中选择下一个测试用元件314。当测试了所有的测试用元件314的PN结漏电流情况下，特性测量部16根据该PN结漏电流生成电子器件的识别信息。例如，根据各个测试用元件314的PN结漏电流的电流值生成电子器件的识别信息。
图10是测试用电路300中包含的各个单元310构成的另一示意图。本例中的测试用电路300给测试用元件372外加电应力，利用测试用元件372的栅极绝缘膜上外加了一定电场状态下的，测试用元件372的栅极漏电流，将积分电容388充放电。并且，测量装置100根据规定时间内的积分电容388的电压值的变化计算出各个测试用元件372的栅极漏电流。
各单元310具有：应力外加部394、测试用元件372、栅极电压控制部371、第1开关374、第2开关376、电压外加部382、积分电容388、列方向选择晶体管392、复位用晶体管378、380、以及输出用晶体管390。
应力外加部394通过第1开关374给测试用元件372的栅极绝缘膜外加电应力。例如，当把测试用元件372看作闪存器的存储单元时，应力外加部394对测试用元件372外加用于写入数据及取消数据的电压。
应力外加部394外加应力时，第1开关374分别使测试用元件372的源极端子以及漏极端子与应力外加部394连接，第2开关376成为断开状态，通过此种控制，可给测试用元件372的各个端子外加所需电压及应力。
在本例中，应力外加部394给测试用元件314单独或依次外加下述4种应力。
(1)FN(Fowler-Nordheim)Gate injection
(2)FN Substrate injection
(3)Hot Electron injection
(4)Source Erase
上述(1)～(4)是通过把数据写入测试用元件372，或者取消测试用元件372的数据，给测试用元件372外加应力的手法。此处，应力外加部394既可在实际工作时把数据写入测试用元件372，或取消测试用元件372的数据时把可外加的电压外加到测试用元件372的各个端子上，也可把比实际工作时外加的电压大的电压外加到测试用元件372的各端子上。
此外，各单元310由控制部14赋予复位信号φRES、控制电压VRN、VRP、VR1、VR2、VDD、以及栅极电压VG。栅极电压控制部371把由控制部14赋予的规定的栅电压VG外加给测试用元件372的栅极端子。
第2开关376把测试用元件的源极端子以及漏极端子切换为是否通过电压外加部382与积分电容连接。电压外加部382通过第2开关376给测试用元件372的源极端子以及漏极端子外加固定电压。当第2开关376导通状态下，电压外加部382生成的电压可外加到测试用元件372的源极端子以及漏极端子上。即，电压外加部382通过把固定电压外加到测试用元件372的源极端子以及漏极端子上，把外加到测试用元件372的栅极绝缘膜上的电场控制为大致固定。
电压外加部382具有NMOS晶体管384以及PMOS晶体管386。NMOS晶体管384被赋予可外加于测试用元件372的源极端子以及漏极端子上的电压对应的栅极电压VRN，源极端子通过第2开关376与测试用元件372的源极端子及漏极端子连接，漏极端子与积分电容388连接。此外，PMOS晶体管386与NMOS晶体管384并联设置，赋予与外加于测试用元件372的源极端子以及漏极端子上的电压对应的栅极电压VRP，漏极端子通过第2开关376与测试用元件372的源极端子以及漏极端子连接，源极端子与积分电容388连接。NMOS晶体管384以及PMOS晶体管386具有下列作用：即使积分电容388内积分了栅极漏电流，电位发生变化，仍可使外加于测试用元件372的栅极与源极间或栅极与漏极间的电压大致保持固定。
采用此种构成，无论测试用元件372是P型还是N型，均可给测试用元件372的栅极绝缘膜外加固定的电场，此外，可利用测试用元件372的栅极漏电流，使积分电容388充放电。
积分电容388可利用从测试用元件372的源极端子以及漏极端子输出的栅极漏电流充放电。即，积分电容388积分该栅极漏电流，变换为电压值。此外，复位用晶体管378、380在栅极端子上接收到复位信号φRES情况下，将积分电容388中的电压值初始化为规定的电压VR1。
输出用晶体管390的栅极端子上接收积分电容388中的电压，输出与该电压对应的源极电压。列方向选择晶体管392根据从行方向选择部(VSR)304而来的信号，向列方向选择晶体管306输出输出用晶体管390的源极电压。
图11是测试各个测试用元件372的栅极漏电流，生成电子器件510的识别信息的器件识别方法的流程图。图11中的处理S416～S428可作为图6中说明过的特性测量步骤S430进行。在测试各个测试用元件372的栅极漏电流之前，控制部14首先给各单元310的测试用元件372外加电应力。
这时，控制部14将第1开关374控制为导通状态，将第2开关376控制为断开状态。并且，控制部14控制各单元310的应力外加部394，使应力外加于测试用元件372上。此外，控制部14也可使图10中说明过的(1)～(4)的应力独立或依次外加于测试用元件372上。此外，控制部14给各单元310的测试用元件372大致同时外加应力。
进行以上动作之后，控制部14依次选择各个测试用元件372，测试选择出的测试用元件372的栅极漏电流，但由于测试用元件372的选择动作与图5及图8中说明过的选择动作相同，因而省略其说明。在本例之中，就测试一个测试用元件372的栅极漏电流的动作加以说明。
首先，控制部14将第1开关374控制为断开状态，将第2开关376控制为导通状态。并且，控制部14在测试用元件372的栅极端子上外加大致为0V的栅极电压(S416)。这时，在测试用元件372上不产生栅极漏电流。
接着，控制部14把积分电容388的电压设定为规定的初始电压值。这时，控制部14通过控制复位用晶体管380给积分电容388设定初始电压VR1。该设定通过提供把复位用晶体管378、380控制为导通状态的复位信号φRES来进行。
接着，特性测量部16把积分电容388的电压设定为初始电压值之后，读出规定时间内的积分电容388的电压值的变化(S418)。这时，控制部14使列方向选择部302以及行方向选择部304选择该单元310。此外，特性测量部16将输出部320输出的电压作为积分电容388的电压接受。
接着，特性测量部16根据该规定期间内的输出部320输出电压的变化量，计算出单元310的本底电流的电流值(第1电流值)(S420)。这时，由于测试用元件372内未产生栅极漏电流，因而积分电容388利用本底电流充放电。因此，根据规定期间内的积分电容388的电压变化，即可测试出本底电流。
接着，控制部14给测试用元件372的栅极端子外加正或者负的栅极电压(S422)。这时，控制电压VRN、VRP，使外加于测试用元件372的栅极与源极间或栅极与漏极间的电压大致保持固定。这时，测试用元件372上产生与栅极电压对应的栅极漏电流。
接着，控制部14把积分电容388的电压设定为规定的初始电压值。并且，特性测量部16把积分电容388的电压设定为初始电压值之后，读出前述规定期间内的积分电容388的电压值的变化(S424)。
接着，特性测量部16根据该规定期间内的积分电容388的电压值的变化量，计算出表示本底电流与栅极漏电流之和的第2电流值(S426)。这时，积分电容388可利用本底电流与栅极漏电流之和的电流充放电。因此，根据规定期间内的积分电容388的电压变化，即可测试出本底电流与栅极漏电流之和的电流。
接着，特性测量部16通过从计算出的第2电流值中减去第1电流值，计算出栅极漏电流的电流值(S428)。通过此种控制，即可排除本底电流的影响，高精度地测试出测试用元件372的栅极漏电流。此外，由于是把栅极漏电流积分后进行测试的，因而可测试出微小的栅极漏电流。特性测量部16根据各个测试用元件372的栅极漏电流的电流值生成识别信息。
图12是单元310构成的其他示意图。在本例中的各单元310中，从控制部14赋予电压VDD，VSE，VG，信号φSE，φS，φD，φHE，并且由行方向选择部(VSR)304给与变换了选择信号的位置信号。
各单元310具有测试用元件372、应力外加部394、以及列方向选择晶体管396。在应力外加部394中，给与电压VSE、VDD，给与信号φSE，φS，φD，φHE。应力外加部394连接测试用元件372的源极端子以及漏极端子，并且根据所赋予的信号，对测试用元件372的源极端子以及漏极端子外加电压。
在本例中，应力外加部394具有被连接在测试用元件372的源极端子上的源极侧应力外加部394-1和被连接在测试用元件372的漏极端子一侧上的漏极侧应力外加部394-2。
源极侧应力外加部394-1具有输送电压VSE的母线、与接地电位之间串联设置的两个晶体管(395-1，395-2)。另外，连接两个晶体管(395-1，395-2)的源漏极接点与测试用元件372的源极端子连接。另外，在母线侧的晶体管395-1的栅极端子给与信号φSE，另外，在接地电位一侧的晶体管395-2的栅极端子中给与信号φS。
漏极侧应力外加部394-2，具有给与电压VDD的母线和与接地电位之间串联设置的两个晶体管(397-1，397-2)。另外，连接两个晶体管(397-1，397-2)的源漏极接点与测试用元件372的漏极端子连接。另外，在母线侧的晶体管397-1的栅极端子给与信号φHE，另外，在接地电位一侧的晶体管397-2的栅极端子给与信号φD。
控制部14在应力外加部394施加信号φse、信号φS、信号φD、信号φHE。应力外加部394根据被给与的信号对测试用元件372外加在图10说明过了的(1)～(4)的应力。例如，在对测试用元件372外加(4)Source Erase的应力的时候，控制部14向应力外加部394供给表示高电平(H)的信号φs。
另外，控制部14也可以在外加(2)FN Substrate injection的应力的时候，供给表示高电平的信号φSE。另外，控制部14，还可以在外加(3)Hot Electron injection的应力的时候，供给表示高电平的信号φHE。另外，控制部14也可以在外加(1)FN Gateinjection的应力的时候供给为高电平的信号φD。
这样，控制部14根据应该外加的应力，通过控制信号φSE、信号φS、信号φD、信号φHE能够分别对测试用元件372的源极端子及漏极端子外加与应该外加的应力对应的电压。
测量装置100在让应力外加部394依次外加上述的应力之后，测量测试元件372的栅极漏电流。这时，对测试用元件372的栅极端子，外加所规定的栅极电压VG。以及行方向选择部304将列方向选择晶体管396控制成导通状态。
列方向选择晶体管396具有与测试用元件372的源极端子连接、用于切换是否让源极电流通过的晶体管，和与漏极端子连接、用于切换是否让漏极电流通过的晶体管。这样的构成，可以不管测试用元件372是P型还是N型中的任何一种，也可以通过栅极漏电流。
另外，当各单元310具有在图12表示了的构成的时候，在输出部320给与栅极漏电流。在本例中，输出部320具有输出电流值的功能。另外，特性测量部16根据输出部320输出的电流值，检测出测试用元件372栅极漏电流特性。通过这样的构成，能分别测量各个测试用元件372的栅极漏电流。
图13是解说制造电子器件510的装置方法的说明图。在本例中，制造的电子器件510具有以下电路，即在电子器件510实际工作时工作的工作电路520和设置多个测试用元件314，在电子器件510的测试时工作的测试电路300。另外，在本例中，利用与图1有关联的、说明过的测量装置100，制造取得了识别信息的电子器件510。
首先，在晶片500上，分别形成电子器件510的实际工作电路520。为了形成多个电子器件510，晶片500被分割成复数的区域，并且，在每个分割区域形成实际工作电路520。
以及，在将晶片500切断成各个电子器件510的切割线上，形成第1测试用电路300-1。在每个电子器件510上形成第1测试用电路300-1。另外，在与晶片500的切割线不同的区域，形成第2测试用电路300-2。第2测试用电路300-2分别形成在应该形成电子器件510的每个分割区域上。第1测试用电路300-1和第2测试用电路用电路300-2也可以与图3、10或者12已经说明过的测试用电路300采用同一构成。
以及，在晶片500上，形成多个电子器件510的状态，测量包括在与电子器件510分别对应的第1测试用电路300-1以及第2测试用电路300-2中的测试元件314的电气特性。通过该测量，可以判断每个电子器件510的好坏。
另外，在已经测量的电气特性中，基于包括在第2测试用电路300-2中的测试元件314的电气特性，生成与电子器件510对应的识别信息。电气特性的测量，以及相应的识别信息生成，通过图4、8、9、11说明过的相关处理，由测量装置100进行。然后，识别信息存储部20存储特性测量部16生成的识别信息。
另外，通过将晶片500切断成一个个电子器件510，制造电子器件510。通过这样的工序，能够以将保持用于识别电子器件510的识别信息的第2测试用电路300-2附加到电子器件510上的状态，制造电子器件510。另外，由于能够在用于测试电子器件510的测试用电路300中去掉没有赋予识别信息的部分，所以能够提高电子器件510的面积效率。
例如，当通过第1测试用电路300-1及第2测试用电路300-2包含的测试用元件314的电气特性的散差来判断电子器件510的好坏时，在第1测试用电路300-1及第2测试用电路300-2中，优选包括更多的测试用元件314。比如，在测试用电路300中，可以包括数万～100万的测试用元件314。
但是，识别电子器件510的识别信息所需要的位数，比更精确计算出的电气特性的散差所需要的测试用元件314的数还小。另外，测试用元件314由于在电子器件510实际工作时不工作，因此从面积效率考虑，电子器件510所包含的测试用元件314优选更少为好。
在本例中，将生成识别信息时剩余的测试用元件314设置在第1测试用电路300-1上，将生成识别信息的适当数量的测试用元件314设置在第2测试用电路300-2上。然后，由于在将晶片500切断成一个个电子器件510的切割线上设置第1测试用电路300，所以从电子器件510去掉第1测试用电路300-1。为此在测试电子器件510时，可以测试足够数的测试用元件314，且在出厂时能够不断减少电子器件510包含的测试用元件314的数量，将电子器件510的识别信息保存在电子器件510上。
另外，识别信息存储部20，优选分别将每个电子器件510的识别信息对应电子器件510在晶片500上的位置等制造履历信息储存，这样，例如，可以精确分析电子器件510的故障原因等。
图14是表示电子器件510的构成的其他例子的示意图。本例中的电子器件510具有实际工作电路520、第3的测试用电路300-3、第2测试用电路300-2以及电源部530。
实际工作电路520在电子器件510实际上工作时工作。另外，第3测试用电路300-3以及第2测试用电路300-2在电子器件510测试时工作。第3测试用电路300-3以及第2测试用电路300-2具有大致相同的构成。例如第3测试用电路300-3以及第2测试用电路300-2可以分别与图3、10或者12相关说明了的测试电路300的构成大致相同。
电源部530在电子器件510实际工作时，保持不向第2测试用电路300-2外加电源电压的状态，在实际工作电路520以及第3测试用电路300-3外加电源电压。另外，电源部530在电子器件510的识别时，对第2测试用电路300-2外加电源电压。
通过这样的构成，能对第3测试用电路300-3给与对应电子器件510的实际工作环境的负荷。另外，因为在第2测试电路300-2中，不在电子器件510实际工作时外加电源电压，所以第2测试电路300-2里面含有的测试用元件314的电特性的劣化很小。这样，通过测量第3测试电路300-3里面含有的测试用元件314的电特性与第2测试电路300-2里面含有的测试用元件314的电特性的差分，能够解析与电子器件510的使用状况对应的劣化。
另外，测量装置100，预先存储基于第2测试电路300-2里面含有的测试用元件314的电特性的识别信息，在识别电子器件510时，根据第2测试电路300-2里面含有的测试用元件314的电特性，取得识别信息。由于第2测试电路300-2里面含有的测试用元件314的电特性的劣化较小，因此，可以高精度识别电子器件510。
电源部530，优选对实际工作电路520和第3测试电路300-3外加大致相同的电源电压。也就是，对第3测试电路300-3给与和实际工作电路520大致相同的负载。这样，第3测试电路300-3里面含有的测试用元件34的劣化可以和实际工作电路520所包含的元件的劣化大致相同。电源部530可以对第3测试用电路300-3及实际工作电路520分支供给电源电压。通过这样的构成，当对实际工作电路520外加了电源电压时，可以同时将电源电压外加给第3测试电路300-3。这样，可使对实际工作电路520以及第3测试电路300-3外加电源电压的时间大致相同。
另外，电源部530，优选具有对实际工作电路520以及第3测试电路300-3外加电源电压的第1电源线、和独立于第1电源线而设置的，向第2测试电路300-2外加电源电压的第2电源线。
另外，第3测试电路300-3包括电气上并联设置的测试用元件，和在测试电子器件510的时候，分别将测试用元件控制成导通状态的选择部，将选择部依次控制成导通状态的测试用元件的端电压依次输出的特性输出部，以及在电子器件实际工作时，将多个测试装置用元件维持成导通状态的状态维持部。
例如，第3测试电路300-3具有在图3中已经说明了的电路构成的时候，列方向选择部302、行方向选择部304、列方向选择晶体管306以及行方向选择晶体管316具有作为相应选择部的功能。另外，输出部320具有作为该特性输出部的功能。另外，电源部530向第3测试电路300-3提供在图3说明了的电压VDD、电压VG、电压φj、电压VREF。这时，电源部530也可以通过提供将所有开关用晶体管312控制成导通状态的电压φj，而发挥作为状态维持部的作用。
另外，第2测试用电路300-2具有电气上并联设置的多个测试用元件，和在测试电子器件510的时候，分别将测试用元件控制成导通状态的选择部，将选择部依次控制成导通状态的测试用元件的端电压作为电子器件510的识别信息输出的识别信息输出部。
例如，第2测试电路300-2具有在图3中已经说明了的电路构成的时候，
列方向选择部302、行方向选择部304、列方向选择晶体管306以及行方向选择晶体管316具有作为相应选择部的功能。另外，输出部320具有作为该识别信息输出部的功能。
以上使用实施方式说明了本发明，但是本发明的技术范围没有限定在上述实施方式所述范围。可对上述实施方式进行多种变更或者改良。从权利要求范围记载可知，进行这种变更或者改良的实施方式也包含在本发明的技术范围中。
产业上利用的可能性
如上所述，根据本发明可以取得识别电子器件的信息。另外，由于存储了用于对电子器件特性评价而设置的测试元件的电气特性作为识别信息，因此可以不用设置对电子器件赋予识别信息的专用结构，从而能够提高电子器件的面积效率和制造效率等。

Claims (11)

1、一种器件识别方法，是识别具有在电子器件实际工作时工作的实际工作电路，和设置了多个测试元件、在测试所述电子器件时工作的测试用电路的电子器件的器件识别方法，其特征在于包括如下步骤：
测量所述多个测试用元件的电气特性的特性测量步骤；
将每个所述测试用元件的电气特性作为所述电子器件识别信息存储的识别信息存储步骤；
为了识别所期望的所述电子器件，测量包含在该电子器件中的所述多个测试元件的电气特性，取得该电子器件的所述识别信息的识别信息取得步骤；以及
将所述识别信息取得步骤所取得的所述识别信息与所述识别信息存储步骤所存储的所述识别信息进行比较，当所述识别信息一致时，判定为同一所述电子器件的匹配步骤。
2、根据权利要求1所述的器件识别方法，其特征在于
所述特性测量步骤，以在同一个晶片上形成多个所述电子器件的状态，测量所述测试用元件的电气特性；
所述识别信息取得步骤，以切断所述晶片，每个所述电子器件为分离的状态，测量所述测试用元件的电气特性。
3、根据权利要求1所述的器件识别方法，其特征在于：
在所述识别信息存储步骤，存储表示每个所述测试用元件的所述电气特性是否比预先确定了的第1基准值大的信息作为所述识别信息；
在所述识别信息存储步骤，获取表示每个所述测试用元件的所述电气特性是否比与所述第1基准值不同的第2基准值大的信息作为所述识别信息。
4、根据权利要求3所述器件识别方法，其特征在于：
还包括评价步骤，在所述匹配步骤所述识别信息一致的情况下，根据在所述特性测量步骤测量的所述电气特性与在所述识别信息取得步骤测得的所述电特性的差分，评价所述电子器件的劣化。
5、一种装置制造方法，是制造具有在电子器件实际工作时工作的实际工作电路，以及设置了多个测试元件、在测试所述电子器件时工作的测试用电路的电子器件的器件制造方法，其特征在于所述方法包括如下步骤：
晶片上分别形成电子器件的所述实际工作电路的实际电路形成步骤；
在将所述晶片切断成每个所述电子器件时的切割线上，形成第1所述测试用电路的第1测试用电路形成步骤；
在所述晶片的与所述切割线不同的区域，形成第2所述测试用电路的第2测试用电路形成步骤；
测量包含在所述各个所述测试用电路中的所述测试用元件的电气特性的特性测量步骤；
将在所述特性测量步骤测量所得的所述电气特性中，所述第2测试用电路包含的所述测试用元件的所述电气特性，作为对应的所述电子器件的识别信息存储的识别信息存储步骤；以及
将所述晶片切断成每个所述电子器件的切断步骤。
6、根据权利要求5所述的装置制造方法，其特征在于所述识别信息存储步骤，与相应电子器件的所述晶片上的位置一一对应地存储各个所述电子器件的所述识别信息。
7、一种电子器件，其特征在于包括：
在电子器件实际工作时工作的实际工作电路；
在测试所述电子器件时工作的第3测试用电路以及第2测试用电路；
在所述电子器件实际工作时，维持对所述第2测试用电路不外加电源电压的状态，对所述实际工作电路及所述第3测试用电路外加电源电压，在识别所述电子器件时，对所述第2测试用电路外加电源电压的电源部。
8、根据权利要求7所述的电子器件，其特征在于所述电源部对所述实际工作电路及所述第3测试用电路外加大致相同的电源电压。
9、根据权利要求7所述的电子器件，其特征在于所述第3测试用电路和所述第2测试用电路具有大致相同的电路构成。
10、根据权利要求7所述的电子器件，其特征在于所述第2测试用电路具有：
电气上并联设置的多个测试用元件；
在测试所述电子器件中，将各个测试用元件依次控制成导通状态的选择部；
将所述选择部依次控制成导通状态的所述测试用元件的各个端电压作为所述电子器件的识别信息输出的识别信息输出部。
11、根据权利要求10所述的电子器件，其特征在于所述第3测试用电路具有：
电气上并联设置的多个测试用元件；
在测试所述电子器件中，将各个测试用元件依次控制成导通状态的选择部；
依次输出所述选择部依次控制成了导通状态的所述测试用元件的端电压的特性输出部；
在所述电子器件实际工作时，把所述多个测试用元件维持成导通状态的状态维持部。
CN200580051329XA 2005-08-18 2005-08-18 器件识别方法、器件制造方法以及电子器件 Expired - Fee Related CN101238566B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/015093 WO2007020698A1 (ja) 2005-08-18 2005-08-18 デバイス識別方法、デバイス製造方法、及び電子デバイス

Publications (2)

Publication Number Publication Date
CN101238566A true CN101238566A (zh) 2008-08-06
CN101238566B CN101238566B (zh) 2012-05-09

Family

ID=37757370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580051329XA Expired - Fee Related CN101238566B (zh) 2005-08-18 2005-08-18 器件识别方法、器件制造方法以及电子器件

Country Status (7)

Country Link
US (2) US7812595B2 (zh)
EP (1) EP1926138A4 (zh)
JP (1) JP4038228B2 (zh)
KR (2) KR100998324B1 (zh)
CN (1) CN101238566B (zh)
TW (1) TWI392880B (zh)
WO (1) WO2007020698A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE502007002126D1 (de) * 2007-12-10 2010-01-07 Mtronix Prec Measuring Instr G Vorrichtung und Verfahren zur Erzeugung eines definierten Ladungspulses zur Ausführung einer Teilentladungsmessung
KR20120095210A (ko) * 2011-02-18 2012-08-28 삼성전자주식회사 반도체 칩의 타이밍 해석 시스템 및 그 방법
US9568540B2 (en) 2014-02-28 2017-02-14 International Business Machines Corporation Method for the characterization and monitoring of integrated circuits
US10204890B2 (en) 2014-08-14 2019-02-12 Octavo Systems Llc Substrate for system in package (SIP) devices
KR102312630B1 (ko) * 2014-09-30 2021-10-18 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN104362156B (zh) * 2014-11-25 2017-04-05 合肥鑫晟光电科技有限公司 一种显示基板、其测试方法及制备方法
CN104809970B (zh) * 2015-05-14 2017-11-28 京东方科技集团股份有限公司 用于检测显示面板的方法
EP3345213A4 (en) 2015-09-04 2019-04-24 Octavo Systems LLC IMPROVED SYSTEM USING A SYSTEM IN PACKAGING COMPONENTS
US20170221871A1 (en) * 2016-02-01 2017-08-03 Octavo Systems Llc Systems and methods for manufacturing electronic devices
US10470294B2 (en) 2017-05-01 2019-11-05 Octavo Systems Llc Reduction of passive components in system-in-package devices
US11032910B2 (en) 2017-05-01 2021-06-08 Octavo Systems Llc System-in-Package device ball map and layout optimization
US11416050B2 (en) 2017-05-08 2022-08-16 Octavo Systems Llc Component communications in system-in-package systems
US10714430B2 (en) 2017-07-21 2020-07-14 Octavo Systems Llc EMI shield for molded packages
US10685918B2 (en) 2018-08-28 2020-06-16 Semiconductor Components Industries, Llc Process variation as die level traceability

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928002A (en) * 1988-12-05 1990-05-22 Motorola Inc. Method of recording test results of die on a wafer
US5214409A (en) * 1991-12-03 1993-05-25 Avid Corporation Multi-memory electronic identification tag
JP2751701B2 (ja) * 1991-12-24 1998-05-18 日本電気株式会社 半導体集積回路
JPH0837210A (ja) * 1994-07-22 1996-02-06 Nec Kyushu Ltd 半導体ウエハのマッピングデータの保存方法
KR0139571B1 (ko) * 1994-12-19 1998-07-15 양승택 능동소자의 동작 상태 감시/조정기
US6154043A (en) * 1997-05-07 2000-11-28 Advanced Micro Devices, Inc. Method and apparatus for identifying the position of a selected semiconductor die relative to other dice formed from the same semiconductor wafer
US6153043A (en) * 1998-02-06 2000-11-28 International Business Machines Corporation Elimination of photo-induced electrochemical dissolution in chemical mechanical polishing
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
US7017043B1 (en) * 1999-03-19 2006-03-21 The Regents Of The University Of California Methods and systems for the identification of circuits and circuit designs
US6456554B1 (en) * 1999-10-19 2002-09-24 Texas Instruments Incorporated Chip identifier and method of fabrication
JP4002378B2 (ja) * 1999-12-27 2007-10-31 エルピーダメモリ株式会社 電子回路
JPWO2002050910A1 (ja) * 2000-12-01 2004-04-22 株式会社日立製作所 半導体集積回路装置の識別方法と半導体集積回路装置の製造方法及び半導体集積回路装置
JP2002197897A (ja) * 2000-12-26 2002-07-12 Nec Microsystems Ltd 半導体記憶装置及びその識別方法
JP3527205B2 (ja) * 2001-01-18 2004-05-17 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその測定方法
US6601008B1 (en) * 2001-08-02 2003-07-29 Lsi Logic Corporation Parametric device signature
TW567605B (en) * 2001-09-06 2003-12-21 Hitachi Ltd Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, semiconductor integrated circuit device and semiconductor chip
US7525330B2 (en) * 2001-11-28 2009-04-28 Nxp, B.V. Semiconductor device, card, system, and methods of initializing and checking the authenticity and the identity of the semiconductor device
JP2003233999A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd 半導体集積回路及び半導体集積回路の製造方法
US6738294B2 (en) * 2002-09-30 2004-05-18 Agere Systems Inc. Electronic fingerprinting of semiconductor integrated circuits
JP2004134882A (ja) * 2002-10-08 2004-04-30 Pioneer Electronic Corp 電子装置並びにその仕様識別方法及び製造方法
US6830941B1 (en) * 2002-12-17 2004-12-14 Advanced Micro Devices, Inc. Method and apparatus for identifying individual die during failure analysis
US7482657B1 (en) * 2003-06-13 2009-01-27 National Semiconductor Corporation Balanced cells with fabrication mismatches that produce a unique number generator
US7005875B1 (en) * 2004-02-09 2006-02-28 Altera Corporation Built-in self-test circuitry for integrated circuits
US7210634B2 (en) * 2004-02-12 2007-05-01 Icid, Llc Circuit for generating an identification code for an IC
US7802156B2 (en) * 2006-05-31 2010-09-21 Lsi Corporation Identification circuit with repeatable output code
US7893699B2 (en) * 2007-12-03 2011-02-22 Infineon Technologies Ag Method for identifying electronic circuits and identification device

Also Published As

Publication number Publication date
KR20100042661A (ko) 2010-04-26
US7812595B2 (en) 2010-10-12
EP1926138A1 (en) 2008-05-28
KR20080040712A (ko) 2008-05-08
KR100998324B1 (ko) 2010-12-03
WO2007020698A1 (ja) 2007-02-22
US20100308839A1 (en) 2010-12-09
CN101238566B (zh) 2012-05-09
JP4038228B2 (ja) 2008-01-23
TWI392880B (zh) 2013-04-11
TW200708751A (en) 2007-03-01
EP1926138A4 (en) 2011-06-22
KR100983250B1 (ko) 2010-09-20
JPWO2007020698A1 (ja) 2009-02-19
US8093918B2 (en) 2012-01-10
US20080180126A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
CN101238566B (zh) 器件识别方法、器件制造方法以及电子器件
JP3972076B2 (ja) テスト用回路、ウェハ、測定装置、デバイス製造方法、及び表示装置
CN1326147C (zh) 一种非易失性存储器、微控制器及使用它们的方法
CN101796424B (zh) 具有减小的电流泄漏的半导体器件测试系统
JP4174511B2 (ja) 半導体集積回路の雑音検出及び測定回路
EP1947539A1 (en) Control method, and control system
JP4813440B2 (ja) 電子デバイス及び解析方法
US8195411B2 (en) IDDQ test apparatus and test method
CN114966220A (zh) 一种监测接地电阻以提高芯片测试效率的方法
JP4776598B2 (ja) 管理方法、管理装置、及びデバイス製造方法
CN101149973A (zh) 半导体器件
US7940059B2 (en) Method for testing H-bridge
US9329222B2 (en) Test device and test system of semiconductor device and test method for testing semiconductor device
CN116203402A (zh) 一种电路故障监控方法及故障检测芯片
CN101273311A (zh) 管理方法及管理装置
KR20070053396A (ko) 자동 소켓 오프 제어 방법
JP2000124273A (ja) 半導体集積回路及びその電気的特性検査方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20140818

EXPY Termination of patent right or utility model