CN101236786B - 编程多阶存储单元存储阵列的方法 - Google Patents

编程多阶存储单元存储阵列的方法 Download PDF

Info

Publication number
CN101236786B
CN101236786B CN2007101823171A CN200710182317A CN101236786B CN 101236786 B CN101236786 B CN 101236786B CN 2007101823171 A CN2007101823171 A CN 2007101823171A CN 200710182317 A CN200710182317 A CN 200710182317A CN 101236786 B CN101236786 B CN 101236786B
Authority
CN
China
Prior art keywords
charge
programming
threshold voltage
trapping position
trapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101823171A
Other languages
English (en)
Other versions
CN101236786A (zh
Inventor
黄俊仁
陈重光
何信义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101236786A publication Critical patent/CN101236786A/zh
Application granted granted Critical
Publication of CN101236786B publication Critical patent/CN101236786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种操作电荷捕捉多阶存储单元存储阵列的方法，包含利用一第一编程机制，编程一第一电荷捕捉位置成为一初步第一阶值，编程一第二电荷捕捉位置成为一初步第二阶值，以及编程一第三电荷捕捉位置成为一最终第三阶值。随后，再利用一第二编程机制，将该第一电荷捕捉位置编程为一最终第一阶值，而该第二电荷捕捉位置编程为一最终第二阶值。

Description

编程多阶存储单元存储阵列的方法
技术领域
本发明涉及采用多阶存储单元(Multi-level cells，MLCs)的存储装置，尤其涉及在双侧电荷捕捉存储单元中，编程电荷捕捉位置的方法。
背景技术
现有技术中，快闪存储单元储存电荷于一浮动栅极上(通常为掺杂的多晶硅)，由此储存的电荷改变存储单元的阈值电压(Vth)。在读取操作中，施加读取电压至存储单元的栅极，通过存储单元是否开启的状态(例如是否传导电流)，来显示该存储单元的编程状态。举例来说，在读取操作期间引发电流的存储单元可设定为数值“1”，而在读取操作期间未引发电流的存储单元可设定为数值“0”。自该浮动栅极加入或移除电荷，可以编程或擦除该存储单元，也就是将该已储存数值自1改变至0。
另有一种存储器采用电荷捕捉结构，例如一层非导体的氮化硅材料，而非在浮动栅极元件中所使用的传导栅极材料。编程电荷捕捉存储单元时，电荷即被捕捉，而不会通过非传导层。直到擦除存储单元之前，电荷均会留存于电荷捕捉层，而在未持续施加电能的情况下保持数据状态。电荷捕捉存储单元亦可以以双侧存储单元的型态运作。此即，由于电荷未通过非传导电荷捕捉层，因此电荷可局部化存在于不同的电荷捕捉位置上。
图1A为双侧电荷捕捉存储单元100的剖面图。双侧电荷捕捉存储单元储存两个数值，在此以左电荷捕捉位置108与右电荷捕捉位置110代表。此处，『左』和『右』仅供讨论与举例方便之用。存储单元100的各个电荷捕捉位置可编程为多个阶层之中的任何一阶。举例而言，左电荷捕捉位置可编程为L0、L1、L2、L3四阶中的任何一阶，而右电荷捕捉位置则可编程为L0、L1、L2、L3中的任何一阶(见图1B)。各电荷捕捉位置的编程数值，例如可为11、01、00、与10；但这些数据数值仅作为范例之用，亦可指派其它数值作为多个编程阶层的数值。
双侧电荷捕捉存储单元100具有栅极电极102、第一介电绝缘层104、具有该第一(左)电荷捕捉位置108与该第二(右)电荷捕捉位置110的电荷捕捉层106、以及第二介电绝缘层112。现有技术中，电荷捕捉存储单元为非易失存储元件中所周知的，此处省略其详细说明存储单元结构与存储单元材料的内容。
双侧电荷捕捉存储单元100制作于衬底114之上，例如可为硅晶圆或其它半导体，同时其具有源极/漏极区域116、118。在元件终端施加偏压，即可由电荷捕捉位置108与110之中将电荷移转或移除。存储单元的电荷捕捉结构所储存的数据值，可利用施加于栅极电极102的读取电压读取，或者通过感测源极/漏极区域116、118之间的电流来读取。源极/漏极区域究竟以源极型态还是以漏极型态运作，取决于偏压条件，因此这些实体结构将以『源极/漏极区域』的方式表示，以便于讨论。
双侧电荷捕捉存储单元可在第一与第二电荷捕捉位置108、110中编程为不同阶层。换句话说，左电荷捕捉位置108与右电荷捕捉位置110可编程为不同的阶层(数据数值)。现有技术已深入探讨双侧电荷捕捉存储单元编程与读取的技术，故此处省略其详细内容的叙述。
图1B显示具有电荷捕捉存储单元的MLC阵列的存储单元分布对应的读取电压(Vt)。电荷捕捉存储单元具有四个阶层，L0为擦除状态，L1、L2、与L3则为编程阶层；在编程阶层中，移转到电荷捕捉存储单元电荷捕捉位置的电荷逐渐增加，由此增加各个相继阶层的Vt值。电荷捕捉存储单元中的位置，通常先利用第一编程技术，编程为初步编程验证值(PV1’，PV2’，PV3’)，随后再利用第二编程技术，将存储单元编程为最终编程验证值(PV1，PV2，PV3)。第二编程技术通常可以更准确地控制Vt阶层，其可在编程阶层之间，造成较狭窄的Vt分布以及较宽广的读取窗口(e.g.RW12，RW23)。为便利『读取』操作，必须创造较宽广的读取窗口。数值11，01，00，10随意地分配至编程阶层L0，L1，L2，L3，其仅供例示与讨论之用。在双侧电荷捕捉存储单元中，各电荷捕捉位置均可作为一多阶位置。此即表示，左电荷储存位置可独立于右电荷储存位置之外，编程为多个阶层，而反之亦然。
若电荷捕捉存储单元的左右电荷捕捉位置(参见图1A，编号108、110)均可独立地被编程或读取，则在电荷捕捉位置之间就会产生通常称为『相邻效应』的交互作用。相邻效应，基本上是由于电荷捕捉位置的编程值，以及用以达到编程值的编程偏压，二者会影响其它电荷捕捉位置，以致在相邻位置中造成阈值电压Vt变动。在编程双侧电荷捕捉存储元件时，存有减少相邻效应的需求。
发明内容
有鉴于此，本发明的主要目的在于提供一种在电荷捕捉多阶存储单元的阵列上操作一选定存储单元的方法，其中该选定存储单元包含至少二个电荷捕捉位置，通常称为存储单元中的左电荷捕捉位置与右电荷捕捉位置，各电荷捕捉位置可编程为至少四个阈值电压阶层。上述至少四个临界阶层个别代表第一最低临界状态、第二中间临界状态、第三中间临界状态和第四最高临界状态。在上述第一编程中，将电荷捕捉位置的最高临界状态编程为最终编程验证数值(PV3)，可通过阻隔该最高临界状态在第二编程的偏压，降低相邻效应。
依据本发明之一种实施例，该方法包含编程第一电荷捕捉位置成为编程状态，依据编程的数据，其可为左位置或者右位置，举例而言，该编程状态可为中间临界状态之一，该编程状态对应于较低临界阶层范围，并采用一第一编程序列；以及编程第二电荷捕捉位置为编程状态，举例而言该编程状态对应于最高临界状态的较高临界阶层范围，并采用一第二编程序列。编程序列包含一个双阶编程，包含利用一第一编程机制，该第一编程机制可将第一电荷捕捉位置的阈值电压数值，设定低于较低阶层阈值电压范围，同时利用一第二编程机制，该第二编程机制可将第一电荷捕捉位置的阈值电压值，设定在较低阶层阈值电压范围之内。应用于第二电荷捕捉位置的第二编程序列，包含利用一第一编程机制(可与先前首先应用于第一编程机制的编程机制相同或不同)，该第一编程机制可将第二电荷捕捉位置的阈值电压值，设定在较高阶层阈值电压范围之内。第二编程序列利用第二编程机制(其可与先前第二步骤应用于第一编程序列的编程机制相同或不同)，只有在利用第一编程机制后的验证编程显示有必要时才会进行。因此，该方法所包含的实施例，是在利用第一编程机制将第二电荷捕捉位置编程的步骤之后，检查第二电荷捕捉位置的阈值电压是否位于目标的较高阶层阈值电压范围之内。若阈值电压值未落在较高阶层阈值电压范围之内，则进行第二编程机制，该第二编程机制可将阈值电压值设定在较高阶层阈值电压范围之内。
因此，编程序列可进行二阶段编程，其中第一阶段并非将目标设在最终阈值电压范围之内；而第二编程序列即将编程序列的第一阶段，设定至最终阈值电压范围之内。
上述技术方案中，第一编程机制包含依据偏压安排施加一序列脉冲，该偏压安排可造成电荷的相对高阶层，以利用各脉冲将电荷导入电荷捕捉位置，以快速会聚至目标临界值；第二编程机制包含依据偏压安排施加一序列脉冲，该偏压安排可在各脉冲之中造成较少的电荷移转，以在最终阈值电压中造成更紧密的阈值电压分布。捕捉位置中的临界数值，是在编程机制各脉冲之间，利用验证电位读取存储单元来进行验证。验证电位的设计，应稍微高于正常操作下读取捕捉位置的电位，就像现有技术中提供的感应边界一样。因此，上述技术方案中，第一编程机制利用低于目标的初步验证电位，将捕捉位置编程至较低阶层临界范围，同时利用最终目标验证电位，将捕捉位置编程为较高阶层临界范围。第二编程机制在所有捕捉位置上均以最终目标验证电位操作。由此，编程为较高阶层阈值电压范围的捕捉位置，是在第一编程机制中编程为(或近于)最终目标阈值电压范围(在阈值电压可及的范围内)，而编程为较低阶层阈值电压范围的捕捉位置，则在第一编程机制中编程为低于目标范围的阶层。由此，编程为最高临界阶层的捕捉位置，通常不需要进一步在第二编程机制中进行编程。由于称为相邻位元效应的阈值电压干扰，在存储单元中编程为最高临界阶层的电荷捕捉位置最为明显，因此可以将存储单元的捕捉位置编程为最高阶层阈值电压范围，减低或者消除第二编程机制造成的干扰。
在编程操作中，阵列中的捕捉位置可特性化为包含：编程为第一中间阈值电压范围的第一电荷捕捉位置，编程为第二中间阈值电压范围的第二电荷捕捉位置，以及编程为最高阈值电压范围的第三电荷捕捉位置。在一特定实施例中，第一编程机制内的字线电压固定，而第一电荷捕捉位置的第一位线电压、第二电荷捕捉位置的第二位线电压、与第三电荷捕捉位置的第三位线电压同时阶梯化，以将电荷移转至第一、第二、与第三电荷捕捉位置中。第二编程机制中，第一电荷捕捉位置的第一位线电压，以及第二电荷捕捉位置的至少一个第二位线电压为固定，而第一电荷捕捉位置与第二电荷捕捉位置的字线电压被阶梯化，以在必要情况下，将电荷移转至第一位、第二位、以及第三位。
在一特定实施例中，在第一编程机制位线电压的各阶之后，第一电荷捕捉位置验证为初步第一编程验证阶层，第二电荷捕捉位置验证为初步第二编程验证阶层，而第三电荷捕捉位置验证为最终第三编程验证阶层。在第二编程机制中字线电压各阶之后，第一电荷捕捉位置验证为最终第一编程验证阶层，第二电荷捕捉位置验证为最终第二编程验证阶层，而第三电荷捕捉位置验证为最终第三编程验证阶层。
本发明亦提供一种集成电路，该集成电路具有存储阵列，该存储阵列包含双侧电荷捕捉存储单元，存储单元内含电荷捕捉位置与控制逻辑，控制逻辑内又包含第一编程验证逻辑与第二编程验证逻辑。第一编程验证逻辑的设定，可利用第一编程机制，编程第一电荷捕捉位置第一初步编程阶层、编程第二电荷捕捉位置为第二初步编程阶层、也可编程第三电荷捕捉位置为第三最终编程阶层。第二编程验证逻辑的设定，可在第一编程验证逻辑操作之后，利用第二编程机制，编程第一电荷捕捉位置为第一最终编程阶层，并编程第二电荷捕捉位置为第二最终编程阶层。在另一实施例中，第二编程验证逻辑的设定，还可利用第二编程机制，验证第三电荷捕捉位置为第三最终编程阶层；此外，若第三电荷捕捉位置中的电荷捕捉位置未通过验证，也可将第三电荷捕捉位置编程为第三最终编程阶层。
本发明其它目的与优点，可参照下列说明书附图、具体实施方式与权利要求范围的介绍。
附图说明
图1A为一双侧电荷捕捉元件100的剖面图。
图1B为现有MLC存储阵列存储单元分布对应的Vt。
图2A为存储单元分布对应的Vt，显示现有编程双侧电荷捕捉存储单元存储阵列经过第一编程机制后的相邻效应。
图2B为图2A所示存储阵列经过第二编程机制后，存储单元分布对应的Vt。
图3A为存储单元分布对应的Vt，显示现有编程双侧电荷捕捉存储阵列，经过另一个第一编程机制后的相邻效应。
图3B为图3A的存储阵列经过第二编程机制后，存储单元分布对应的Vt。
图4A为存储单元分布对应的Vt，显示双侧电荷捕捉存储阵列，依据本发明的一种实施例经过第一编程序列后的相邻效应。
图4B为图4A的存储阵列，依据本发明的一种实施例经过第二编程序列后，存储单元分布对应的Vt。
图5A为存储单元分布对应的Vt，显示双侧电荷捕捉存储单元存储阵列，依据本发明的一种实施例经过第一编程序列后，存储单元分布对应的Vt。
图5B为图5A的存储阵列，依据本发明的一种实施例经过第二编程序列后，存储单元分布对应的Vt。
图6为依据本发明的一种实施例，操作双侧电荷捕捉存储元件的方法流程图。
图7A为依据本发明的一种实施例，第一编程机制的时序图。
图7B为依据本发明的一种实施例，第二编程机制的时序图。
图8为依据本发明的一种实施例，集成电路的示意图。
【主要元件符号说明】
100    双侧电荷捕捉存储单元
102    栅极电极
104    第一介电绝缘层
106    电荷捕捉层
108    第一(左)电荷捕捉位置
110    第二(右)电荷捕捉位置
114    衬底
116    源极区域
118    漏极区域
200、202、204、206、208、210、212、214、216、218、220、222、224、226、230、232、234、236、238、240、242、244、246、400、402、404、406、408、410、412、414、416、420、424、430、432、436、438、442、444位置分布与电压Vt对应
600    方法流程图
602、606、608、610、611、612、615、616、618、620、622、624
步骤
604    第一编程机制
614    第二编程机制
800    集成电路
802    存储阵列
804    控制逻辑
806    数据输入
808    第一编程验证逻辑
810、812、814、818、820数据储存位置
816                    第二编程验证逻辑
L0、L1、L2、L3         位置
LV1、LV2、LV3          阶层
PV1’、PV2’、PV3’    初步数值
PV1、PV2、PV3          最终数值
RW12、RW23             读取窗口
BL、VPPD               位线电压
WL、VCVP               字线电压
具体实施方式
以下将参照图2A至图8，详细说明本发明提供的双侧电荷捕捉存储阵列。
在双侧电荷捕捉存储单元中，一电荷捕捉位置优先编程，随后再编程另一电荷捕捉位置。两个电荷捕捉位置不会同时被编程，因为存储单元终端会依据个别状况施加不同的偏压。在某些存储单元中，第一电荷捕捉位置与第二电荷捕捉位置被编程为相同阶层(应理解为该阶层包含该阶层的阈值电压范围)。此即第一电荷捕捉位置编程为一阶层，而第二电荷捕捉位置编程为同样的阶层。通常而言，第一电荷捕捉位置与第二电荷捕捉位置被编程为不同的阶层，而其中一个的阶层较高。这样一来，转移到电荷捕捉层的一部分的电荷，较转移至另一部分的电荷更多。当电荷捕捉层的位置编程为不同阶层(数据数值)时，即会增加相邻效应。
相邻效应是由电荷捕捉层(以SiN为典型)中的区域电子被捕捉于其中所造成。被捕捉于电荷捕捉层之一位置的电荷，影响另一位置的阈值电压。相邻效应在短栅极元件中尤其显著，因为相较于栅极较为宽广的元件，短栅极元件的第一电荷捕捉位置与第二电荷捕捉位置距离较近。
当编程具有双侧电荷捕捉存储单元的存储阵列时，有时第一电荷捕捉位置的编程阶层，会高于第二电荷捕捉位置(例如移转较多电荷至该位置)。在另一种情况中，第一电荷捕捉位置的编程阶层，会低于第二电荷捕捉位置。第一位置与第二位置所捕捉到的电荷差异越大，相邻效应越显著，而与第一位置与第二位置的电荷差异较小而成递减。此即表示，在双侧电荷捕捉存储单元的一个位置具有最低阶层，而另一位置具有最高阶层时，相邻效应最为显著。
同样地，较高编程阶层(较高Vth)会造成较为显著的相邻效应。举例而言，在一双侧电荷捕捉存储单元中，各个位置可以具有四个编程阶级(L0、L1、L2与L3，其中L3为最高的编程阶级(捕捉最多电子))，双侧电荷捕捉存储单元的一个电荷捕捉位置被编程为L3阶层，该电荷捕捉位置将在相邻双侧电荷捕捉存储单元的电荷捕捉位置上，显现最明显的相邻效应。
为在上述实施例中有效地编程电荷捕捉存储阵列，即采用第一编程机制快速编程存储阵列中的电荷捕捉存储单元，使存储单元成为初步编程验证(PV’)值，低于编程状态目标临界范围；此后进行第二编程机制，以微调Vt，通过编程电荷捕捉存储单元至其最终编程验证(PV)值，以确保存储单元的阈值落在编程状态的目标阈值范围之内。举例而言，第一编程机制第一与第二序列的较佳实施例，字线偏压为固定，而漏极偏压为阶梯状；而在第二编程机制的第一与第二序列较佳实施例中，位线电压依据该电荷捕捉位置所需的编程阶层而固定，字线偏压则为阶梯状。若未达到所需的编程阶层，位线电压即会改变，而字线偏压再度成为阶梯状。通常而言，各存储单元的编程阶层是在各机制的电压阶段之后验证，或者可在施加电荷脉冲之前验证各存储单元的编程阶层。通常情况下，编程阶层是在各个脉冲之间验证，若存储单元通过编程验证，即可被屏蔽，而无须进行下一步编程。
类似的技术亦可用于编程双侧电荷捕捉存储单元的个别位置。在双侧电荷捕捉存储单元中，左右位置是在不同的时间被编程，因为二者共享字线与位线，并且具有不同的偏压安排。编程两侧的时间可任意决定，因此可为连续，亦可为非连续。
图2A显示现有编程的双侧电荷捕捉存储阵列，经过第一编程机制后的存储单元分布对应的Vt，以显示相邻效应。分布200、204、208代表存储阵列的双侧电荷捕捉存储单元中第一编程位置的Vt，而第一编程机制已先将第一编程位置编程为初步第三编程阶层PV3’。利用阶层3分布作为例示，因为在此情况下造成的相邻效应最为显著。相邻效应同时会产生于编程为L2(相邻位置L1或L0)的位置以及编程为L1(相邻位置为L0)的位置。
分布202、206、210显示双侧电荷捕捉存储单元第二编程位置的Vt，第一编程机制已经先个别将第二编程位置编程为初步第一编程阶层PV1’、初步第二编程阶层PV2’、以及初步起始(擦除)阶层L0’。虚线212、214、216代表双侧电荷捕捉存储单元，编程其相邻位置后，电荷捕捉位置的新Vt分布。原始分布200、204、210的位移，显示第一编程机制后的相邻效应。由于第三阶层首先编程，编程相邻位置至第一阶层202会将第一编程位置的Vt分布由原始分布200位移至分布212。类似地，编程相邻位置至第二阶层206会将第一编程位置的Vt分布由原始分布204位移至分布214，而当相邻电荷捕捉位置编程至第一阶层时，位移量会更为可观。相邻位置编程至最低阶层(例如擦除状态，其中编程时未增加任何电荷)并不会影响第三阶层的编程，但会受到相邻阶层三位置208的影响位移至216。
图2B显示图2A经过第二编程机制后，存储阵列中存储单元分布对应的Vt。在第二编程机制中，各个位置编程为其最终数值PV1、PV2、或PV3，或留在起始(擦除)位阶L0。最终PV值高于初步值PV1’、PV2’、PV3’，表示额外电荷在第二编程机制中，增加至L1、L2、与L3位置。
分布218、222、226表示存储阵列中，双侧电荷捕捉存储单元内的第一编程位置的Vt，该第一编程位置的Vt是经过第二编程机制，将第一编程位置转为最终第三编程阶层PV3。分布220、224代表双侧电荷捕捉存储单元中的第二编程位置的Vt，该第二编程位置的Vt是经过第二编程机制，将第二编程位置转为最终第一编程阶层PV1与最终第二编程阶层PV2。初始(擦除)阶层L0未经调整。然而，L0位置216系受到相邻位置226的最终L3编程影响，同时移动至分布234。虚线230、232、234代表双侧电荷捕捉存储单元中，各个位置的新Vt分布，其已将双侧电荷捕捉存储单元的各个位置编程为其最终数值。
由第三阶层原始分布218、222的位移，可见第二编程机制后的相邻效应。比较图2B与图2A，可见第二编程机制增加相邻效应。相邻效应所需的存储系统设计，必须提供各阶层较宽广的临界范围，同时减低各临界阶层之间的空白(即读取窗口，见图1B的RW12、RW23)。
图3A为存储单元分布对应的Vt，显示现有编程双侧电荷捕捉存储阵列经过另一第一编程机制后的相邻效应。在此例中，双侧电荷捕捉存储单元的第二位置编程为第三阶层，而第一位置已经先被编程为较低阶层。因此，较晚编程的相邻位置拉动较早编程位置的Vt分布。
分布202、206、210代表双侧电荷捕捉存储单元中第一编程位置的Vt，该第一编程位置的Vt是经过第一编程机制将第一编程位置转换为初步第一编程阶层PV1’与初步第二编程阶层PV2’。未编程(L0)位置是在初步阶层L0’。分布200、204、208代表双侧电荷捕捉存储单元中第二编程位置的Vt，该第二编程位置的Vt是经过第一编程机制将第二编程位置转换为初步第三编程阶层PV3’。虚线236、238、240代表在将存储单元的第二编程位置编程为第三初步编程阶层后，双侧电荷捕捉存储单元中第一编程位置的新Vt分布。编程双侧电荷捕捉存储单元之第一位置后，再编程第三初步阶层，同时第一编程位置202、206、210的原始Vt分布移动至分布236、238、240。
图3B显示图3A经过第二编程机制后的存储单元分布对应的Vt。第二编程机制中，各个位置编程为最终数值PV1、PV2或PV3。最终数值高于初步数值PV1’、PV2’、PV3’，表示第二编程机制中，加入额外电荷至L1、L2、与L3位置。
分布220、224、240代表存储阵列的双侧电荷捕捉存储单元中，第一编程电荷捕捉位置的Vt，该第一编程电荷捕捉位置的Vt是经过第二编程机制，将第一编程电荷捕捉位置转为最终编程阶层PV1、PV2。未编程(先前擦除)位置240仍为第一编程机制所造成的阶层0。分布218、222、226代表双侧电荷捕捉存储单元中第二编程位置的Vt，该第二编程位置的Vt是经过第二编程机制将第二编程位置转换为最终第三编程阶层PV3。虚线242、244、246代表双侧电荷捕捉存储单元中第一编程位置的Vt，该第一编程位置的Vt是将存储单元相邻位置转换为其最终第三编程阶层PV3。
由第一阶层、第二阶层与第0阶层的分布220、224、240位移，可见第二编程机制后的相邻效应已经将第二编程位置转至第三阶层。比较图3B与图3A，即知第二编程机制增加相邻效应。相邻效应所需的存储系统设计，需在各阶层具有较宽广的临界范围，同时减低各临界阶层之间的空白(即读取窗口，见第1B图的RW12、RW23)。
图4A为存储单元分布对应的Vt，显示双侧电荷捕捉存储阵列，经过另一种实施例的第一编程机制后的相邻效应。分布400、404、408代表双侧电荷捕捉存储单元中第二编程位置与阶层0的Vt，该第二编程位置与阶层0的Vt是经过第一编程机制将第二编程位置与阶层0转换为初步第一编程阶层PV1’与初步第二编程阶层PV2’。初始(擦除)阶层L0’位置410未经编程，但L0’位置416的Vt分布被相邻L3位置408所移动。虚线412、414、416代表双侧电荷捕捉存储单元中编程位置的新Vt分布，该分布已经将电荷捕捉存储单元的相邻位置编程。由原始分布400、404、410的位移，可见第一编程机制后的相邻效应。
由于第三阶层于第一编程序列时首先完成最终程编程阶层PV3，编程相邻电荷捕捉位置至第一阶层402会将第一编程L3位置的Vt分布，由原始分布400移动至位移分布412。相类似地，编程相邻位置至第二阶层406，会将第一编程L3位置的Vt分布由原始分布404移动至位移分布414，此一位移较相邻位置编程至L1时更大(比较400、412)。被编程至最低阶层(例如擦除状态，在编程的过程中未加入任何电荷)的相邻位置，不会影响第三阶层Vt分布408，但会因相邻第三阶层位置408而移动至416。
图4B显示图4A依据本发明的一种实施例，经过第二编程序列，所得的存储分布对应的Vt。在第二编程机制中，L1与L2电荷捕捉位置编程为其最终PV数值PV1与PV2。L3位置在图4A的第一编程序列中，编程为L3位置最终数值PV3。L1与L2的最终PV数值高于初步数值PV1’、PV2’，代表在第二编程机制中，没有增加额外电荷至L1与L2位置。
分布400、404、408代表存储阵列的双侧电荷捕捉存储单元中，第一编程电荷捕捉位置的Vt，该第一编程电荷捕捉位置的Vt是经过第二编程机制。该分布与图4A相同，因为图4A的第一编程机制使用相同的最终编程阶层PV3，而非初步L3阶层PV3’(比较图2A与图2B)，同时在第二编程机制中，未增加额外电荷至L3位置中。分布420、424、416代表双侧电荷捕捉存储单元中第二编程位置的Vt，该第二编程位置的Vt是利用第二编程机制，将第二编程位置转化为最终第一编程阶层PV1以及最终第二编程阶层PV2。虚线430、432代表双侧电荷捕捉存储单元中各位置的新Vt分布，该分布已将电荷捕捉存储单元的相邻位置编程为其最终数值。由于第二编程机制未增加额外电荷至L3位置408，因此利用第一编程机制的阶层0分布416，与图4A中的Vt分布416相同。
比较图4B与图2B，可见图4A与图4B的编程技术，减低现有编程技术中的相邻效应。由此可依据本发明的一种实施例，设计存储系统，使其在各阶层上具有较窄的临界范围，同时增加各临界阶层之间的边界(即读取窗口)。
图5A为存储单元分布对应的Vt，显示双侧电荷捕捉存储阵列中的相邻效应，该存储单元分布对应的Vt是利用依据本发明另一种实施例的第一编程序列。在本例中，双侧电荷捕捉存储单元的第二编程位置，在第一编程电荷捕捉位置400、404、408编程为较低阶层(L1’402或L2’406)后，编程为第三阶层。因此，第二编程相邻L3电荷捕捉位置拉动第一编程位置的Vt分布。
分布402、406代表双侧电荷捕捉存储单元中第一编程位置的Vt，该第一编程位置的Vt是利用第一编程机制，将第一编程位置转换为初步第一编程阶层PV1’与初步第二编程阶层PV2’。初始(擦除)阶层L0’位置410未被编程，但相邻L3位置408将阶层0位置移动至Vt分布416。分布400、404、408代表双侧电荷捕捉存储单元中的第二编程L3位置的Vt，该第二编程L3位置的Vt是利用第一编程机制，将第二编程L3位置转换为第三编程阶层PV3。虚线436、438、416代表双侧电荷捕捉存储单元经过第一编程与L0位置的Vt分布，该分布已经将存储单元的第二编程位置，编程为第三编程阶层L3。原始分布的移动，显示第一编程机制后的相邻效应。
图5B显示图5A存储阵列依据本发明的另一种实施例，经过第二编程序列所得的存储分布对应Vt。在第二编程机制中，L1与L2位置编程为其最终数值PV1与PV2。第二编程机制并未进一步编程第三阶层位置。最终PV值PV1、PV2高于初步数值PV1’、PV2’，代表在第二编程机制中，未有额外电荷增加至L1与L2位置。第二编程机制中增加至L1与L2位置的额外电荷，稍微拉动L3位置的Vt分布。即是，分布400被相邻L1位置420拉动至分布442，而分布404被相邻L2位置424拉动至分布444。
分布420、424、416代表存储阵列中双侧电荷捕捉存储单元第一编程位置的Vt，该第一编程位置的Vt是利用第二编程机制，将第一编程位置转换为最终编程阶层。由阶层三位置原始分布400、404的位移，可见第二编程机制后的相邻效应，将第二编程位置带到阶层L1与L2。比较图5B与图3B，可见图5A与图5B的编程技术范例，可减低现有编程技术的相邻效应。如此，可让依据本发明的一种实施例所设计的存储系统，在各阶层具有狭小的临界范围，同时增加各临界阶层之间的边界(读取窗口)。
图6显示依据本发明的一种实施例，操作双侧电荷捕捉存储阵列的方法600流程图。数据输入至电荷捕捉存储阵列(步骤602)。存储阵列的双侧电荷捕捉存储单元，其中一侧上的电荷捕捉位置是利用第一编程机制(步骤604)进行编程。编程各个位置，包含增加电荷至双侧电荷捕捉存储单元的电荷捕捉层上的电荷捕捉位置(例如，第1A图的右110或左108电荷捕捉位置)。在特定实施例中，电荷捕捉位置为双侧电荷捕捉存储单元的第一编程位置。在另一实施例中，电荷捕捉位置为双侧电荷捕捉存储单元的第二编程位置。
双侧电荷捕捉存储单元的一第一电荷捕捉位置，是编程为第一初步编程阶层(例如PV1’)；双侧电荷捕捉存储单元的第二电荷捕捉位置，是编程为第二初步编程阶层(例如PV2’)；而双侧电荷捕捉存储单元的第三电荷捕捉位置，则编程为一最终编程阶层(例如PV3)；其中最终编程阶层高于第二初步编程阶层，而第二初步编程阶层又再高于第一初步编程阶层。
在特定实施例中，第一编程机制604包含耦合一电荷脉冲至阶层一、阶层二、与阶层三位置(步骤606)，验证编程阶层(例如至PV1’、PV2’、与PV3)(步骤608)，同时重复步骤606与608(分支610)直到这些位置通过验证(分支612)。换句话说，该存储单元/位置系在各个脉冲之后，会依据编程验证阶层来评估。一偏压参数，例如施加至被编程的电荷捕捉存储单元/位置的位线电压等，会在电荷脉冲之间递增(步骤611)。若电荷捕捉位置通过编程验证，存储单元/位置则不会再被选择，而在第一编程机制中不会另外加入电荷。
随后，第二编程机制(步骤614)编程双侧电荷捕捉存储单元的多个位置。双侧电荷捕捉存储单元的第一电荷捕捉位置，被编程为第一最终编程阶层(例如PV1)，而双侧电荷捕捉存储单元的第二电荷捕捉位置，被编程为第二最终编程阶层(例如PV2)。
增加电荷(步骤615)至第一、第二、与第三电荷捕捉位置。增加电荷至第一与第二多电荷捕捉位置，将第一编程机制604形成的Vt阶层PV1’与PV2’，转化朝向为最终编程验证阶层。第三电荷捕捉位置，在第一编程机制中编程为PV3阶层。第二编程机制(步骤614)的第一电荷脉冲增加可忽略的电荷到这些位置，因为电荷捕捉位置被编程得越高，在各个脉冲之中可移转的电荷数量就越低。任何增加至L3位置的电荷均会增加Vt，但不会减损存储装置的运作，因为L3位置为最高。在L3的Vt分布之上没有读取窗口。任何L3位置上的偶发电荷增加，实质上会增加L2的Vt分布与L3的Vt分布之间的读取窗口。
双侧电荷捕捉存储单元的第一、第二、与第三多电荷捕捉位置的编程阶层，验证为第一最终编程阶层、第二最终编程阶层、与第三最终编程阶层(步骤616)。L3位置验证为PV3阶层，因为集成电路之中的许多因素均会影响一位置上的Vt阶层。若任何电荷捕捉位置未充分编程(分支618)，一偏压条件或参数，如字线电压等，即可被递增(步骤620)并增加额外电荷至这些位置上。在大部分情况下，不需增加额外电荷至阶层三位置，因为阶层三位置是在第一编程机制(步骤604)中验证为最终编程阶层PV3。若电荷捕捉位置通过验证(分支622)，则会该位置会被屏蔽。电荷捕捉位置经过编程和验证之后，此流程即告结束(步骤624)。
依据本发明的另一种实施例，第一、第二、与第三电荷捕捉位置被验证为其个别最终阶层，若可通过验证，则成为非活性(被屏蔽)。若其不能通过验证，则一偏压参数，如字线电压等，即会被递增并增加额外电荷至这些位置上。重复此一操作，直至所有位置均经过验证为止。
在操作电荷捕捉MLC存储阵列的两种编程机制中，利用第一编程机制，将阶层三位置编程至最终第三编程阶层，同时可让双侧电荷捕捉存储单元减低相邻效应，并紧缩Vt(编程)分布。通过降低相邻效应，可以造成宽广的读取窗口，促进存储装置的运作。
图7A为依据本发明的一种实施例，所为的第一编程机制时序图范例。字线电压(WL)设为初始值(例如7V)，同时在第一编程机制操作的过程中维持恒定。双侧电荷捕捉存储单元的位线(BL)电压(VPPDs)，由初始电压定额逐步递增。在特定实施例中，位线每200奈秒增加50mV。
位线电压中的各(增加)段落均会产生一电荷脉冲。电荷捕捉位置是由各电荷脉冲之间的验证电压来进行检验。编程为第一阶层的电荷捕捉位置是依据第一初步阶层(例如PV1’)进行检验，编程为第二阶层的电荷捕捉位置系依据第二初步阶层(例如PV2’)进行验证，而编程为第三阶层的电荷捕捉位置是依据第三最终阶层(例如PV3)。初步阶层LV10、LV20、LV30的数值，是依据双侧电荷捕捉存储单元电荷捕捉位置编程的情况而改变。举例而言，若电荷捕捉位置编程为第一阶层，该电荷捕捉位置的位线即以LV10为起始。数个双侧电荷捕捉内存的电荷捕捉位置为平行编程，然而，任何存储单元每次都仅编程其中一侧。此即，在双侧电荷捕捉存储单元其中一面上，每200nS，位线电压阶层化为(VPPDs)L1、L2、与L3位置，逐步以50mV增加至最大值VPPD max(例如7V)，并且依据适当的编程验证阶层验证。若电荷捕捉位置通过编程验证，其位线即不会被选择(被屏蔽)，同时该位置不再被编程。其它电荷捕捉位置继续编程，直到所有位置均被编程为所需的阶层，或者编程失败为止。
图7B为依据本发明的一种实施例，所为的第二编程机制时序图范例。双侧电荷捕捉存储单元其中一侧的位线(源极)电压，依据第一编程机制，选择设定为一阶层。在特定实施例中，电荷捕捉位置的位线电压编程为一通常阶层，其数值设定为最终位线电压，即完成第一编程机制之电压减去200mV。如此即可避免位置上的过度充电荷。就L3位置而言，是在第一脉冲减低电压，若在PV3验证(屏蔽)之前施加电压，则可将任何转移至L3位置的电荷降低至可以忽略的程度。举例而言，L3位置的位线将设定为LV3阶层，而L2位置的位线将设定为LV2阶层，以及L1位置的位线将设定为LV1阶层，其中LV3大于LV2，LV2又大于LV1。
不同阶层的位线电压在字线电压逐步攀升时保持恒定。在特定实施例中，字线逐步由VCVPinitial值升高至VCVPMax值，而每阶段升高250mV。若电荷捕捉Vt阶层在字线达到最大允许电压时，未通过编程验证，则位线逐步变化，而字线重新由VCVPinitial值逐步变化。
在第二编程机制中，第一最终编程阶层(PV1)用以验证阶层一电荷捕捉位置已经适当地编程，而第二最终编程阶层(PV2)用以验证阶层二电荷捕捉位置已经适当地编程，而最终第三编程阶层(PV3)用以验证阶层三位置维持第一编程机制中所获得的编程阶层。此即第二编程机制(PV3)中，L3位置的编程验证阶层与第一编程机制(亦为PV3)L3位置的编程验证阶层相同，而此阶层是一最终编程层级。如参照图6所述，虽然L3位置通常不需在第二编程机制中进一步编程，但若L3位置未能通过PV3，另一实施例亦包含在第二编程机制中，将额外电荷加入L3位置的动作。
图8为依据本发明一种实施例的集成电路(IC)800示意图。该集成电路具有包含双侧电荷捕捉存储单元(未个别显示，见图1A)的存储阵列802。该集成电路同时包含控制逻辑804，控制逻辑804的组态为依据由数据输入806所接收的数据以编程存储阵列802的电荷捕捉位置至所选择的阶层。
控制逻辑804包含第一编程验证逻辑808，第一编程验证逻辑808的组态为依据数据输入806所接收的数据，利用第一编程机制(例如，见图6编号604、图7A)以选择性地编程存储阵列802中的电荷捕捉位置。在一应用范例中，电荷捕捉位置储存的电荷，代表L0、L1、L2、L3四个逻辑阶层之一。其中L0为擦除阶层，L1、L2、L3代表逐渐增加移转到电荷捕捉结构中的电荷。第一编程验证逻辑808的运作与数据储存位置810、812、814储存的数值PV1’、PV2’、PV3相关；其中PV1’为一初步第一编程验证阶层(例如供L1电荷捕捉位置)，PV2’为一初步第二编程验证阶层(例如供L2电荷捕捉位置)，而PV3则是一最终编程验证阶层(例如供L3电荷捕捉位置)，而PV3是使用第一编程机制。数据储存位置810、812、814(以及下方818、820)，显示在控制逻辑804之内，但也可存在于集成电路800的其它位置，甚至可以在芯片之外。
在控制逻辑804进行第一编程验证逻辑808，以分别编程存储阵列802中的电荷储存位置L1、L2、L3为PV1’、PV2’、PV3阶层进行之后，控制逻辑804进行第二编程验证逻辑816。第二编程验证逻辑816的运作，与数据储存位置818、820中储存的数据数值PV1与PV2相关；其中PV1是最终第一编程验证阶层(例如供L1电荷捕捉位置)，PV2是最终第二编程验证阶层(例如供L2电荷捕捉位置)，而数值PV3则储存在数据储存位置814中。此及，第一编程验证逻辑808与第二编程验证逻辑816均利用最终L3编程验证数值PV3，以第二编程机制，编程存储阵列802的电荷储存位置为所需的阶层(数据数值)。
本发明的较佳实施例与范例详细描述如上，所应理解的是，上述实施例仅作为范例，并非用以限制本发明的保护范围。对于本领域普通技术人员而言，对本发明提供的内容所做的修改、组合或等同替换等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种在一电荷捕捉存储单元阵列中操作一选定存储单元的方法，其特征在于，该选定存储单元包含一第一电荷捕捉位置与一第二电荷捕捉位置，该第一电荷捕捉位置与该第二电荷捕捉位置可编程为不同的多个阈值电压，包括一低阶层阈值电压与一高阶层阈值电压，该方法包含：
在该选定存储单元中，将该第一电荷捕捉位置编程为对应于该低阶层阈值电压范围，该编程过程包含应用一第一编程机制，该第一编程机制可将该第一电荷捕捉位置的一阈值电压设定在一低于该低阈值电压范围的阶层，该编程过程还包含应用一第二编程机制，该第二编程机制可将该第一电荷捕捉位置的该阈值电压，设定于该低阶层阈值电压范围之内；以及
在该选定存储单元中，将该第二电荷捕捉位置编程为对应于该高阶层阈值电压范围，该编程过程包含应用该第一编程机制，该第一编程机制可将该第二电荷捕捉位置的一阈值电压，设定于该高阶层阈值电压范围之内；检查该第二电荷捕捉位置的该阈值电压是否位于该高阶层阈值电压范围之内，如果没有位于该高阶层阈值电压范围之内，则应用该第二编程机制，将该第二电荷捕捉位置的该阈值电压，设定在该高阶层阈值电压范围之内；或者，如果没有位于该高阶层阈值电压范围之内，则反复施加一脉冲并进行检查，直到该第二电荷捕捉位置的该阈值电压位于该高阶层阈值电压范围之内。
2.根据权利要求1所述的在一电荷捕捉存储单元阵列中操作一选定存储单元的方法，其特征在于，在该选定存储单元中，在编程该第一电荷捕捉位置之前，先编程该第二电荷捕捉位置。
3.根据权利要求1所述的在一电荷捕捉存储单元阵列中操作一选定存储单元的方法，其特征在于，用以编程该第一与该第二电荷捕捉位置的该第一编程机制，包含依据一第一编程偏压安排施加脉冲，以移动选定的该第一与该第二电荷捕捉位置的其中之一的该阈值电压，以及检查该阈值电压是否满足一第一编程验证目标，如果不满足，则反复施加一脉冲并进行检查，直到该选定电荷捕捉位置的该阈值电压满足该第一编程验证目标，该方法更包含：
利用用以编程该第一电荷捕捉位置的该第一编程机制，通过将该第一编程验证目标设定为低于该低阶层阈值电压范围的一数值，来编程该第一电荷捕捉位置，以及
利用用以编程该第二电荷捕捉位置的该第一编程机制，通过将该第一编程验证目标设定为该高阶层阈值电压范围内的一数值，来编程该第二电荷捕捉位置。
4.根据权利要求3所述的在一电荷捕捉存储单元阵列中操作一选定存储单元的方法，其特征在于，该第一编程机制的该第一编程偏压安排，包含固定一字线电压，以及在相继的步骤中，将一位线电压阶梯化上升。
5.根据权利要求1所述的在一电荷捕捉存储单元阵列中操作一选定存储单元的方法，其特征在于，该第二编程机制包含依据一第二编程偏压安排施加脉冲，以移动选定的该第一与该第二电荷捕捉位置的其中之一的阈值电压，以及检查该阈值电压是否满足一第二编程验证目标，如果不满足，则反复施加一脉冲并进行检查，直到该选定电荷捕捉位置的该阈值电压满足该第二编程验证目标，该方法更包含：
利用用以编程该第一电荷捕捉位置的该第二编程机制，通过将该第二编程验证目标设定在该低阶层阈值电压范围内的一数值，以编程该第一电荷捕捉位置。
6.根据权利要求5所述的在一电荷捕捉存储单元阵列中操作一选定存储单元的方法，其特征在于，该第二编程机制的该第二编程偏压安排，包含固定一位线电压，以及在相继的步骤中，将一字线电压阶梯化上升。
7.根据权利要求1所述的在一电荷捕捉存储单元阵列中操作一选定存储单元的方法，其特征在于，该第二编程机制包含依据一第二编程偏压安排施加脉冲，以移动选定的该第一与该第二电荷捕捉位置的其中之一的该阈值电压，以及检查该阈值电压是否满足一第二编程验证目标，如果不满足，则反复施加一脉冲并进行检查，直到该选定电荷捕捉位置的该阈值电压满足该第二编程验证目标，该方法更包含：
利用用以编程该第一电荷捕捉位置的该第二编程机制，通过将该第二编程验证目标设定在该低阶层阈值电压范围内的一数值，以编程该第一电荷捕捉位置，以及
利用用以编程该第二电荷捕捉位置的该第二编程机制，通过将该第二编程验证目标值设定在该高阶层阈值电压范围内的一数值，以编程该第二电荷捕捉位置。
8.根据权利要求1所述的在一电荷捕捉存储单元阵列中操作一选定存储单元的方法，其特征在于，该第一电荷捕捉位置与该第二电荷捕捉位置可编程为至少四阶层，包含一第一最低临界状态，一第二中间临界状态、一第三中间临界状态和一第四最高临界状态，而其中该低阈值电压对应于该第二中间临界状态或该第三中间临界状态之一，而该高阈值电压对应于该四者中临界状态最高者。
9.一种集成电路，包含：
一存储阵列，包含多个双侧电荷捕捉存储单元，该存储单元具有个别的第一电荷捕捉位置与第二电荷捕捉位置，可编程为不同的多个阈值电压，包含一低阶层阈值电压与一高阶层阈值电压，代表多个编程状态；
一偏压电路与该存储阵列耦合，用以为一选定存储单元施加偏压；以及
一控制逻辑，用以操作该偏压电路，并通过操作该偏压电路编程该存储阵列中的该选定存储单元，该控制逻辑包含：
编程该选定存储单元中的该第一电荷捕捉位置的一第一逻辑，对应于该低阶层阈值电压范围，并且利用一第一编程机制，将该第一电荷捕捉位置的一阈值电压设定在低于该低阶层阈值电压范围的一数值，以及利用一第二编程机制，将该第一电荷捕捉位置的该阈值电压，设定在该低阶层阈值电压范围内的一数值；以及
编程该选定存储单元中的该第二电荷捕捉位置的一第二逻辑，对应于该高阶层阈值电压范围，并且利用该第一编程机制，将该第二电荷捕捉位置的一阈值电压，设定在该高阶层阈值电压范围内的一数值；并通过该第一编程机制编程该第二电荷捕捉位置，操作的一逻辑，该逻辑可检查该第二电荷捕捉位置的该阈值电压是否落入该高阶层阈值电压范围之内，如果没有落入该高阶层阈值电压范围之内，则施以该第二编程机制，将该第二电荷捕捉位置的该阈值电压设定在该高阶层阈值电压范围之内；或者，如果没有落入该高阶层阈值电压范围之内，则反复施加一脉冲并进行检查，直到该第二电荷捕捉位置的该阈值电压位于该高阶层阈值电压范围之内。
10.根据权利要求9所述的集成电路，其特征在于，该控制逻辑的设定，是在编程该第一电荷捕捉位置之前，先编程该第二电荷捕捉位置。
11.根据权利要求9所述的集成电路，其特征在于，该第一编程机制，是利用一重复编程，该重复编程中的一重复步骤，包含依据一第一编程偏压安排，施加一脉冲，以移动一选定电荷捕捉位置的该阈值电压，以及检验该阈值电压是否符合一第一编程验证目标，并重复执行，直至该选定电荷捕捉位置的该阈值电压符合该第一编程验证目标，该集成电路更包含：
用以编程该第一电荷捕捉位置的该第一编程机制，用于将该第一编程验证目标设定在低于该低阶层阈值电压范围内的一数值，以编程该第一电荷捕捉位置；以及
用以编程该第二电荷捕捉位置的该第一编程机制，用于将该第一编程验证目标设定在该高阶层阈值电压范围内的一数值，以编程该第二电荷捕捉位置。
12.根据权利要求11所述的集成电路，其特征在于，该第一编程机制的该第一编程偏压安排，包含固定一字线电压，以及在相继的该重复步骤中将一位线电压阶梯化上升。
13.根据权利要求9所述的集成电路，其特征在于，该第二编程机制，是利用一重复编程，该重复编程中的一重复步骤，包含依据一第二编程偏压安排施加一脉冲，以移动一选定电荷捕捉位置的该阈值电压，以及检查该阈值电压是否符合一第二编程验证目标，并重复执行，直至该选定电荷捕捉位置的该阈值电压符合该第二编程验证目标，该集成电路更包含：
用以编程该第一电荷捕捉位置的该第二编程机制，用于将该第二编程验证目标设定在该低阶层阈值电压范围内的一数值，以编程该第一电荷捕捉位置。
14.根据权利要求13所述的集成电路，其特征在于，该第二编程机制的该第二编程偏压安排，包含固定一位线电压，以及在相继的该重复步骤中将一字线电压阶梯化上升。
15.根据权利要求9所述的集成电路，其特征在于，该第二编程机制利用一重复编程，其中该重复编程中的一重复步骤，包含依据一第二编程偏压安排施加一脉冲，以移动一选定电荷捕捉位置的该阈值电压，以及检查该阈值电压是否符合一第二编程验证目标，并重复执行，直至该选定电荷捕捉位置的该阈值电压符合该第二编程验证目标，该集成电路更包含：
用以编程该第一电荷捕捉位置的该第二编程机制，用于将该第二编程验证目标设定在该低阶层阈值电压范围内的一数值，以编程该第一电荷捕捉位置；以及
用以编程该第二电荷捕捉位置的该第二编程机制，用于将该第二编程验证目标设定在该高阶层阈值电压范围内的一数值，以编程该第二电荷捕捉位置。
16.根据权利要求9所述的集成电路，其特征在于，该第一电荷捕捉位置与该第二电荷捕捉位置可编程为至少四阶层，包含一第一最低临界状态，一第二中间临界状态、一第三中间临界状态和一第四最高临界状态，且其中该低阈值电压对应于该第二中间临界状态或该第三中间临界状态之一，而该高阈值电压对应于该四者中临界状态最高者。
CN2007101823171A 2007-02-01 2007-10-17 编程多阶存储单元存储阵列的方法 Active CN101236786B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/670,382 2007-02-01
US11/670,382 US7397705B1 (en) 2007-02-01 2007-02-01 Method for programming multi-level cell memory array

Publications (2)

Publication Number Publication Date
CN101236786A CN101236786A (zh) 2008-08-06
CN101236786B true CN101236786B (zh) 2010-06-09

Family

ID=39589629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101823171A Active CN101236786B (zh) 2007-02-01 2007-10-17 编程多阶存储单元存储阵列的方法

Country Status (3)

Country Link
US (1) US7397705B1 (zh)
CN (1) CN101236786B (zh)
TW (1) TWI320931B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7580292B2 (en) * 2007-06-14 2009-08-25 Macronix International Co., Ltd. Method for programming a multilevel memory
WO2009037697A2 (en) * 2007-09-20 2009-03-26 Densbits Technologies Ltd. Improved systems and methods for determining logical values of coupled flash memory cells
US8223551B2 (en) * 2009-02-19 2012-07-17 Micron Technology, Inc. Soft landing for desired program threshold voltage
US8228701B2 (en) * 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8077513B2 (en) * 2009-09-24 2011-12-13 Macronix International Co., Ltd. Method and apparatus for programming a multi-level memory
US9195586B2 (en) * 2012-02-23 2015-11-24 Hgst Technologies Santa Ana, Inc. Determining bias information for offsetting operating variations in memory cells based on wordline address
US9147487B2 (en) * 2012-11-29 2015-09-29 Macronix International Co., Ltd. Memory device and method for programming memory cell of memory device
JP2020095766A (ja) * 2018-12-11 2020-06-18 キオクシア株式会社 半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414566A (zh) * 2001-06-27 2003-04-30 三因迪斯克公司 降低非易失性存储器存储元件间耦合效应的方法
EP1463062A1 (en) * 2003-03-24 2004-09-29 Saifun Semiconductors Ltd. Alternating application of pulses on two sides of a cell
CN1649128A (zh) * 2004-01-27 2005-08-03 旺宏电子股份有限公司 集成电路及程序化电荷储存存储单元的方法
CN1661794A (zh) * 2004-02-26 2005-08-31 旺宏电子股份有限公司 控制氮化物只读存储单元的启始电压的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6928001B2 (en) * 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6714457B1 (en) 2001-09-19 2004-03-30 Aplus Flash Technology, Inc. Parallel channel programming scheme for MLC flash memory
DE60130774T2 (de) 2001-10-25 2008-07-17 Stmicroelectronics S.R.L., Agrate Brianza Schnelle Programmiermethode für nichtflüchtige Speicher, insbesondere flash Speicher und ähnliche Speicherarchitekturen
US7136304B2 (en) * 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7190614B2 (en) * 2004-06-17 2007-03-13 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US7133317B2 (en) * 2004-11-19 2006-11-07 Macronix International Co., Ltd. Method and apparatus for programming nonvolatile memory
US7474562B2 (en) * 2004-12-07 2009-01-06 Macronix International Co., Ltd. Method of forming and operating an assisted charge memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414566A (zh) * 2001-06-27 2003-04-30 三因迪斯克公司 降低非易失性存储器存储元件间耦合效应的方法
EP1463062A1 (en) * 2003-03-24 2004-09-29 Saifun Semiconductors Ltd. Alternating application of pulses on two sides of a cell
CN1649128A (zh) * 2004-01-27 2005-08-03 旺宏电子股份有限公司 集成电路及程序化电荷储存存储单元的方法
CN1661794A (zh) * 2004-02-26 2005-08-31 旺宏电子股份有限公司 控制氮化物只读存储单元的启始电压的方法

Also Published As

Publication number Publication date
TW200834590A (en) 2008-08-16
TWI320931B (en) 2010-02-21
CN101236786A (zh) 2008-08-06
US7397705B1 (en) 2008-07-08

Similar Documents

Publication Publication Date Title
CN101236786B (zh) 编程多阶存储单元存储阵列的方法
CN102549673B (zh) 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程
CN1930632B (zh) 用于非易失性存储器的粗略/精细编程的有效验证
CN103081015B (zh) 利用位线电压逐步增加来对非易失性存储器进行编程
KR100749736B1 (ko) 플래시 메모리 장치 및 그것의 소거 방법
CN1949393B (zh) 闪存器件的编程方法
CN1930633B (zh) 用于编程非易失性存储器的设备和方法
CN101584006B (zh) 非易失性存储器中的经分割的软编程
CN101595529B (zh) 非易失性存储器软编程中的受控升压
US20120236657A1 (en) Non-volatile semiconductor memory device adapted to store a multi-valued data in a single memory cell
US20110026330A1 (en) Program method of flash memory device
CN101558450B (zh) 用于对非易失性存储器单元进行低电压编程的方法及系统
DE102008023819A1 (de) Verfahren zum Betrieb eines Speicherbauelements und elektronisches Bauelement
CN105164755A (zh) 使用动态验证电平对选择栅极晶体管和存储器单元进行编程
KR20090092099A (ko) 비휘발성 메모리 장치에서의 프로그래밍 방법
CN104641418A (zh) 存储系统
CN103219040A (zh) 非易失性存储器件和存储器系统及其编程方法和控制方法
CN106504786A (zh) 半导体存储装置
CN105027216A (zh) 非易失性存储器编程算法装置和方法
CN103489479A (zh) 半导体存储器件及其操作方法
US11011237B2 (en) Semiconductor memory device with erase control
CN105659328A (zh) 在多轮回编程中用于抑制读取噪声的双重验证方法
CN107103933B (zh) 反及型闪存及其编程方法
CN106504791A (zh) 存储装置、存储系统、操作存储装置以及存储系统的方法
CN107093461A (zh) 快闪存储器装置及其抹除方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant