CN101221988B - 具有高崩溃电压与高电阻值的半导体结构及其制造方法 - Google Patents

具有高崩溃电压与高电阻值的半导体结构及其制造方法 Download PDF

Info

Publication number
CN101221988B
CN101221988B CN2008100033122A CN200810003312A CN101221988B CN 101221988 B CN101221988 B CN 101221988B CN 2008100033122 A CN2008100033122 A CN 2008100033122A CN 200810003312 A CN200810003312 A CN 200810003312A CN 101221988 B CN101221988 B CN 101221988B
Authority
CN
China
Prior art keywords
trap
doped region
substrate
semiconductor structure
deep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100033122A
Other languages
English (en)
Other versions
CN101221988A (zh
Inventor
蒋秋志
黄志丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Taiwan Corp
Original Assignee
System General Corp Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by System General Corp Taiwan filed Critical System General Corp Taiwan
Publication of CN101221988A publication Critical patent/CN101221988A/zh
Application granted granted Critical
Publication of CN101221988B publication Critical patent/CN101221988B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种具有高崩溃电压与高电阻值的半导体结构及其制造方法，其半导体结构至少包括：一基板，为一第一传导类型；一深阱，为一第二传导类型，是形成于基板内并由基板的表面向下扩展；一对第一阱，为第一传导类型，是形成于基板内并由基板的表面向下扩展，且形成在深阱之内；一第二阱，为第二传导类型，是形成于基板的深阱内并由基板表面向下扩展，且第二阱形成在第一阱之间，第二阱的注入量是低于第一阱的注入量；一对第一掺杂区，为第一传导类型，是分别形成在第一阱之内由基板表面向下扩展。

Description

具有高崩溃电压与高电阻值的半导体结构及其制造方法
技术领域
本发明有关一种半导体结构及其制造方法，且特别是有关一种具有高崩溃电压与高电阻值的半导体结构，以及其制造方法。
背景技术
半导体元件的制造技术中，其重要的目标之一，就是建造一个具有高电阻值与理想I-V曲线的电阻元件。请参照图1及图2，图1的半导体结构和图2皆图示说明P型阱式的电阻元件；然而，其中是各有利弊的。由图1所绘示一种传统电阻元件的剖面示意图，其传统电阻元件1包括：一P型基板10(如一P型硅基板)；一N型深阱12形成在P型基板10之内；一对P型阱13a及13b形成在P型基板10之内且分别紧邻在N型深阱12旁；一P型阱14形成在N型深阱12之内；一对P型掺杂区17a及17b形成在P型阱14之内；以及，一n型掺杂区19形成在N型深阱12之内并与P型阱14相隔一间距，并且P型阱13a及13b所注入的量是高于P型阱14所注入的量。另外，一低电压端(LV)电性连接至P型掺杂区17a，而一高电压端(HV)电性连接至P型掺杂区17b及N型深阱12内的n型掺杂区19，其作用是防止寄生元件(pnp)在任何时候被导通的。
请参考图2，其显示出图1的传统电阻元件的典型I-V曲线。以图1的电阻元件1的结构而言，典型的接面崩溃(junction breakdown)是发生在N型深阱12与P型阱13a或13b的界面上。再如图2所示，当电阻元件1操作于电压V1时，接面崩溃会发生且电流会陡然地增加。根据图2的I-V曲线，其图1的电阻元件1是具有“硬性崩溃”(hard breakdown)特性的。相较于其他结构，如图1所示的半导体结构，其电阻元件1的缺点是：电阻值(由P型阱14所决定)较低。
请参考图3，其绘示另一种传统电阻元件的剖面示意图，其传统电阻元件3包括：一P型基板30(如一P型硅基板)；一N型深阱32形成在P型基板30中；一对P型阱33a及33b形成在P型基板30之内且分别紧邻在N型深阱32旁；一P型体35形成在N型深阱32之内；一对P型掺杂区37a及37b形成在P型体35之内；以及，一n型掺杂区39形成在N型深阱32之内并与P型体35相隔一间距，并且P型阱33a及33b所注入的量是高于P型体35所注入的量，此是为了有更好的绝缘作用。同样地，一低电压端(LV)连接至P型掺杂区37a，而一高电压端(HV)连接至P型掺杂区37b及n型掺杂区39。
电阻元件1和3的区别是在于决定其结构中电阻值的部分(即分别为P型阱14和P型体35)，P型体35的注入量(implant dosage)是低于P型阱14的注入量，因此如图3所示的电阻元件3的电阻值是大于如图1所示的电阻元件1的电阻值。
现今的半导体应用，在相同大小的电阻元件中，具有较高的电阻值，以及具有高崩溃电压而且为硬性崩溃，是较受喜爱且实用的。倘若电阻元件可以更小且具有更高电阻值，且其崩溃电压是相对较高的，其在高操作电压下的应用范围将会更广。再者在具有硬性崩溃的电压特性下，电阻元件的特性将更明显也更稳定。
虽然期望制造一具高电阻值的电阻元件，但如图3所示的半导体结构，其具有高电阻值的电阻元件3在应用时仍有多项值得考量的问题，例如不适合在高电压之下操作。请参考图4，其显示出图3传统电阻元件的典型I-V曲线。以图3的电阻元件3的结构而言，典型的接面崩溃是发生在P型体35与P型掺杂区37a或37b的界面上。再如图4所示，当电阻元件3操作于电压V2与电压V2’之间时，会产生漏电流(leakage current)，以及接面崩溃必须在操作电压达到电压V2’时才会明显地产生。
根据图4的I-V曲线，其图3的电阻元件3是具有“软性崩溃(soft breakdown)”的特性，在应用上是不受喜爱的。依照图4的I-V曲线，电阻元件3的操作电压需低于电压V2，且与图1的电阻元件1的操作电压比较下，电压V2是相对较小于电压V1，因此，电阻元件3虽然具有较高电阻值却是不适合操作于高电压之下的。
发明内容
有鉴于此，本发明的目的是提供一种半导体结构及其制造方法，半导体结构具备有高崩溃电压及高电阻值的特性。
根据本发明，提出一种半导体的结构，包括：一基板，为一第一传导类型；一深阱，为一第二传导类型，形成于基板内并由基板的表面向下扩展；一对第一阱，为第一传导类型，形成于基板内并由基板的表面向下扩展，且形成在深阱之内；一第二阱，为第二传导类型，形成于基板的深阱内并由基板表面向下扩展，且第二阱形成在第一阱之间，第二阱的注入量是低于第一阱的注入量；以及，一对第一掺杂区，为第一传导类型，分别形成在第一阱之内由基板表面向下扩展。
根据本发明，提出一种制造半导体结构的方法，包括下列步骤。首先，提供一基板，该基板为一第一传导类型。接着，形成一深阱于基板内且由基板的表面向下扩展，且深阱为一第二传导类型。然后，形成一对第一阱和一第二阱于深阱之内，该第二阱是位在第一阱之间，且第二阱的注入量是低于第一阱的注入量，并且第一阱和第二阱为第一传导类型，且是由基板表面向下扩展。接着，形成一对第一掺杂区分别位在第一阱之内，且第一掺杂区是由基板表面向下扩展，并且第一掺杂区为第一传导类型。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，下面将结合附图对本发明的较佳实施例进行详细说明，其中：
图1为一种现有技术的传统电阻元件的剖面示意图。
图2为图1现有技术的传统电阻元件的典型I-V曲线的示意图。
图3为现有技术的另一种传统电阻元件的剖面示意图。
图4为图3传统电阻元件的典型I-V曲线的示意图。
图5为依照本发明一较佳实施例的电阻元件的剖面示意图。
图6为图5电阻元件的I-V曲线的示意图。
具体实施方式
本发明提出一种具高崩溃电压及高电阻值的半导体结构。此将以一较佳实施例揭露如下，然而其仅用以说明本发明，并非用以限定本发明。同时，在绘制时图示省略不必要的元件，以清楚显示本发明的实施例。因此，本说明书与图示仅为一种例证而非限制。
请参照图5，其为依照本发明一较佳实施例的电阻元件的剖面示意图。如图5所示的半导体结构，其电阻元件5包括：一基板50、一深阱52、一对第一阱54a及54b、一第二阱55、一对第三阱53a及53b、一对第一掺杂区57a及57b以及一第二掺杂区59。其中基板50为一第一传导类型，例如P型基板，且可以是以硅制成的P型硅基板。深阱52为一第二传导类型，且本实施例的深阱52可以是一N型深阱。第一阱54a及54b、第二阱55和第三阱53a及53b为第一传导类型，例如P型阱。且第三阱53a及53b与深阱52的两外侧相接触，第一阱54a及54b和第二阱是形成在深阱52之内，并且第二阱55是夹在第一阱54a及54b中间(即第一阱54a及54b分别与第二阱55的两侧接触)。且第二阱55的注入量是低于第一阱54a或54b的注入量，并且第一阱54a及54b所注入的量是高于第二阱55所注入的量。在实际应用上，第二阱55的注入量对第一阱54a或55b的注入量的比值可以视应用所需设定在约为0.1至0.9的范围内。
第一掺杂区57a及57b为第一传导类型，而第二掺杂区59为第二传导类型，在本实施例中，第一掺杂区57a及57b可以是P型掺杂区，而第二掺杂区59可以是n型掺杂区。其中第一掺杂区57a及57b分别形成在第一阱54a及54b之内，第二掺杂区59形成在深阱52之内并与第一阱57b间隔一距离。在结构上，第二掺杂区59是利用深阱52隔绝于第三阱53a及53b以及基板50。
此外，一低电压端(LV)电性连接至第一掺杂区57a，以及一高电压端(HV)电性连接至第一掺杂区57b和第二掺杂区59。
在结构上，深阱52、第一阱54a及54b、第二阱55、第三阱53a及53b、第一掺杂区57a及57b和第二掺杂区59是由基板50的表面向下延伸扩展。
请参照图6，其是图5中电阻元件的I-V曲线的示意图。以图5的电阻元件5的结构而言，接面崩溃是发生在深阱52与第三阱53a及53b的界面上。再如图6所示，当电阻元件5操作于电压V3(由深阱52和第三阱53a及53b的注入量所决定)时，接面崩溃会发生且电流会陡然地增加。根据图6的I-V曲线，其图5的电阻元件5是具有”硬性崩溃”特性的，且不会产生漏电流。在与图3的电阻元件3比较下，电压V3是相对较大于电压V2，因此本实施例的电阻元件5是适合操作于高电压之下的。另外，在与图1的电阻元件1比较下，图5的电阻元件5的电阻值(由第二阱55和深阱52的注入量所决定)是相对较大于图1所示的电阻元件1的电阻值，因此本实施例的电阻元件5是具有一高电阻值的。
根据本发明一较佳实施例的半导体结构可以利用下述的方法来制造，其制造方法包括下列步骤。
请参阅图5，首先，提供一基板50，该基板50为一第一传导类型，例如一P型基板。使用离子注入(implant)方式以及热处理工艺(thermo-process)，在基板50形成具有第二传导类型的一深阱52，例如一N型深阱，并且使深阱52形成在基板50内且由基板50的表面向下延伸扩展。
接着，选择适当的注入量以离子注入方式以及热处理工艺，在基板50内形成一对第一阱54a及54b、一第二阱55和一对第三阱53a及53b，且皆为第一传导类型，例如P型阱。并且使第三阱53a及53b形成在基板50中，使第一阱54a及54b和第二阱55形成在深阱52之内。且第二阱55的注入量是远低于第一阱和第三阱(54a、54b、53a、53b)的注入量。同样地，使第三阱53a及53b、第一阱54a及54b和第二阱55形成在基板50内且由基板50的表面向下延伸扩展。
然后，形成具第一传导类型的一对第一掺杂区57a及57b分别位在第一阱54a及54b之内，例如一对P型掺杂区，以及形成具第二传导类型的一第二掺杂区59在深阱52之内，例如一n型掺杂区。且第二掺杂区59是利用深阱52隔绝于第一阱54b及第三阱53b。同样地，使第一掺杂区57a及57b和第二掺杂区59形成在基板50内且由基板50的表面向下延伸扩展。
接着进行后续工序，例如电性连接一高电压端至第二掺杂区59及第一掺杂区57b，及电性连接一低电压端至第一掺杂区57a，以及其他步骤，以完成半导体制作工艺。
在实际应用上，第二阱55的注入量对第一阱54a或54b的注入量的比值可以视应用所需设定在一范围内，例如约为0.1至0.9；形成深阱52时，例如使用约1×1012/cm2至5×1013/cm2的注入量进行离子注入；形成第三阱53a及53b与第一阱54a及54b时，例如使用约1×1012/cm2至3×1013/cm2的注入量进行离子注入；形成第一掺杂区57a及57b与第二掺杂区59时，例如使用约1×1015/cm3至5×1016/cm3的剂量进行掺杂。并且，基板52的电阻值例如是在约为10ohm-cm至100ohm-cm的范围内；深阱52所具的深度例如约为2μm至10μm；第三阱53a及53b、第一阱54a及54b和第二阱55所具有的深度例如约为1μm至5μm。另外，第一掺杂区57a或57b至第二阱55是间隔一距离d1，例如约1μm至3μm；第二掺杂区59至第一阱54b是间隔一距离d2，例如约1μm至3μm。
虽然本发明已以一较佳实施例揭露如上，然而其并非用以限定本发明。任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种等同的的更动与润饰。因此本发明的保护范围当视后附的本申请权利要求范围所界定的为准。

Claims (21)

1.一种半导体结构，至少包括：
一基板，为一第一传导类型；
一深阱，为一第二传导类型，是形成于该基板内并由该基板的表面向下扩展；
一对第一阱，为该第一传导类型，是形成于该基板内并由该基板的表面向下扩展，且形成在该深阱之内；
一第二阱，为该第二传导类型，是形成于该基板的该深阱内并由该基板表面向下扩展，且该第二阱形成在该对第一阱之间，该第二阱的注入量是低于该第一阱的注入量；以及
一对第一掺杂区，为该第一传导类型，是分别形成在该对第一阱之内由该基板表面向下扩展。
2.根据权利要求1所述的半导体结构，其特征在于还包括：一第二掺杂区，为该第二传导类型，是由该基板表面向下扩展，且形成在该深阱之内，并且该第二掺杂区是隔绝于该对第一阱。
3.根据权利要求2所述的半导体结构，其特征在于还包括：
一高电压端，电性连接至该对第一掺杂区其中之一及该第二掺杂区；以及
一低电压端，电性连接至另一第一掺杂区。
4.根据权利要求2所述的半导体结构，其特征在于该第二掺杂区至该第一阱的间隔距离为1μm至3μm。
5.根据权利要求2所述的半导体结构，其特征在于还包括：
具有该第一传导类型的一对第三阱，形成于该基板内并由该基板表面向下扩展，且分别与该深阱的外侧接触。
6.根据权利要求5所述的半导体结构，其特征在于该第二掺杂区是利用该深阱绝缘于该对第三阱及该基板。
7.根据权利要求5所述的半导体结构，其特征在于该基板是一P型基板，该深阱是一N型深阱，该对第一阱和该对第三阱是为多个P型阱，该第二阱是一P型体，该对第一掺杂区是P型掺杂区，以及该第二掺杂区是n型掺杂区。
8.根据权利要求5所述的半导体结构，其特征在于该对第一阱和该对第三阱所具有的深度为1μm至5μm。
9.根据权利要求1所述的半导体结构，其特征在于该对第一阱分别与该第二阱的两侧相接触。
10.根据权利要求1所述的半导体结构，其特征在于该第二阱的注入量对该第一阱的注入量的比值范围为0.1至0.9。
11.根据权利要求1所述的半导体结构，其特征在于该深阱所具的深度为2μm至10μm。
12.根据权利要求1所述的半导体结构，其特征在于该第二阱所具的深度为1μm至5μm。
13.根据权利要求1所述的半导体结构，其特征在于该第一掺杂区至该第二阱的间隔距离为1μm至3μm。
14.一种制造半导体结构的方法，包括：
提供一基板，该基板为一第一传导类型；
形成一深阱于该基板内且由该基板的表面向下扩展，且该深阱为一第二传导类型；
形成一对第一阱和一第二阱于该深阱之内，该第二阱是位在该对第一阱之间，且该第二阱的注入量是低于该第一阱的注入量，并且该对第一阱和该第二阱为该第一传导类型，且是由该基板表面向下扩展；以及
形成一对第一掺杂区分别位在该对第一阱之内，且该对第一掺杂区是由该基板表面向下扩展，并且该对第一掺杂区为该第一传导类型。
15.根据权利要求14所述的方法，其特征在于还包括：
形成一第二掺杂区，该第二掺杂区是由该基板表面向下扩展且在该深阱之内，并且该第二掺杂区是隔绝于该对第一阱，且该第二掺杂区为该第二传导类型。
16.根据权利要求15所述的方法，其特征在于还包括：
电性连接一高电压端至该对第一掺杂区其中之一和该第二掺杂区；以及
电性连接一低电压端至另一第一掺杂区。
17.根据权利要求15所述的方法，其特征在于该第一与该第二掺杂区所掺杂量为1×1015cm3至5×1016/cm3。
18.根据权利要求14所述的方法，其特征在于在形成该对第一阱和该第二阱 的步骤中，是使该对第一阱分别接触该第二阱的两侧。
19.根据权利要求14所述的方法，其特征在于该深阱所注入的注入量为1×1012/cm2至5×1013/cm2。
20.根据权利要求14所述的方法，其特征在于还包括：
形成一对第三阱分别与该深阱的外侧接触，且该对第三阱为该第一传导类型，并且是由该基板表面向下扩展。
21.根据权利要求20所述的方法，其特征在于该第三阱与该对第一阱所注入的注入量为1×1012/cm2至3×1013/cm2。
CN2008100033122A 2007-05-11 2008-01-16 具有高崩溃电压与高电阻值的半导体结构及其制造方法 Expired - Fee Related CN101221988B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/798,206 US8492801B2 (en) 2007-05-11 2007-05-11 Semiconductor structure with high breakdown voltage and resistance
US11/798,206 2007-05-11

Publications (2)

Publication Number Publication Date
CN101221988A CN101221988A (zh) 2008-07-16
CN101221988B true CN101221988B (zh) 2010-10-27

Family

ID=39631687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100033122A Expired - Fee Related CN101221988B (zh) 2007-05-11 2008-01-16 具有高崩溃电压与高电阻值的半导体结构及其制造方法

Country Status (3)

Country Link
US (1) US8492801B2 (zh)
CN (1) CN101221988B (zh)
TW (1) TWI384617B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558330B2 (en) * 2011-10-31 2013-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Deep well process for MEMS pressure sensor
CN102437198A (zh) * 2011-12-01 2012-05-02 无锡中星微电子有限公司 半导体装置及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2430092A1 (fr) * 1978-06-29 1980-01-25 Ibm France Procede de correction du coefficient en tension de resistances semi-conductrices, diffusees ou implantees et resistances ainsi obtenues
US5210846B1 (en) * 1989-05-15 1999-06-29 Dallas Semiconductor One-wire bus architecture
JPH03288469A (ja) * 1990-04-04 1991-12-18 Toshiba Corp 半導体装置
US5316978A (en) * 1993-03-25 1994-05-31 Northern Telecom Limited Forming resistors for intergrated circuits
US6303961B1 (en) * 1998-04-29 2001-10-16 Aqere Systems Guardian Corp. Complementary semiconductor devices
US6624737B2 (en) * 2002-02-01 2003-09-23 Macronix International., Ltd. Voltage regulated circuit with well resistor divider
US6709943B2 (en) * 2002-08-26 2004-03-23 Winbond Electronics Corporation Method of forming semiconductor diffused resistors with optimized temperature dependence
JP2005183827A (ja) * 2003-12-22 2005-07-07 Sanyo Electric Co Ltd 半導体装置及びその製造方法
FR2884050B1 (fr) * 2005-04-01 2007-07-20 St Microelectronics Sa Circuit integre comprenant un substrat et une resistance
JP5010151B2 (ja) * 2006-01-30 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法

Also Published As

Publication number Publication date
TW200845380A (en) 2008-11-16
TWI384617B (zh) 2013-02-01
US20080278279A1 (en) 2008-11-13
US8492801B2 (en) 2013-07-23
CN101221988A (zh) 2008-07-16

Similar Documents

Publication Publication Date Title
JP5273394B2 (ja) 垂直方向過渡電圧サプレッサ（ｔｖｓ）とｅｍｉフィルタのための回路構成と製造処理
KR101174764B1 (ko) 씨모스 제조기술에 기반한 바이폴라 접합 트랜지스터
US20180026025A1 (en) Tvs structures for high surge and low capacitance
TWI282623B (en) MOSFET device having geometry that permits frequent body contact
TWI594329B (zh) 在主動裝置區中具有埋藏介電區之雙極接面電晶體
CN103426771A (zh) 制造具有屏蔽电极结构的绝缘栅半导体器件的方法
CN102354685A (zh) 包括功率二极管的集成电路
US9190501B2 (en) Semiconductor devices including a lateral bipolar structure with high current gains
TW201436056A (zh) 製造半導體元件的方法、電容器以及電阻器結構
EP2009686B1 (en) Deep trench isolation structures in integrated semiconductor devices
EP3846207A1 (en) Transient voltage suppression device and manufacturing method therefor
CN109698129B (zh) 半导体器件结构及用于制造半导体器件结构的方法
CN110612608A (zh) 使用阈值注入区域的半导体可变电容器
CN212750894U (zh) 超低压触发器件
CN101221988B (zh) 具有高崩溃电压与高电阻值的半导体结构及其制造方法
SE520590C2 (sv) Halvledarprocess och PMOS-varaktor
KR100346063B1 (ko) 반도체장치 및 그 제조방법
CN209843710U (zh) 集成电路和器件
CN107959489A (zh) 带有可控相位节点振铃的开关电路
CN108447896B (zh) 碳化硅功率器件终端结构的制造方法
CN209963062U (zh) 半导体结构与半导体器件
US8004023B2 (en) Semiconductor device and method of fabricating the same
CN104979340B (zh) 半导体结构与静电放电防护电路
TWI509813B (zh) 延伸源極－汲極金屬氧化物半導體電晶體及其形成方法
US10236354B2 (en) Three dimensional monolithic LDMOS transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101027

Termination date: 20220116

CF01 Termination of patent right due to non-payment of annual fee