CN102437198A - 半导体装置及其制造方法 - Google Patents

Abstract

本发明揭露了一种半导体装置及其制造方法，该半导体装置包括形成于半导体衬底上方的阱电阻区域，和形成于所述阱电阻区域内的相互保持距离的两个接触区域，在所述阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域，还形成有与所述阱电阻区域相反导电性的扩散区域。本发明中的半导体装置及其制造方法具有以下优点：一方面，采用反相掺杂的方式改变了阱电阻的横截面积，实现了在阱电阻占有同等宽度和长度的芯片面积下更加大的电阻值；另一方面，采用反相掺杂的方式不需要修改现有工艺流程，与标准工艺兼容。

Description

半导体装置及其制造方法

【技术领域】

本发明涉及电子电路领域，特别涉及一种半导体装置及其制造方法。

【背景技术】

集成电路中经常会用到阱电阻，阱电阻通常具有比N⁺扩散区域电阻或者P⁺扩散区域电阻更加大的电阻值。

请参考图1，其示出了现有技术中的一种阱电阻100的结构示意图。该阱电阻100包括形成于P型衬底110上方的具有第一深度h的N阱电阻区域120，和形成于该阱电阻区域120内的相互保持距离的两个接触区域130，该接触区域130通常包括N⁺扩散区域132和与所述N⁺扩散区域欧姆接触的金属触点134。

由于在实际应用中，特别是低功耗应用中，比如静态电流低至3微安以下的电路，通常都需要很大的电阻值来限制各个支路的电流，为此现有技术中一些情况下需要增加阱电阻的电阻值。应当知道的是，对于集成电路工艺，一般对于每一种电阻都有特定的方块电阻值。请继续参考图2，其示出了一种阱电阻方块结构200的结构示意图，当电流方向为从左至右时，也即图示I方向时，或者电流方向为从右至左时。对于该阱电阻方块结构200，其长度为L，横截面积S应该为宽度W和深度h之积，即S＝W.h。根据电阻公式可知该阱电阻方块结构200的电阻值R为：

$R=\frac{\mathrm{\ρ}.L}{S}=\frac{\mathrm{\ρ}.L}{h.W}=\left(\frac{\mathrm{\ρ}}{h}\right)\·\left(\frac{L}{W}\right)---\left(1\right)$

其中ρ为电阻率。

在集成电路中，为了方便计算，通常

被定义为方块电阻Rsq。而L/W被定义为方块数。从俯视图的角度，每个阱电阻都可以被看成以W为边长的多个小方块组成。目前绝大多数集成电路制造工艺都是平面工艺，所以深度h在每个特定工艺中是固定的，电路设计人员无法改变它。而对于特定工艺中特定类型的电阻，其掺杂浓度和制造材料也都是固定的，电路设计人员也无法改变，即ρ是固定的。所以方块电阻Rsq也是固定的。所以现有技术中，如果需要设计具有很大电阻值的阱电阻时，只能通过减小宽度W和增加长度L来实现。

在实现本发明的过程中，本发明人发现现有技术至少存在如下问题：第一，由于在各种特定工艺中，对于每种电子器件都有最小尺寸或者最小间距等工艺限制，所以在需要设计具有很大电阻值的阱电阻时，如果减小宽度W到工艺限制精度时，就只能通过增加长度L来继续增加电阻值，这样将导致阱电阻占据较大的芯片面积。

因此，有必要提出一种新的技术方案来解决上述问题。

【发明内容】

本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。

本发明的一个目的在于提供一种半导体装置，其包括有占用较小芯片面积的阱电阻器件。

本发明的另一目的在于提供一种半导体制造方法，其无需修改现有工艺流程，在与标准工艺兼容的情况下，在较小的芯片面积上实现较大的阱电阻器件的制造。

为了达到本发明的目的，根据本发明的一个方面，本发明提供一种半导体装置，其包括形成于半导体衬底上方的阱电阻区域，和形成于所述阱电阻区域内的相互保持距离的两个接触区域，其还包括：

在所述阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域，还形成有与所述阱电阻区域相反导电性的扩散区域。

进一步地，所述阱电阻区域为具有第一长度和第一宽度的矩形区域，所述扩散区域为具有第二长度和第二宽度的矩形区域，所述阱电阻区域与所述扩散区域的长度方向的中心线互相重合，所述第一长度大于第二长度且第一宽度小于第二宽度。

进一步地，所述阱电阻区域为具有第一长度和第一宽度的矩形区域，所述扩散区域为具有第三长度和第三宽度的矩形区域，所述阱电阻区域与所述扩散区域的长度方向的中心线互相重合，所述第一长度大于第三长度且第一宽度大于第三宽度。

进一步地，所述阱电阻区域为具有第一长度和第一宽度的矩形区域，所述扩散区域为具有第四长度和第四宽度的矩形区域，所述阱电阻区域与所述扩散区域部分重合且长度方向的中心线不重合，所述第一长度大于第四长度。

进一步地，所述阱电阻区域为N阱区域，所述扩散区域为P⁺扩散区域。

进一步地，所述接触区域包括N⁺扩散区域和与所述N⁺扩散区域欧姆接触的金属触点。

进一步地，所述阱电阻区域为P阱区域，所述扩散区域为N⁺扩散区域。

根据本发明的另一方面，本发明还提供一种半导体装置制造方法，所述制造方法包括：

在半导体衬底上方形成具有第一深度的阱电阻区域；

在所述阱电阻区域内形成相互保持距离的两个接触区域；

在所述阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域上，通过反相掺杂形成与所述阱电阻区域相反导电性的具有第二深度的扩散区域，其中第一深度大于第二深度。

进一步地，所述在所述阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域上，通过反相掺杂形成与所述阱电阻区域相反导电性的具有第二深度的扩散区域具体包括：

所述阱电阻区域为N阱区域，通过扩散或者离子注入工艺进行反相掺杂在所述阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域上形成P⁺扩散区域。

进一步地，所述在所述阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域上，通过反相掺杂形成与所述阱电阻区域相反导电性的具有第二深度的扩散区域具体包括：

所述阱电阻区域为P阱区域，通过扩散或者离子注入工艺进行反相掺杂在所述阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域上形成N⁺扩散区域。

与现有技术相比，本发明中的半导体装置及其制造方法具有以下优点：

第一，采用反相掺杂的方式改变了阱电阻的横截面积，实现了在阱电阻占有同等宽度和长度的芯片面积下更加大的电阻值；

第二，采用反相掺杂的方式不需要修改现有工艺流程，与标准工艺兼容。

【附图说明】

结合参考附图及接下来的详细描述，本发明将更容易理解，其中同样的附图标记对应同样的结构部件，其中：

图1为现有技术中的一种阱电阻的结构示意图；

图2为现有技术中的一种阱电阻方块结构的结构示意图；

图3为本发明中的一种半导体装置制造方法在一个实施例中的方法流程图；

图4为本发明中的一种半导体装置在一个实施例中的结构示意图

图5A为本发明中的一种半导体装置在一个实施例中的俯视示意图；

图5B为图5A所示的半导体装置在A-A切线方向的剖面图；

图5C为图6A所示的半导体装置在B-B切线方向的剖面图；

图6A为本发明中的一种半导体装置在另一个实施例中的俯视示意图；

图6B为图6A所示的半导体装置在A-A切线方向的剖面图；

图6C为图6A所示的半导体装置在B-B切线方向的剖面图；

图7A为本发明中的一种半导体装置在再一个实施例中的俯视示意图；

图7B为图7A所示的半导体装置在A-A切线方向的剖面图；和

图7C为图7A所示的半导体装置在B-B切线方向的剖面图。

【具体实施方式】

本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明的目的，由于熟知的方法、程序、成分和电路已经很容易理解，因此它们并未被详细描述。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。此外，表示一个或多个实施例的方法、流程图或功能框图中的模块顺序并非固定的指代任何特定顺序，也不构成对本发明的限制。

本发明实施例中提供的半导体装置及其制造方法的一个重点为：在阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域，还形成有与所述阱电阻区域相反导电性的扩散区域。换句话说，通过反相掺杂的方式在阱电阻上形成扩散层，以即减小阱电阻方块电阻值中的横截面积的方式来增加阱电阻的电阻值。

请参考图3，其示出了本发明中的半导体装置制造方法在一个实施例300中的方法流程图。所述半导体装置制造方法300包括：

步骤320，在半导体衬底上方形成具有第一深度的N阱电阻区域；

以N阱电阻为例，首先在P型衬底上方形成具有第一深度h的N阱电阻区域。

步骤340，在阱电阻区域内形成相互保持距离的两个接触区域；

然后在N阱电阻区域内形成相互保持距离的两个接触区域，此时的半导体装置结构可以部分参考图1所示。

步骤360，在阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域上，通过反相掺杂形成与所述阱电阻区域相反导电性的具有第二深度的扩散区域，其中第一深度大于第二深度。

最后通过在两个接触区域之间的部分表面区域上，通过反相掺杂形成具有第二深度ha的P⁺扩散区域40，此时N阱电阻区域的深度由第一深度h减小为第三深度hb等于第一深度h减去第二深度ha，如图4所示。

综上所述，所述半导体装置制造方法通过反相掺杂的方式在阱电阻上形成扩散层，也即减小阱电阻方块电阻值中的横截面积的方式来增加阱电阻的电阻值，实现了在阱电阻占有同等宽度和长度的芯片面积下更加大的电阻值，而且该制造方法不需要修改现有工艺流程，与标准工艺兼容。

请继续结合参考图5A、图5B和图5C，其分别示出了本发明中的半导体装置在一个实施例500中的俯视示意图、A-A切线方向的剖面图和B-B切线方向的剖面图。所述半导体装置500包括形成于P型衬底510上方的N阱电阻区域520，和形成于所述阱电阻区域520内的相互保持距离的两个接触区域530，所述接触区域530通常包括N+扩散区域532和与所述N+扩散区域欧姆接触的金属触点534。

所述N阱电阻区域520可以为具有第一长度L1和第一宽度W1的矩形区域，该矩形区域范围内还包括有同样呈矩形的接触区域530，如图5A所示。

而在所述两个接触区域530之间，还包括有一个呈矩形的P⁺扩散区域540，该P⁺扩散区域540可以为具有第二长度L2和第二宽度W2的矩形区域。其中，第一长度L1大于第二长度L2且第一宽度小于第二宽度W2。另外，该P⁺扩散区域540的矩形区域在长度方向的中心线可以与N阱电阻区域520的矩形区域在长度方向的中心线互相重合(未示出)。另外还可以从图5C上获知，N阱电阻区域520的深度为第三深度hb，而P⁺扩散区域540的深度为第二深度ha。与现有技术中图1所示占有同等芯片面积的阱电阻相比，本实施例中的N阱电阻的横截面积已经由h*W1减小为hb*W1，有效地增加了电阻值。

综上所述，本实施例提供的半导体装置包括有采用反相掺杂的方式形成的P⁺扩散层，与现有技术相比有效减小了阱电阻的横截面积，实现了在阱电阻占有同等宽度和长度的芯片面积下更加大的电阻值。

请继续结合参考图6A、图6B和图6C，其分别示出了本发明中的半导体装置在一个实施例600中的俯视示意图、A-A切线方向的剖面图和B-B切线方向的剖面图。所述半导体装置600包括形成于P型衬底610上方的N阱电阻区域620，和形成于所述阱电阻区域620内的相互保持距离的两个接触区域630，所述接触区域630通常包括N+扩散区域632和与所述N+扩散区域欧姆接触的金属触点634。

所述N阱电阻区域620可以为具有第一长度L1和第一宽度W1的矩形区域，该矩形区域范围内还包括有同样呈矩形的接触区域632，如图6A所示。

而在所述两个接触区域630之间，还包括有一个呈矩形的P⁺扩散区域640，该P⁺扩散区域640可以为具有第三长度L3和第二宽度W3的矩形区域。其中，第一长度L1大于第三长度L3且第一宽度W1大于第三宽度W3。另外，该P⁺扩散区域640的矩形区域在长度方向的中心线可以与N阱电阻区域620的矩形区域在长度方向的中心线互相重合(未示出)。另外还可以从图6B和图6C上获知，N阱电阻区域620的深度为第三深度hb，而P⁺扩散区域的深度为第二深度ha。与现有技术中图1所示占有同等芯片面积的阱电阻相比，本实施例中的N阱电阻的横截面积已经由h*W1减小为(hb*W1+ha(W1-W3))，有效地增加了电阻值。

综上所述，本实施例提供的半导体装置包括有采用反相掺杂的方式形成的P⁺扩散层，与现有技术相比有效减小了阱电阻的横截面积，实现了在阱电阻占有同等宽度和长度的芯片面积下更加大的电阻值。

请继续结合参考图7A、图7B和图7C，其分别示出了本发明中的半导体装置在一个实施例700中的结构示意图、A-A切线方向的剖面图和B-B切线方向的剖面图。所述半导体装置700包括形成于P型衬底710上方的N阱电阻区域720，和形成于所述阱电阻区域720内的相互保持距离的两个接触区域730，所述接触区域730通常包括N+扩散区域732和与所述N+扩散区域欧姆接触的金属触点734。

所述N阱电阻区域720可以为具有第一长度L1和第一宽度W1的矩形区域，该矩形区域范围内还包括有同样呈矩形的接触区域732，如图7A所示。

而在所述两个接触区域730之间，还包括有一个呈矩形的P⁺扩散区域740，该P⁺扩散区域740可以为具有第四长度L4和第四宽度W4的矩形区域。其中，第一长度L1大于第四长度L4。第四宽度W4可以大于、等于或者小于第一宽度W1。另外，该P⁺扩散区域740的矩形区域在长度方向的中心线与N阱电阻区域620的矩形区域在长度方向的中心线不重合(未示出)，而是之间互相存在距离d，但是该P⁺扩散区域740的矩形区域仍然和N阱电阻区域部分重合。另外还可以从图7B和图7C上获知，N阱电阻区域720的深度可以为第三深度hb，而P⁺扩散区域740的深度可以为第二深度ha。与现有技术中图1所示占有同等芯片面积的阱电阻相比，本实施例中的N阱电阻的横截面积已经由h*W1减小为(hb*W1+ha*((W1-W4)/2+d))，有效地增加了电阻值。

综上所述，本实施例提供的半导体装置包括有采用反相掺杂的方式形成的P⁺扩散层，与现有技术相比有效减小了阱电阻的横截面积，实现了在阱电阻占有同等宽度和长度的芯片面积下更加大的电阻值。

虽然本文中的各个实施例中均为采用N阱电阻的实施例，但是应当意识到，本领域的技术人员可以很容易地根据本文相关描述来联想到有关采用P阱电阻的实施例的诸多细节，故本文不再累述此部分内容，但有关采用P阱电阻的实施例同样属于本发明的保护范围。

上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于所述具体实施方式。

Claims (10)

1.一种半导体装置，其包括形成于半导体衬底上方的阱电阻区域，和形成于所述阱电阻区域内的相互保持距离的两个接触区域，其特征在于：

在所述阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域，还形成有与所述阱电阻区域相反导电性的扩散区域。

2.根据权利要求1所述的半导体装置，其特征在于，所述阱电阻区域为具有第一长度和第一宽度的矩形区域，所述扩散区域为具有第二长度和第二宽度的矩形区域，所述阱电阻区域与所述扩散区域的长度方向的中心线互相重合，所述第一长度大于第二长度且第一宽度小于第二宽度。

3.根据权利要求1所述的半导体装置，其特征在于，所述阱电阻区域为具有第一长度和第一宽度的矩形区域，所述扩散区域为具有第三长度和第三宽度的矩形区域，所述阱电阻区域与所述扩散区域的长度方向的中心线互相重合，所述第一长度大于第三长度且第一宽度大于第三宽度。

4.根据权利要求1所述的半导体装置，其特征在于，所述阱电阻区域为具有第一长度和第一宽度的矩形区域，所述扩散区域为具有第四长度和第四宽度的矩形区域，所述阱电阻区域与所述扩散区域部分重合且长度方向的中心线不重合，所述第一长度大于第四长度。

5.根据权利要求1至4任一所述的半导体装置，其特征在于，所述阱电阻区域为N阱区域，所述扩散区域为P⁺扩散区域。

6.根据权利要求5所述的半导体装置，其特征在于，所述接触区域包括N⁺扩散区域和与所述N⁺扩散区域欧姆接触的金属触点。

7.根据权利要求1至4任一所述的半导体装置，其特征在于，所述阱电阻区域为P阱区域，所述扩散区域为N⁺扩散区域。

8.一种半导体装置制造方法，其特征在于，其包括：

在半导体衬底上方形成具有第一深度的阱电阻区域；

在所述阱电阻区域内形成相互保持距离的两个接触区域；

在所述阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域上，通过反相掺杂形成与所述阱电阻区域相反导电性的具有第二深度的扩散区域，其中第一深度大于第二深度。

9.根据权利要求8所述的半导体装置制造方法，其特征在于，所述在所述阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域上，通过反相掺杂形成与所述阱电阻区域相反导电性的具有第二深度的扩散区域具体包括：

所述阱电阻区域为N阱区域，通过扩散或者离子注入工艺进行反相掺杂在所述阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域上形成P⁺扩散区域。

10.根据权利要求8所述的半导体装置制造方法，其特征在于，所述在所述阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域上，通过反相掺杂形成与所述阱电阻区域相反导电性的具有第二深度的扩散区域具体包括：

所述阱电阻区域为P阱区域，通过扩散或者离子注入工艺进行反相掺杂在所述阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域上形成N⁺扩散区域。

Images