CN101211775A - 半导体器件以及在半导体器件中形成图案的方法 - Google Patents
半导体器件以及在半导体器件中形成图案的方法 Download PDFInfo
- Publication number
- CN101211775A CN101211775A CNA2007101114688A CN200710111468A CN101211775A CN 101211775 A CN101211775 A CN 101211775A CN A2007101114688 A CNA2007101114688 A CN A2007101114688A CN 200710111468 A CN200710111468 A CN 200710111468A CN 101211775 A CN101211775 A CN 101211775A
- Authority
- CN
- China
- Prior art keywords
- mask layer
- hard mask
- pattern
- layer pattern
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 39
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 125000006850 spacer group Chemical group 0.000 abstract description 4
- 238000007687 exposure technique Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种形成半导体器件的精细图案的方法,包括:在半导体基板上形成第一硬掩模层;在所述第一硬掩模层上形成第二硬掩模层图案;在所述第二硬掩模层图案的侧壁上形成间隙壁;利用所述间隙壁和所述第二硬掩模层图案作为蚀刻掩模而选择性地蚀刻所述第一硬掩模层,以形成第一硬掩模层图案;形成填充所述第二硬掩模层图案和所述第一硬掩模层图案的第一绝缘膜;选择性地蚀刻所述第二硬掩模层图案和下面的第一硬掩模层图案,以形成第三硬掩模层图案;移除所述第一绝缘膜和所述间隙壁;以及利用所述第三硬掩模层图案作为蚀刻掩模而将所述半导体基板图案化,以形成精细图案。
Description
技术领域
本发明涉及存储器件。更具体地说,本发明涉及采用自对准双重曝光技术在半导体器件中形成图案的方法。
背景技术
一般而言,例如动态随机存取存储器(DRAM)等半导体器件包括大量精细图案。这种图案通过光刻工序而形成。为了通过光刻工序形成图案,将光阻(PR)膜涂覆在将要图案化的目标层上。然后,执行曝光过程以改变PR膜的特定部分的溶解度。接下来,执行显影过程以形成露出目标层的PR图案。因此,PR图案是通过移除溶解度已改变的部分或是通过移除溶解度未改变的部分而形成的。之后,利用PR图案来蚀刻露出的目标层,然后再剥除PR图案以形成目标层图案。
在光刻工序中,分辨率和聚焦深度(DOF)是两个重要的因素。分辨率(R)可以用如下等式(1)来表示。
其中k1是由PR膜的种类和厚度所决定的常数,λ是光源的波长,而NA则代表曝光设备的数值孔径。
根据等式(1),形成于晶片上的图案的精细度与光源波长(λ)成反比,而与曝光设备的NA成正比。然而,所用的光源波长(λ)和曝光设备的NA还无法跟上半导体器件集成度的快速发展。因此,已经采用各种方法来应用改善分辨率和DOF的分辨率提高技术(RET)。举例而言,RET技术包括相移掩模(PSM)、离轴照明(OAI)、光学邻近校正(OPC)等技术。此外,称为双重曝光技术(DET)的技术能够在晶片上形成精细图案。DET中的关键尺寸(CD)的一致性决定于第一曝光掩模和第二曝光掩模的总体重叠准确度。
然而,难以将第一曝光掩模和第二曝光掩模的重叠度控制为落于误差范围内。此外,技术上的难度也导致难以实现曝光设备的改进。
发明内容
本发明的实施例涉及在半导体器件中形成图案的改进的方法。
根据本发明的一个实施例,在半导体器件中形成图案的方法利用自对准双重曝光技术。
根据本发明的一个实施例,在半导体器件中形成图案的方法包括以下步骤:在半导体基板上形成第一硬掩模层;在所述第一硬掩模层上形成具有侧壁的第二硬掩模层图案;在所述第二硬掩模层图案的侧壁上形成间隙壁;利用所述间隙壁和所述第二硬掩模层图案作为蚀刻掩模而选择性地蚀刻所述第一硬掩模层,以形成所述第二硬掩模层图案下面的第一硬掩模层图案;形成填充所述第二硬掩模层图案和所述第一硬掩模层图案的第一绝缘膜;选择性地蚀刻所述第二硬掩模层图案及其下面的第一硬掩模层图案,以形成第三硬掩模层图案;移除所述第一绝缘膜和所述间隙壁;以及利用所述第三硬掩模层图案作为蚀刻掩模而将蚀刻目标层图案化,以形成精细图案。
根据另一实施例,半导体器件具有根据上述方法所形成的精细图案。
附图说明
图1a到1k是截面图,其示出根据本发明实施例的用于在半导体器件中形成图案的方法。
具体实施方式
本发明涉及具有采用自对准双重曝光技术所形成的精细图案的半导体器件。精细图案是使用硬掩模层和侧壁间隙壁的修改叠层结构所实现的。这种精细图案均匀地形成,以改善半导体器件的集成度和产出率。根据形成精细图案的这一改进的方法,半导体器件的制造过程得到简化,从而降低处理成本。
图1a到1k是截面图,其示出根据本发明实施例的用于在半导体器件中形成图案的方法。在具有蚀刻目标层(未显示)的半导体基板110上形成第一硬掩模层120、第一硬掩模层120上面的第二硬掩模层130、以及第三硬掩模层140。在第三硬掩模层140上形成光阻膜(未显示)。使用线/距掩模(未显示)将光阻膜曝光并显影,以形成光阻图案150。利用光阻图案150作为蚀刻掩模而选择性地蚀刻第三硬掩模层140,以形成第三硬掩模层图案142。
根据本发明的一个实施例,优选的是,第一硬掩模层120由无定形碳膜形成。优选的是,第二硬掩模层130由氮氧化硅(SiON)膜形成。优选的是,第三硬掩模层140由多晶硅层或二氧化硅(SiO2)膜形成。在另一实施例中,优选的是,光阻图案150的线宽与限定于相邻光阻图案150之间的间距宽度的比率在大约1.5∶2.5至0.5∶3.5的范围内。此外,优选的是,光阻图案150的线宽与限定于相邻光阻图案150之间的间距宽度的比率基本上是大约1∶3。在本发明的另一实施例中,优选的是,第三硬掩模层140的选择性蚀刻过程是采用各向异性干式蚀刻方法来进行的。在另一实施例中,优选的是,第三硬掩模层图案142的线宽与限定于相邻第三硬掩模层图案142之间的间距宽度的比率在大约1.5∶2.5至0.5∶3.5的范围内。此外,第三硬掩模层图案142的线宽与限定于相邻第三硬掩模层图案142之间的间距宽度的比率基本上是大约1∶3。
参照图1d到1f,移除光阻图案150。在半导体基板110上形成第一绝缘膜160,以填充第三硬掩模层图案142。通过回蚀方法来蚀刻第一绝缘膜160,以在第三硬掩模层图案142的侧壁上形成间隙壁162。利用间隙壁162和第三硬掩模层图案142作为蚀刻掩模而选择性地蚀刻第二硬掩模层130,以形成第二硬掩模层图案132。
根据本发明的另一实施例,优选的是,第一绝缘膜160由氮化硅(Si3N4)膜形成。此外,优选的是,调整第一绝缘膜160的厚度,以使间隙壁162的横向线宽基本上等于第三硬掩模层图案142的宽度。在本发明的另一实施例中,优选的是,第二硬掩模层130的选择性蚀刻过程是采用各向异性干式蚀刻方法来进行的。此外,优选的是,第二硬掩模层图案132的线宽与限定于相邻第三硬掩模层图案132之间的间距宽度的比率基本上是大约3∶1。
参照图1g到1i,在半导体基板110上形成第二绝缘膜170,以填充第三硬掩模层图案142和第二硬掩模层图案132。抛光第二绝缘膜170,直到第三硬掩模层图案142的顶面露出为止。利用第二绝缘膜170作为蚀刻掩模而选择性地蚀刻第三硬掩模层图案142及其下面的第二硬掩模层图案132,以形成露出第一硬掩模层120的第五硬掩模层图案134。
根据本发明的一个实施例,优选的是,第二绝缘膜170由氮化硅(Si3N4)膜形成。此外,优选的是,第二绝缘膜170的抛光过程是采用化学机械抛光(CMP)方法来进行的。在本发明的另一实施例中,优选的是,第三硬掩模层图案142及其下面的第二硬掩模层图案132的选择性蚀刻过程是采用各向异性干式蚀刻方法来进行的。
参照图1j到1k,移除第二绝缘膜170和间隙壁162。利用第五硬掩模层图案134作为蚀刻掩模而选择性地蚀刻第一硬掩模层120,以形成第一硬掩模层图案122。利用第一硬掩模层图案122作为蚀刻掩模而蚀刻目标层,以形成精细图案。
根据本发明的一个实施例,优选的是,第二绝缘膜170和间隙壁162的移除过程是采用包含H3PO4的湿式蚀刻方法来进行的。此外,优选的是,第一硬掩模层图案122的线宽与限定于相邻第一硬掩模层图案122之间的间距宽度的比率基本上是大约1∶1。这样,可以采用具有单一掩模过程的自对准双重曝光技术在半导体器件中形成精细图案。
如上所述,根据该半导体器件和该半导体器件的图案形成方法,不管曝光设备的重叠准确度如何,都可以形成关键尺寸(CD)一致的精细图案。因此,半导体器件的集成度和产出率得到改善。此外,由于双重曝光技术使用单个曝光掩模,因此总体的精细图案形成过程得到简化,从而降低处理成本。
本发明的上述实施例是示例性的而非限制性的。各种替代形式及等同形式都是可行的。本发明并不限于在此所述的光刻步骤,也不限于任何特定类型的半导体器件。例如,本发明可以应用于动态随机存取存储器(DRAM)或非易失存储器中。考虑到本发明所公开的内容,其它的增加、减少或修改显而易见并且位于所附权利要求书的范围内。
本申请要求2006年12月28日提交的韩国专利申请No.10-2006-0137009的优先权,该申请的全部内容以引用的方式并入本文。
Claims (18)
1.一种在半导体器件中形成图案的方法,所述方法包括以下步骤:
在半导体基板上形成第一硬掩模层;
在所述第一硬掩模层上形成第二硬掩模层图案;
在所述第二硬掩模层图案的侧壁上形成间隙壁;
利用所述间隙壁和所述第二硬掩模层图案作为蚀刻掩模而选择性地蚀刻所述第一硬掩模层,以形成所述第二硬掩模层图案下面的第一硬掩模层图案;
形成填充所述第二硬掩模层图案和所述第一硬掩模层图案的第一绝缘膜;
选择性地蚀刻所述第二硬掩模层图案和下面的第一硬掩模层图案,以形成第三硬掩模层图案;
移除所述第一绝缘膜和所述间隙壁;以及
利用所述第三硬掩模层图案作为蚀刻掩模而将所述半导体基板图案化,以形成精细图案。
2.如权利要求1所述的方法,其中,
形成所述第二硬掩模层图案的步骤包括以下步骤:
在所述第一硬掩模层上形成第二硬掩模层;
在所述第二硬掩模层上形成光阻膜;
利用线/距掩模将所述光阻膜曝光并显影,以形成光阻图案;以及
利用所述光阻图案作为蚀刻掩模而选择性地蚀刻所述第二硬掩模层,以形成所述第二硬掩模层图案。
3.如权利要求2所述的方法,其中,
所述光阻图案的线宽与限定于相邻光阻图案之间的间距宽度的比率在大约1.5∶2.5至0.5∶3.5的范围内。
4.如权利要求2所述的方法,其中,
所述光阻图案的线宽与限定于相邻光阻图案之间的间距宽度的比率基本上是大约1∶3。
5.如权利要求2所述的方法,其中,
蚀刻所述第二硬掩模层的步骤包括:采用各向异性干式蚀刻方法来蚀刻所述第二硬掩模层。
6.如权利要求1所述的方法,其中,
形成所述间隙壁的步骤包括以下步骤:
形成第二绝缘膜,所述第二绝缘膜填充所述半导体基板上的第二硬掩模层图案;以及
利用回蚀方法蚀刻所述第二绝缘膜,以在所述第二硬掩模层图案的侧壁上形成所述间隙壁。
7.如权利要求6所述的方法,其中,
所述第二绝缘膜包括氮化硅(Si3N4)膜。
8.如权利要求6所述的方法,其中,
所述间隙壁的横向线宽与所述第二硬掩模层图案的宽度的比率基本上是大约1∶1。
9.如权利要求1所述的方法,其中,
蚀刻所述第一硬掩模层的步骤包括:采用各向异性干式蚀刻方法来蚀刻所述第一硬掩模层。
10.如权利要求1所述的方法,其中,
形成所述第一绝缘膜的步骤包括以下步骤:
在所述半导体基板上形成所述第一绝缘膜,以填充所述第二硬掩模层图案和所述第一硬掩模层图案;以及
抛光所述第一绝缘膜,直到所述第二硬掩模层图案露出为止。
11.如权利要求10所述的方法,其中,
抛光所述第一绝缘膜的步骤包括:以化学机械抛光方法抛光所述第一绝缘膜。
12.如权利要求1所述的方法,其中,
所述第一绝缘膜包括氮化硅(Si3N4)膜。
13.如权利要求1所述的方法,其中,
蚀刻所述第二硬掩模层图案和下面的第一硬掩模层图案的步骤包括:采用各向异性干式蚀刻方法来蚀刻所述第二硬掩模层图案和下面的第一硬掩模层图案。
14.如权利要求1所述的方法,其中,
移除所述第一绝缘膜和所述间隙壁的步骤包括:通过使用H3PO4的湿式蚀刻方法来移除所述第一绝缘膜和所述间隙壁。
15.如权利要求1所述的方法,其中,
所述精细图案的线宽与相邻精细图案之间的间距宽度的比率基本上是大约1∶1。
16.如权利要求1所述的方法,还包括:
在限定于所述第一硬掩模层和所述半导体基板之间的界面中形成缓冲层。
17.如权利要求16所述的方法,还包括:
利用氮氧化硅(SiON)膜所构成的缓冲层作为包含H3PO4的湿式蚀刻过程中的蚀刻停止层。
18.一种半导体器件,其具有根据权利要求1所述的方法形成的精细图案。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060137009A KR100866723B1 (ko) | 2006-12-28 | 2006-12-28 | 반도체 소자 및 그의 미세 패턴 형성 방법 |
KR1020060137009 | 2006-12-28 | ||
KR10-2006-0137009 | 2006-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101211775A true CN101211775A (zh) | 2008-07-02 |
CN101211775B CN101211775B (zh) | 2010-08-18 |
Family
ID=39584616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101114688A Expired - Fee Related CN101211775B (zh) | 2006-12-28 | 2007-06-25 | 在半导体器件中形成图案的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7776747B2 (zh) |
JP (1) | JP5001109B2 (zh) |
KR (1) | KR100866723B1 (zh) |
CN (1) | CN101211775B (zh) |
TW (1) | TWI372415B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112542377A (zh) * | 2014-10-17 | 2021-03-23 | 台湾积体电路制造股份有限公司 | 迭代自对准图案化 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158746A (ja) * | 2007-12-27 | 2009-07-16 | Tokyo Electron Ltd | 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム |
KR100930388B1 (ko) * | 2008-01-24 | 2009-12-08 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
KR101409840B1 (ko) * | 2008-06-04 | 2014-06-20 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
JP5606388B2 (ja) * | 2011-05-13 | 2014-10-15 | 株式会社東芝 | パターン形成方法 |
US8420542B2 (en) | 2011-05-27 | 2013-04-16 | International Business Machines Corporation | Method of patterned image reversal |
US9214622B2 (en) * | 2011-10-17 | 2015-12-15 | Stmicroelectronics, Inc. | Size-controllable opening and method of making same |
KR102140952B1 (ko) * | 2014-07-02 | 2020-08-05 | 삼성전자 주식회사 | 반도체 소자의 패턴 형성 방법 |
KR102410139B1 (ko) * | 2015-09-04 | 2022-06-16 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
US10340141B2 (en) * | 2017-04-28 | 2019-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning method for semiconductor device and structures resulting therefrom |
US10170307B1 (en) * | 2017-06-30 | 2019-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for patterning semiconductor device using masking layer |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
PT84104B (pt) | 1986-01-21 | 1989-02-28 | Procter & Gamble | Fralda descartavel |
US4707218A (en) * | 1986-10-28 | 1987-11-17 | International Business Machines Corporation | Lithographic image size reduction |
US4801350A (en) * | 1986-12-29 | 1989-01-31 | Motorola, Inc. | Method for obtaining submicron features from optical lithography technology |
KR950013789B1 (ko) * | 1992-12-02 | 1995-11-16 | 현대전자산업주식회사 | 반도체 소자의 미세 게이트 전극 형성 방법 |
KR970000717B1 (ko) | 1993-07-27 | 1997-01-18 | 현대전자산업 주식회사 | 캐패시터 제조방법 |
KR970007173B1 (ko) * | 1994-07-14 | 1997-05-03 | 현대전자산업 주식회사 | 미세패턴 형성방법 |
KR20010073304A (ko) * | 2000-01-13 | 2001-08-01 | 윤종용 | 반도체 소자의 미세 패턴 형성 방법 |
KR20020024415A (ko) * | 2000-09-25 | 2002-03-30 | 윤종용 | 반도체 소자의 패턴 형성방법 |
US6759180B2 (en) * | 2002-04-23 | 2004-07-06 | Hewlett-Packard Development Company, L.P. | Method of fabricating sub-lithographic sized line and space patterns for nano-imprinting lithography |
US20040266155A1 (en) * | 2003-06-30 | 2004-12-30 | Chartered Semiconductor Manufacturing Ltd. | Formation of small gates beyond lithographic limits |
US8486287B2 (en) * | 2004-03-19 | 2013-07-16 | The Regents Of The University Of California | Methods for fabrication of positional and compositionally controlled nanostructures on substrate |
JP4095588B2 (ja) * | 2004-07-01 | 2008-06-04 | 旺宏電子股▲分▼有限公司 | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 |
US7390746B2 (en) * | 2005-03-15 | 2008-06-24 | Micron Technology, Inc. | Multiple deposition for integration of spacers in pitch multiplication process |
US7253118B2 (en) * | 2005-03-15 | 2007-08-07 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
JP4619839B2 (ja) * | 2005-03-16 | 2011-01-26 | 株式会社東芝 | パターン形成方法 |
KR20060113162A (ko) * | 2005-04-29 | 2006-11-02 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 |
US7465525B2 (en) * | 2005-05-10 | 2008-12-16 | Lam Research Corporation | Reticle alignment and overlay for multiple reticle process |
US7271108B2 (en) * | 2005-06-28 | 2007-09-18 | Lam Research Corporation | Multiple mask process with etch mask stack |
US7611980B2 (en) * | 2006-08-30 | 2009-11-03 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
US7825460B2 (en) * | 2006-09-06 | 2010-11-02 | International Business Machines Corporation | Vertical field effect transistor arrays and methods for fabrication thereof |
KR100827534B1 (ko) * | 2006-12-28 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 미세 패턴 형성 방법 |
-
2006
- 2006-12-28 KR KR1020060137009A patent/KR100866723B1/ko not_active IP Right Cessation
-
2007
- 2007-06-06 US US11/759,055 patent/US7776747B2/en not_active Expired - Fee Related
- 2007-06-15 TW TW096121717A patent/TWI372415B/zh not_active IP Right Cessation
- 2007-06-25 CN CN2007101114688A patent/CN101211775B/zh not_active Expired - Fee Related
- 2007-10-01 JP JP2007257703A patent/JP5001109B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112542377A (zh) * | 2014-10-17 | 2021-03-23 | 台湾积体电路制造股份有限公司 | 迭代自对准图案化 |
Also Published As
Publication number | Publication date |
---|---|
US20080160763A1 (en) | 2008-07-03 |
TW200828405A (en) | 2008-07-01 |
KR20080061860A (ko) | 2008-07-03 |
KR100866723B1 (ko) | 2008-11-05 |
US7776747B2 (en) | 2010-08-17 |
CN101211775B (zh) | 2010-08-18 |
JP2008166700A (ja) | 2008-07-17 |
JP5001109B2 (ja) | 2012-08-15 |
TWI372415B (en) | 2012-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101211775B (zh) | 在半导体器件中形成图案的方法 | |
CN100595888C (zh) | 在半导体器件中形成图案的方法 | |
CN100576463C (zh) | 利用双重曝光技术在半导体器件中形成图案的方法 | |
CN101299408B (zh) | 形成半导体器件的精细图案的方法 | |
US6569778B2 (en) | Method for forming fine pattern in semiconductor device | |
CN100552882C (zh) | 用于在半导体器件中形成精细图案的方法 | |
KR20120126442A (ko) | 반도체 소자의 패턴 형성 방법 | |
US8273522B2 (en) | Exposure mask and method for manufacturing semiconductor device using the same | |
TWI287692B (en) | Alternating aperture phase shift photomask and fabricating method thereof and method for manufacturing a semiconductor using the alternating aperture phase shift photomask | |
JP3757551B2 (ja) | マスクパターン作成方法およびこの方法により形成されたマスク | |
KR101096987B1 (ko) | 노광마스크 및 이를 이용한 반도체소자의 형성방법 | |
KR100602129B1 (ko) | 다단계 노광공정을 이용한 패턴 형성 방법 | |
US20090226823A1 (en) | Reticles including assistant structures, methods of forming such reticles, and methods of utilizing such reticles | |
KR100827520B1 (ko) | 반도체 소자의 제조 방법 | |
KR100811404B1 (ko) | 이유브이 노광 공정용 위상반전 마스크 및 그 제조 방법 | |
KR100811270B1 (ko) | 단일 포토마스크를 이용한 패턴 형성방법 | |
KR100772784B1 (ko) | 이유브이 노광 공정용 위상반전 마스크 및 그 제조 방법 | |
KR100533967B1 (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
KR100608379B1 (ko) | 반도체장치의 제조방법 | |
KR20010036770A (ko) | 반도체 장치의 마스크 제조 방법 | |
KR20080100688A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
US7807319B2 (en) | Photomask including contrast enhancement layer and method of making same | |
US20100173502A1 (en) | LOW k1 HOLE PRINTING USING TWO INTERSECTING FEATURES | |
KR20030001131A (ko) | 콘택 형성 방법 | |
KR20090071048A (ko) | 어시스트 패턴을 구비한 포토마스크 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100818 Termination date: 20130625 |