JP2009158746A - 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム - Google Patents

基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム Download PDF

Info

Publication number
JP2009158746A
JP2009158746A JP2007335723A JP2007335723A JP2009158746A JP 2009158746 A JP2009158746 A JP 2009158746A JP 2007335723 A JP2007335723 A JP 2007335723A JP 2007335723 A JP2007335723 A JP 2007335723A JP 2009158746 A JP2009158746 A JP 2009158746A
Authority
JP
Japan
Prior art keywords
film
pattern
wafer
forming
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007335723A
Other languages
English (en)
Inventor
Hidetami Yaegashi
英民 八重樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007335723A priority Critical patent/JP2009158746A/ja
Priority to PCT/JP2008/065737 priority patent/WO2009084279A1/ja
Priority to TW97146385A priority patent/TW200939345A/zh
Publication of JP2009158746A publication Critical patent/JP2009158746A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】基板上の被処理膜に所定の微細なパターンを効率よく形成する。
【解決手段】被処理膜F上に、レジスト膜のパターンR1を形成する(図7(a))。パターンR1と被処理膜F上に、シリコン窒化膜Nを異方的に形成する(図7(b))。犠牲膜Gを形成する(図7(c))。犠牲膜Gの表層部を溶解させる(図7(d))。シリコン窒化膜Nの側壁部を溶解して、シリコン窒化膜NにパターンN1を形成する(図7(e))。パターンN1をマスクとしてパターンR1をエッチングし、レジスト膜のパターンR2を形成する(図7(f))。パターンN1と犠牲膜Gをマスクとして被処理膜Fをエッチングし、被処理膜FにパターンF1を形成する(図7(g))。レジスト膜、シリコン窒化膜N及び犠牲膜Gを除去する(図7(h))。
【選択図】図7

Description

本発明は、例えば半導体ウェハ等の基板の被処理膜に所定のパターンを形成する基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システムに関する。
例えば半導体デバイスの製造プロセスにおけるフォトリソグラフィー工程では、例えば半導体ウェハ(以下、「ウェハ」という。)表面の被処理膜上にレジスト液を塗布してレジスト膜を形成するレジスト塗布処理、ウェハ表面のレジスト膜に所定パターンの光を照射してレジスト膜を露光する露光処理、露光されたレジスト膜内を現像する現像処理等が順次行われて、ウェハ表面のレジスト膜に所定のレジストパターンが形成される。その後、レジストパターンをマスクとして被処理膜がエッチングされ、その後レジストパターンが除去されて、被処理膜に所定のパターンが形成される。
このフォトリソグラフィー工程では、半導体デバイスの微細化を図るため、従来より上記パターン形成における露光処理の光を短波長化することが進められている。しかしながら、この露光の短波長化を進める方法のみでは、例えば32nmや45nmレベルの微細な半導体デバイスを形成するのが技術的に困難である。
そこで、例えばウェハ表面の被処理膜上の異なる層にそれぞれパターンを形成することにより、被処理膜に微細なパターンを形成し、半導体デバイスの微細化を図ることが提案されている。具体的には、先ず、例えばウェハ表面の被処理膜上に第一の感光性膜(レジスト膜)と第二の感光性膜(レジスト膜)の2層の感光性膜を形成し、それぞれの膜を露光して現像することで、第一の感光性膜パターンと第二の感光性膜パターンを形成する。そして、これら第一及び第二の感光性膜パターンをマスクにして被処理膜をエッチングし、被処理膜にパターンを形成する(特許文献1)。
また別の方法としては、先ず、例えばウェハ表面の被処理膜上に形成されたSiN膜のパターン上に、例えばCVD(Chemical Vapor Deposiotion、化学気相成長法)によってSiO膜を形成する。このSiO膜をエッチバックした後、SiN膜のパターンを除去することで、SiO膜の微細パターンを形成する。そして、このSiO膜のパターンをマスクにして被処理膜をエッチングし、被処理膜にパターンを形成することが提案されている(特許文献2)。
特許第2757983号公報 U.S.PAT.NO.5013680
しかしながら、特許文献1に記載された方法を用いて、被処理膜に微細なパターンを形成した場合、第一の感光性膜パターンと第二の感光性膜パターンの重ね合わせには高い精度が要求され、これらのパターンの重ね合わせにズレが生じることがある。このようにズレが生じると、被処理体に所望のパターンを形成できない。また、感光性膜を2回露光する必要があり、それに伴って半導体デバイスを製造する際のコストが高くなる。
また、特許文献2に記載された方法を用いて、被処理膜に微細なパターンを形成した場合、SiN膜の両側に形成されたSiO膜の上部の形状が左右非対称になることがある。この状態のSiO膜をマスクとして被処理膜をエッチングすると、被処理膜のパターンの高さが均一にならない。
本発明は、かかる点に鑑みてなされたものであり、基板上の被処理膜に所定の微細なパターンを効率よく形成することを目的とする。
前記の目的を達成するため、本発明は、基板の被処理膜に所定のパターンを形成する基板の処理方法であって、被処理膜上に第一の膜による第一のパターンを形成する工程と、前記第一のパターンに対して、第二の膜を異方的に形成する工程、すなわち、前記第一のパターン上と前記第一のパターン間の凹部の被処理膜上に、均一な厚みの第二の膜を形成する工程と、を有する。そしてさらに、前記第一のパターンと前記第二の膜を覆うように前記第三の膜を形成する工程と、前記第三の膜の上層部を除去し、前記第一のパターン上に形成された前記第二の膜を露出させる工程と、前記露出した第二の膜が所定の幅になるように当該第二の膜の側壁部を除去し、第二のパターンを形成する工程と、前記第二のパターンをマスクとして、前記第一の膜をエッチングして第三のパターンを形成する工程と、前記第三のパターンをマスクとして、前記被処理膜をエッチングする工程と、を有することを特徴としている。
本発明によれば、先ず、被処理膜上に形成された第一のパターンに対して、第二の膜を異方的に形成しているので、第一のパターン上と第一のパターン間の凹部の被処理膜上に、均一な厚みの第二の膜を形成することができる。そして、第一のパターンと第二の膜を覆う第三の膜を形成し、その第三の膜の上層部を除去して、第一のパターン上の第二の膜を露出した状態で、露出した第二の膜が所定の幅になるように第二の膜の側壁部を除去して第二のパターンを形成しているので、第一のパターン上にさらに微細な線幅を有する第二のパターンを形成することができる。その後、第二のパターンをマスクとして第一の膜をエッチングして第三のパターンを形成しているので、被処理膜上に第三のパターンによる微細なパターンを形成することができる。そして、この被処理膜上の第三のパターンをマスクとして被処理膜をエッチングしているので、被処理膜に微細なパターンを精度よく形成することができる。また、本発明の処理方法では、被処理膜上の膜に行われる露光は第一のパターンを形成する際の1回のみであり、従来のように2回露光する必要がない。したがって、基板上の被処理膜に所定の微細なパターンを精度よく、かつ効率よく形成することができる。
前記第一のパターンに対して、第二の膜を異方的に形成する工程において、イオンクラスタビーム法により、前記第二の膜を異方的に形成してもよい。
前記第一のパターンと前記第二の膜を覆うように第三の膜を形成する工程において、塗布液を塗布することにより、前記第三の膜を形成してもよい。
前記第二の膜は、アルカリ性水溶液に対して可溶性の膜であってもよい。
前記露出した第二の膜が所定の幅になるように当該第二の膜の側壁部を除去し、第二のパターンを形成する工程において、前記第一のパターン上の第二の膜上に、当該第二の膜と同一の幅を有する第四の膜を形成し、前記第二の膜の側壁部にアルカリ性水溶液を供給し、当該第二の膜の側壁部を溶解させてもよい。
前記第二の膜の側壁部にアルカリ性水溶液を供給する際に、当該アルカリ性水溶液を供給する時間を制御して、当該第二の膜を所定の幅にしてもよい。
前記第一の膜の側壁部にアルカリ性水溶液を供給する際に、当該アルカリ性水溶液の濃度を制御して、当該第一の膜を所定の幅にしてもよい。
別な観点による本発明によれば、前記の基板の処理方法を基板処理システムによって実行させるために、当該基板処理システムを制御する制御部のコンピュータ上で動作するプログラムが提供される。
また別な観点による本発明によれば、前記のプログラムを格納した読み取り可能なコンピュータ記憶媒体が提供される。
さらに別な観点による本発明は、基板の被処理膜に所定のパターンを形成する基板処理システムであって、被処理膜上に第一の膜による第一のパターンを形成する塗布現像装置と、前記第一のパターンに対して、第二の膜を異方的に形成する膜形成装置と、前記第一のパターンと前記第二の膜を覆うように前記第三の膜を形成する膜形成装置と、前記第三の膜の上層部を除去し、前記第一のパターン上に形成された前記第二の膜を露出させる除去装置と、前記露出した第二の膜が所定の幅になるように当該第二の膜の側壁部を除去し、第二のパターンを形成する除去装置と、前記第二のパターンをマスクとして、前記第一の膜をエッチングして第三のパターンを形成するエッチング装置と、前記第三のパターンをマスクとして、前記被処理膜をエッチングするエッチング装置と、を有することを特徴としている。
本発明によれば、基板上の被処理膜に所定の微細なパターンを精度よく、かつ効率よく形成することができる。
以下、本発明の好ましい実施の形態について説明する。図1は、本実施の形態にかかる基板処理システム1の構成の概略を示す平面図であり、図2は、基板処理システム1の正面図であり、図3は、基板処理システム1の背面図である。
基板処理システム1は、図1に示すように、ウェハ処理のフォトリソグラフィー工程を行う塗布装置としての塗布現像処理システム2と、ウェハW上の所定の膜をエッチングするエッチング装置3と、ウェハWに形成されたパターン上に所定の膜を異方的に形成する膜形成装置としてのイオンクラスタ装置4と、ウェハW上の所定の膜を露光する露光装置5とを有している。
塗布現像処理システム2は、例えば25枚のウェハWをカセット単位で外部から塗布現像処理システム2に対して搬入出したり、カセットCに対してウェハWを搬入出したりするカセットステーション6と、フォトリソグラフィー工程の中で枚葉式に所定の処理を施す複数の各種処理装置を多段に配置している処理ステーション7と、この処理ステーション7に隣接して設けられている露光装置5との間でウェハWの受け渡しをするインターフェイスステーション8とを一体に接続した構成を有している。
カセットステーション6には、カセット載置台9が設けられ、当該カセット載置台9は、複数のカセットCをX方向(図1中の上下方向)に一列に載置自在になっている。カセットステーション6には、搬送路10上をX方向に向かって移動可能なウェハ搬送体11が設けられている。ウェハ搬送体11は、カセットCに収容されたウェハWのウェハ配列方向(Z方向;鉛直方向)にも移動自在であり、X方向に配列された各カセットC内のウェハWに対して選択的にアクセスできる。
ウェハ搬送体11は、Z軸周りのθ方向に回転可能であり、後述する処理ステーション7側の第3の処理装置群G3に属する温度調節装置60やウェハWの受け渡しを行うためのトランジション装置61に対してもアクセスできる。
カセットステーション6に隣接する処理ステーション7は、複数の処理装置が多段に配置された、例えば5つの処理装置群G1〜G5を備えている。処理ステーション7のX方向負方向(図1中の下方向)側には、カセットステーション6側から第1の処理装置群G1、第2の処理装置群G2が順に配置されている。処理ステーション7のX方向正方向(図1中の上方向)側には、カセットステーション6側から第3の処理装置群G3、第4の処理装置群G4及び第5の処理装置群G5が順に配置されている。第3の処理装置群G3と第4の処理装置群G4の間には、第1の搬送装置A1が設けられており、第1の搬送装置A1の内部には、ウェハWを支持して搬送する第1の搬送アーム12が設けられている。第1の搬送アーム12は、第1の処理装置群G1、第3の処理装置群G3及び第4の処理装置群G4内の各処理装置に選択的にアクセスしてウェハWを搬送できる。第4の処理装置群G4と第5の処理装置群G5の間には、第2の搬送装置A2が設けられており、第2の搬送装置A2の内部には、ウェハWを支持して搬送する第2の搬送アーム13が設けられている。第2の搬送アーム13は、第2の処理装置群G2、第4の処理装置群G4及び第5の処理装置群G5内の各処理装置に選択的にアクセスしてウェハWを搬送できる。
第1の処理装置群G1には、図2に示すように、例えばウェハWにレジスト液を塗布し、第一の膜としてのレジスト膜を形成するレジスト塗布装置20、21、露光処理時の光の反射を防止する反射防止膜を形成するボトムコーティング装置22、23、ウェハWに塗布液を塗布し、塗布膜を形成する膜形成装置としての塗布処理装置24が下から順に5段に重ねられている。これらレジスト塗布装置20、21、ボトムコーティング装置22、23、塗布処理装置24の装置は、例えば同一の装置構成である。また、第1の処理装置群G1の最下段には、各処理装置群G1内の各装置に各種液体を供給するためのケミカル室40が設けられている。
第2の処理装置群G2には、例えばウェハWに現像液を供給して現像処理する現像処理装置30〜32、ウェハWに所定の液体を供給して所定の膜を除去する除去装置としての液処理装置33、34が下から順に5段に重ねられている。これら現像処理装置30〜32、液処理装置33、34は、例えば同一の装置構成である。また、第2の処理装置群G2の最下段には、各処理装置群G2内の各装置に各種液体を供給するためのケミカル室41がそれぞれ設けられている。
第3の処理装置群G3には、図3に示すように、例えば温度調節装置60、トランジション装置61、精度の高い温度管理下でウェハWを温度調節する高精度温度調節装置62〜64及びウェハWを高温で加熱処理する高温度熱処理装置65〜68が下から順に9段に重ねられている。
第4の処理装置群G4には、例えば高精度温度調節装置70、レジスト塗布処理後のウェハWを加熱処理するプリベーキング装置71〜74及び現像処理後のウェハWを加熱処理するポストベーキング装置75〜79が下から順に10段に重ねられている。
第5の処理装置群G5には、ウェハWを熱処理する複数の熱処理装置、例えば高精度温度調節装置80〜83、ポストエクスポージャーベーキング装置84〜89が下から順に10段に重ねられている。
第1の搬送装置A1のX方向正方向側には、図1に示すように、複数の処理装置が配置されており、図3に示すようにウェハWを疎水化処理するためのアドヒージョン装置90、91、ウェハWを加熱する加熱装置92、93が下から順に4段に重ねられている。図1に示すように第2の搬送装置A2のX方向正方向側には、例えばウェハWのエッジ部のみを選択的に露光する周辺露光装置94が配置されている。
インターフェイスステーション8には、例えば図1に示すようにX方向に向けて延伸する搬送路100上を移動するウェハ搬送体101と、バッファカセット102が設けられている。ウェハ搬送体101は、Z方向に移動可能でかつθ方向にも回転可能であり、インターフェイスステーション8に隣接した露光装置5と、バッファカセット102及び第5の処理装置群G5に対してアクセスしてウェハWを搬送できる。
次に、上述のイオンクラスタ装置4の構成について、図4に基づいて説明する。イオンクラスタ装置4は、ウェハWを収容し内部を密閉することができる真空容器200を有している。真空容器200は、原料ガス供給室200a、イオン化・加速室200b、処理室200cの3つに分割されている。原料ガス供給室200a、イオン化・加速室200b、処理室200cの底部には、各室内の雰囲気を排気する排気口201a、201b、201cがそれぞれ形成されている。排気口201a、201b、201cは排気管202a、202b、202cにそれぞれ接続され、各排気管202a、202b、202cには、各室内の雰囲気を真空引きする排気ポンプ(図示せず)が接続されている。
原料ガス供給室200aの内部には、原料ガス供給容器210が設けられている。原料ガス供給容器210の上流側には、原料ガス供給管211を介して複数、例えば2基の原料ガス供給源212a、212bが設けられている。原料ガス供給源212a、212bは、真空容器200の外部に設けられ、その内部には例えば揮発性ガスの窒素ガス、シランガスがそれぞれ貯留されている。原料ガス供給管211には、三方弁213が設けられている。この三方弁213の開度は後述する制御部300によって制御され、原料ガス供給源212a、212bから原料ガス供給容器210内に所定の割合で混合された原料ガスが供給される。原料ガス供給容器210の下流側には、供給された原料ガスを原料ガス供給容器210から放出するノズル214が設けられている。そして、原料ガス供給容器210から放出された原料ガスは冷却され、数個から数千個の弱く結びついたクラスタ215が形成される。このクラスタ215は、原料ガス供給室200aとイオン化・加速室200bとの間に形成された開口部216からイオン化・加速室200bに供給される。なお、原料ガス供給源212a、21bは2基に限定されず、混合する原料ガスの種類によって複数設けることができる。
イオン化・加速室200bの内部には、クラスタ215をイオン化させるイオン化器220が設けられている。イオン化器220は、例えば電子衝突イオン化器であり、陽極221と陰極222を有している。陽極221と陰極222は、真空容器200の外部に設けられた電源223に接続されている。イオン化器220では、陽極221と陰極222の間で電子を発生させ、この電子をイオン化器220内のクラスタ215に衝突させる。電子衝突は、クラスタ215から電子を放出させ、クラスタ215の一部を正にイオン化させ、イオンクラスタ224が形成される。
イオン化・加速室200bの内部には、イオン化器220の下流側に、イオンクラスタ224を加速させる加速器230がさらに設けられている。加速器230は、例えば静電気加速器であり、電極231、232を有している。電極231、232は、真空容器200の外部に設けられた電源233に接続されている。加速器230では、電極231、232によってイオンクラスタ224に電界をかけることにより、イオンクラスタ224が加速される。この加速されたイオンクラスタ224は、イオン化・加速室200bと処理室200cとの間に形成された開口部234から処理室200cに供給される。
処理室200cの内部には、ウェハWを保持する保持部材240が設けられている。保持部材240は、処理室200cに供給されたイオンクラスタ224がウェハWの表面に垂直(図中のX方向)に供給されるようにウェハWを保持する。すなわち、保持部材240は、ウェハWを鉛直方向(図中のZ方向)に保持する。保持部材240には、後述する制御部300の制御によって保持部材240を移動させる移動部材241が設けられている。移動部材241は、保持部材240を水平方向(図中のY方向)に移動させる水平移動部材242と、保持部材240を鉛直方向(図中のZ方向)に移動させる鉛直移動部材243とを有している。そして、保持部材240に保持されたウェハWは、図5に示すように、イオンクラスタ224がウェハWの表面全面に供給されるように、鉛直方向(図中のZ方向)と水平方向(図中のY方向)に交互に所定の距離だけ移動される。また、保持部材240の両端の位置においては、イオンクラスタ224の経路は保持部材240の外になる。このようにして、イオンクラスタ224がウェハWの表面に対して垂直方向(図中のX方向)から、ウェハWの表面全面に均一に供給される。
処理室200cの内壁には、図4に示すように、イオンクラスタ224を捕捉する捕捉部材244が設けられている。捕捉部材244は、ウェハWあるいは保持部材240に衝突せずに、ウェハWの後方に進入したイオンクラスタ224を捕捉することができる。
以上のイオンクラスタ装置4では、原料ガス供給容器210から供給され、イオン化器220及び加速器230でイオン化、加速されたイオンクラスタ224が、保持部材240に保持されたウェハWの表面に対して垂直に供給される。そして、保持部材240を水平方向及び鉛直方向に交互に移動させることによって、イオンクラスタ224がウェハWの表面全面に均一に供給される。イオンクラスタ240はウェハWへの衝突で個々の窒素原子に分離し、イオンクラスタ240が有していた高エネルギーがウェハW上の表面に蓄積される。そして、このエネルギーによって、ウェハW上でイオンクラスタ224の原子が反応して、ウェハWの表面にシリコン窒化膜が異方的に形成される。
以上のように構成された基板処理システム1におけるウェハ処理の制御は、図1に示すように、基板処理システム1に設けられた制御部300によって行われている。制御部300は、例えばコンピュータであり、プログラム格納部を有している。そのプログラム格納部には、上述の各種処理装置や搬送体などの駆動系の動作を制御して、後述する所定のレシピのウェハ処理を実行するプログラムPが格納されている。なお、このプログラムPは、例えばハードディスク(HD)、フレキシブルディスク(FD)、メモリーカード、コンパクトディスク(CD)、マグネットオプティカルディスク(MO)、ハードディスク等の読み取り可能な記憶媒体に格納され、制御部300であるコンピュータにインストールされている。
本実施の形態にかかる基板処理システム1は以上のように構成されており、次にその基板処理システム1において、ウェハW上の被処理膜に所定のパターンを形成する処理について説明する。図6は、このウェハWの処理の主な処理フローを示している。
処理されるウェハWは、図7(a)に示すように、予めその表面に被処理膜Fが形成され、カセット載置台9上のカセットC内に収容されている。そして、先ず、ウェハ搬送体11によって、カセットC内からウェハWが一枚取り出され、第3の処理装置群G3の温度調節装置60に搬送される。温度調節装置60に搬送されたウェハWは、所定温度に温度調節され、その後第1の搬送アーム12によってボトムコーティング装置22に搬送され、反射防止膜が形成される。反射防止膜が形成されたウェハWは、第1の搬送アーム12によって加熱装置92、高温度熱処理装置65、高精度温度調節装置70に順次搬送され、各装置で所定の処理が施される。その後ウェハWは、レジスト塗布装置20に搬送される。
レジスト塗布装置20においてウェハWの表面にレジスト膜が形成されると、ウェハWは第1の搬送アーム12によってプリベーキング装置71に搬送され、加熱処理が施される。続いて第2の搬送アーム13によって周辺露光装置94、高精度温度調節装置82に順次搬送されて、各装置において所定の処理が施される。その後、インターフェイスステーション8のウェハ搬送体101によって露光装置5に搬送され、ウェハW上のレジスト膜に所定のパターンが露光される。露光処理の終了したウェハWは、ウェハ搬送体101によってポストエクスポージャーベーキング装置84に搬送され、ウェハWに加熱処理(ポストエクスポージャーベーキング)が施される。
加熱処理の終了したウェハWは、第2の搬送アーム13によって高精度温度調節装置81に搬送されて温度調節され、その後現像処理装置30に搬送される。現像処理装置30では、ウェハW上に現像処理が施され、図7(a)に示すように、レジスト膜に線幅がCD1の第一のパターンとしてのパターンR1が形成される(図6のステップS1)。ここで、レジスト膜に形成されるパターンR1の線幅CD1は、後述するウェハW上の被処理膜Fに形成する所望の線幅CD2よりも大きくなっている。
レジスト膜にパターンR1が形成されたウェハWは、第2の搬送アーム13によってポストベーキング装置75に搬送され、加熱処理が施された後、高精度温度調節装置62に搬送され温度調節される。そしてウェハWは、第1の搬送アーム12によってトランジション装置61に搬送され、ウェハ搬送体11によってカセットステーション6のカセットCに戻される。
カセットCに戻されたウェハWは、塗布現像処理システム2からイオンクラスタ装置4に搬送される。イオンクラスタ装置4では、ウェハW上にシリコン原子212と窒素原子からなるイオンクラスタ233を供給することにより、図7(b)に示すように、第二の膜としてのシリコン窒化膜Nが異方的に形成される(図6のステップS2)。すなわち、パターンR1上に形成されたシリコン窒化膜Nの厚みと、パターンR1間の凹部の被処理膜F上に形成されたシリコン窒化膜Nの厚みが同一になるように形成される。
ウェハW上にシリコン窒化膜Nが形成されると、続いて同じイオンクラスタ装置4内で、図7(c)に示すように、レジスト膜のパターンR1とシリコン窒化膜Nを覆うように、第三の膜としての犠牲膜Gが形成される(図6のステップS3)。犠牲膜Gは、例えばSOG(Spin On Glass)膜である。なお、犠牲膜Gは、例えばプラズマCVD装置において、CVD(化学気相成長法)により形成してもよく、また、塗布現像処理システム2の塗布処理装置24において所定の塗布液を塗布することによって形成してもよい。
犠牲膜Gが形成されたウェハWは、再び塗布現像処理システム2のカセットCに搬送される。カセットC内のウェハWは、ウェハ搬送体11、第1の搬送アーム12及び第2の搬送アーム13によって、液処理装置33に搬送される。液処理装置33では、ウェハWに例えば希フッ酸を供給し、図7(d)に示すように、レジスト膜のパターンR1上のシリコン窒化膜Nを露出させるように、犠牲膜Gの表層部を溶解させる(図6のステップS4)。ここで、犠牲膜Gの表層部のみを溶解させるために、制御部300によって犠牲膜Gを溶解させる時間が制御される。
レジスト膜のパターンR1上のシリコン窒化膜Nが露出されると、続いて同じ液処理装置33において、ウェハWに例えばアルカリ性水溶液であるアンモニア水を供給する。そうすると、図7(e)に示すように、シリコン窒化膜Nに線幅がCD2の第二のパターンとしてのパターンN1が形成される(図6のステップS5)。ここで、形成されるパターンN1の線幅が所望のCD2にするために、制御部300によってパターンB1の側壁部を溶解させる時間が制御される。この溶解させる時間は、アンモニア水の濃度あるいは後続のポストベーキング装置76における加熱処理の時間に基づいて、制御部300において決定される。
シリコン窒化膜NのパターンN1が形成されたウェハWは、第2の搬送アーム13によってポストベーキング装置76に搬送され、加熱処理が施された後、高精度温度調節装置63に搬送され温度調節される。そしてウェハWは、第1の搬送アーム12によってトランジション装置61に搬送され、ウェハ搬送体11によってカセットステーション6のカセットCに戻される。
カセットCに戻されたウェハWは、塗布現像処理システム2からエッチング装置3に搬送される。エッチング装置3では、先ず、シリコン窒化膜NのパターンN1をマスクとしてレジスト膜のパターンR1がエッチングされ、図7(f)に示すように、レジスト膜のパターンR2が形成され、被処理膜F上にパターンN1と犠牲膜Gの表面が露出した第三のパターンが形成される(図6のステップS6)。続いて、同じエッチング装置3において、第三のパターンのパターンN1と犠牲膜Gをマスクとして被処理膜Fがエッチングされ、図7(g)に示すように、被処理膜Fに所望の線幅CD2のパターンF1が形成される(図6のステップS7)。
被処理膜FにパターンF1が形成されたウェハWは、例えばエッチング装置3と同様の装置であるプラズマアッシング装置(図示せず)に搬送される。プラズマアッシング装置では、図7(h)に示すように、ウェハW上のレジスト膜、シリコン窒化膜N及び犠牲膜Gがプラズマによって除去される(図6のステップS8)。こうして一連のウェハ処理が終了する。
以上の実施の形態によれば、先ず、被処理膜F上に形成されたレジスト膜のパターンR1に対して、シリコン窒化膜Nを異方的に形成しているので、パターンR1上とパターンR1間の凹部の被処理膜F上に、均一な厚みのシリコン窒化膜Nを形成することができる。そして、パターンR1とシリコン窒化膜Nを覆うように犠牲膜Gを形成し、その犠牲膜Gの上層部を除去して、パターンR1上のシリコン窒化膜Nを露出した状態で、露出したシリコン窒化膜Nの側壁部を除去してパターンN1を形成しているので、パターンR1上のシリコン窒化膜Nに、パターンR1の線幅CD1よりもさらに微細な所望の線幅CD2を有するパターンN1を形成することができる。その後、パターンN1をマスクとしてレジスト膜のパターンR1をエッチングしているので、被処理膜F上にパターンN1と犠牲膜Gによる微細なパターンを形成することができる。そしてパターンN1と犠牲膜Gをマスクとして被処理膜Fをエッチングしているので、被処理膜F上に微細なパターンF1を精度よく形成することができる。また、本発明の処理方法では、被処理膜F上の膜に行われる露光はレジスト膜のパターンR1を形成する際の1回のみであり、従来のように2回露光する必要がない。したがって、ウェハW上の被処理膜Fに所定の微細なパターンF1を精度よく、かつ効率よく形成することができる。
また、イオンクラスタ装置4を用いて、いわゆるイオンクラスタビーム法により、被処理膜F上のレジスト膜のパターンR1にシリコン窒化膜Nを形成しているので、シリコン窒化膜Nを異方的に形成することができる。すなわち、イオンクラスタビーム法では、原料ガスがイオンクラスタ化され、細く指向性が強いイオンクラスタ224が形成され、イオンクラスタ224がウェハWに衝突して膜にエネルギーが蓄積し、このエネルギーによって、イオンクラスタ224の原子が反応してシリコン窒化膜Nが形成される。そして、イオンクラスタ224はウェハWの表面に対して垂直に供給され、かつ、ウェハWはイオンクラスタ224が当該ウェハWの表面全面に供給されるように移動するので、シリコン窒化膜Nを異方的に形成することができる。
以上の実施の形態では、シリコン窒化膜Nに線幅CD2のパターンN1を形成する際、シリコン窒化膜Nの上面が露出した状態で側壁部を除去していたが(図6のステップS5)、図8の処理フローに示すように、シリコン窒化膜Nの上面に例えば第四の膜としての有機膜を形成した後、シリコン窒化膜Nの側壁部を除去してもよい。かかる場合、先ず、犠牲膜Gの表層部を溶解させた後(図6のステップS4)、ウェハWは塗布処理装置24に搬送される。塗布処理装置24では、ウェハWに所定の塗布液が塗布され、図9(a)に示すように、シリコン窒化膜Nと犠牲膜Gを覆うように、有機膜Xが形成される(図8のステップS5−1)。
有機膜Xが形成されたウェハWは、第1の搬送アーム12によってプリベーキング装置72に搬送され、加熱処理が施される。続いて第2の搬送アーム13によって周辺露光装置94、高精度温度調節装置83に順次搬送されて、各装置において所定の処理が施される。その後、インターフェイスステーション8のウェハ搬送体101によって露光装置5に搬送され、ウェハW上の有機膜Xに所定のパターンが露光される(図8のステップS5−2)。ここで、有機膜Xに露光されるパターンの線幅は、レジスト膜のパターンR1条のシリコン窒化膜Nと同一の線幅CD1となっている。
露光処理の終了したウェハWは、ウェハ搬送体101によってポストエクスポージャーベーキング装置85に搬送され、ウェハWに加熱処理が施される。その後ウェハWは、第2の搬送アーム12によって高精度温度調節装置83に搬送されて温度調節され、その後現像処理装置31に搬送される。現像処理装置31では、ウェハW上に現像処理が施され、図9(b)に示すように、有機膜Xに線幅がCD1のパターンX1が形成される(図8のステップS5−3)。
次に、同じ現像処理装置31において、ウェハWを洗浄した後、ウェハWに対してアンモニア水を供給し、図9(c)に示すように、シリコン窒化膜Nの線幅がCD2になるように、シリコン窒化膜Nの側壁部を溶解させる(図8のステップS5−4)。ここで、形成されるパターンB2の線幅が所望のCD2にするために、制御部300によってパターンB1の側壁部を溶解させる時間が制御される。この溶解させる時間は、アンモニア水の濃度に基づいて、制御部300において決定される。
その後、例えば液処理装置34で有機膜Xを除去することによって、図7(e)に示すように、シリコン窒化膜Nに線幅がCD2のパターンN1が形成される(図8のステップS5−5)。かかる場合、シリコン窒化膜Nの上面に有機膜Xを形成した後、アンモニア水によってシリコン窒化膜Nの側壁部を溶解しているので、シリコン窒化膜Nの上面が溶解することなく、パターンN1を精度よく形成することができる。
以上の実施の形態では、犠牲膜Gに無機膜であるSOG膜を用いていたが、これに代えて有機膜を用いてもよい。かかる場合、シリコン窒化膜Nの側壁部除去後(図10のステップS5)、図11(f)に示すように、犠牲膜Gを除去してもよい(図10のステップS6)。その後、図11(g)に示すように、シリコン窒化膜NのパターンN1をマスクとしてレジスト膜のパターンR1をエッチングした後(図10のステップS7)、図11(h)に示すように、シリコン窒化膜Nをマスクとして被処理膜Fをエッチングする(図10のステップS8)。かかる場合でも、図11(i)に示すように、被処理膜FにパターンF1を精度よく形成することができる(図10のステップS9)。なお、その他の工程(図10のステップS1〜S4)については、上述した実施の形態と同様の処理が行われる。
また、かかる有機膜からなる犠牲膜Gを形成する際には、塗布処理装置24において、所定の塗布液を塗布することによって形成してもよい。
以上の実施の形態では、エッチング装置3と同様の装置でアッシングすることで、レジスト膜、シリコン窒化膜N及び犠牲膜Gをプラズマによって除去していたが(図6のステップS8)、ウェットエッチングすることによってこれらのレジスト膜、シリコン窒化膜N及び犠牲膜Gを除去してもよい。
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に相到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。本発明はこの例に限らず種々の態様を採りうるものである。本発明は、基板がウェハ以外のFPD(フラットパネルディスプレイ)、フォトマスク用のマスクレチクルなどの他の基板である場合にも適用できる。
本発明は、例えば半導体ウェハ等の基板上の被処理膜に所定の微細パターンを形成する基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システムに有用である。
本実施の形態にかかる基板処理システムの構成の概略を示す平面図である。 本実施の形態にかかる基板処理システムの正面図である。 本実施の形態にかかる基板処理システムの背面図である。 イオンクラスタ装置の構成の概略を示す説明図である。 ウェハ上をイオンクラスタが走査する様子を示す説明図である。 ウェハ処理のフロー図である。 各処理におけるウェハ上のレジスト膜、シリコン窒化膜、犠牲膜及び被処理膜の状態を示した説明図である。 シリコン窒化膜の側壁部除去処理のフロー図である。 各処理におけるウェハ上のレジスト膜、シリコン窒化膜、犠牲膜、有機膜及び被処理膜の状態を示した説明図である。 ウェハ処理のフロー図である。 各処理におけるウェハ上のレジスト膜、シリコン窒化膜、犠牲膜及び被処理膜の状態を示した説明図である。
符号の説明
1 基板処理システム
2 塗布現像処理システム
3 エッチング装置
4 イオンクラスタ装置
5 露光装置
20、21 レジスト塗布装置
24 塗布処理装置
30〜32 現像処理装置
33、34 液処理装置
300 制御部
F 被処理膜
F1 被処理膜のパターン
G 犠牲膜
N シリコン窒化膜
N1 シリコン窒化膜のパターン
P プログラム
R1、R2 レジスト膜のパターン
X 有機膜
W ウェハ

Claims (10)

  1. 基板の被処理膜に所定のパターンを形成する基板の処理方法であって、
    被処理膜上に第一の膜による第一のパターンを形成する工程と、
    前記第一のパターンに対して、第二の膜を異方的に形成する工程と、
    前記第一のパターンと前記第二の膜を覆うように前記第三の膜を形成する工程と、
    前記第三の膜の上層部を除去し、前記第一のパターン上に形成された前記第二の膜を露出させる工程と、
    前記露出した第二の膜が所定の幅になるように当該第二の膜の側壁部を除去し、第二のパターンを形成する工程と、
    前記第二のパターンをマスクとして、前記第一の膜をエッチングして第三のパターンを形成する工程と、
    前記第三のパターンをマスクとして、前記被処理膜をエッチングする工程と、を有することを特徴とする、基板の処理方法。
  2. 前記第一のパターンに対して、第二の膜を異方的に形成する工程において、
    イオンクラスタビーム法により、前記第二の膜を異方的に形成することを特徴とする、請求項1に記載の基板の処理方法。
  3. 前記第一のパターンと前記第二の膜を覆うように第三の膜を形成する工程において、
    塗布液を塗布することにより、前記第三の膜を形成することを特徴とする、請求項1又は2に記載の基板の処理方法。
  4. 前記第二の膜は、アルカリ性水溶液に対して可溶性の膜であることを特徴とする、請求項1〜3のいずれかに記載の基板の処理方法。
  5. 前記露出した第二の膜が所定の幅になるように当該第二の膜の側壁部を除去し、第二のパターンを形成する工程において、
    前記第一のパターン上の第二の膜上に、当該第二の膜と同一の幅を有する第四の膜を形成し、
    前記第二の膜の側壁部にアルカリ性水溶液を供給し、当該第二の膜の側壁部を溶解させることを特徴とする、請求項4に記載の基板の処理方法。
  6. 前記第二の膜の側壁部にアルカリ性水溶液を供給する際に、
    当該アルカリ性水溶液を供給する時間を制御して、当該第二の膜を所定の幅にすることを特徴とする、請求項5に記載の基板の処理方法。
  7. 前記第一の膜の側壁部にアルカリ性水溶液を供給する際に、
    当該アルカリ性水溶液の濃度を制御して、当該第一の膜を所定の幅にすることを特徴とする、請求項5に記載の基板の処理方法。
  8. 請求項1〜7のいずれかの基板の処理方法を基板処理システムによって実行させるために、当該基板処理システムを制御する制御部のコンピュータ上で動作するプログラム。
  9. 請求項8に記載のプログラムを格納した読み取り可能なコンピュータ記憶媒体。
  10. 基板の被処理膜に所定のパターンを形成する基板処理システムであって、
    被処理膜上に第一の膜による第一のパターンを形成する塗布現像装置と、
    前記第一のパターンに対して、第二の膜を異方的に形成する膜形成装置と、
    前記第一のパターンと前記第二の膜を覆うように前記第三の膜を形成する膜形成装置と、
    前記第三の膜の上層部を除去し、前記第一のパターン上に形成された前記第二の膜を露出させる除去装置と、
    前記露出した第二の膜が所定の幅になるように当該第二の膜の側壁部を除去し、第二のパターンを形成する除去装置と、
    前記第二のパターンをマスクとして、前記第一の膜をエッチングして第三のパターンを形成するエッチング装置と、
    前記第三のパターンをマスクとして、前記被処理膜をエッチングするエッチング装置と、を有することを特徴とする、基板処理システム。
JP2007335723A 2007-12-27 2007-12-27 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム Withdrawn JP2009158746A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007335723A JP2009158746A (ja) 2007-12-27 2007-12-27 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
PCT/JP2008/065737 WO2009084279A1 (ja) 2007-12-27 2008-09-02 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
TW97146385A TW200939345A (en) 2007-12-27 2008-11-28 Substrate processing method, program, computer recording medium, and substrate processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007335723A JP2009158746A (ja) 2007-12-27 2007-12-27 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Publications (1)

Publication Number Publication Date
JP2009158746A true JP2009158746A (ja) 2009-07-16

Family

ID=40824007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007335723A Withdrawn JP2009158746A (ja) 2007-12-27 2007-12-27 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Country Status (3)

Country Link
JP (1) JP2009158746A (ja)
TW (1) TW200939345A (ja)
WO (1) WO2009084279A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464749A (zh) * 2017-07-28 2017-12-12 北京北方华创微电子装备有限公司 蚀刻方法和蚀刻系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001092152A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置の製造方法
JP4346358B2 (ja) * 2003-06-20 2009-10-21 Necエレクトロニクス株式会社 化学増幅型レジスト組成物およびそれを用いた半導体装置の製造方法、パターン形成方法
KR100790999B1 (ko) * 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100866723B1 (ko) * 2006-12-28 2008-11-05 주식회사 하이닉스반도체 반도체 소자 및 그의 미세 패턴 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464749A (zh) * 2017-07-28 2017-12-12 北京北方华创微电子装备有限公司 蚀刻方法和蚀刻系统

Also Published As

Publication number Publication date
TW200939345A (en) 2009-09-16
WO2009084279A1 (ja) 2009-07-09

Similar Documents

Publication Publication Date Title
US10685836B2 (en) Etching substrates using ALE and selective deposition
US7959988B2 (en) Coating film forming apparatus and method
TWI703618B (zh) 用於圖案化具有所需尺度的材料層的方法
JP5919210B2 (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US20100233883A1 (en) Substrate processing method
KR100832514B1 (ko) 기판 처리방법 및 기판 처리장치
US8530357B2 (en) Method for manufacturing semiconductor device and apparatus for manufacturing semiconductor device
JP2012142481A (ja) 成膜装置、基板処理システム、基板処理方法及び半導体装置の製造方法
WO2009084279A1 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP6235974B2 (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
KR20100127183A (ko) 레지스트 도포 처리 방법 및 레지스트 패턴의 형성 방법
JP2009238868A (ja) マスクパターンの形成方法
KR100523839B1 (ko) 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법
WO2013051383A1 (ja) フォトレジストパターン形成方法及びエッチングマスク形成方法
JP2009065000A (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US20220390847A1 (en) Metal oxide resist patterning with electrical field guided post-exposure bake
WO2024024922A1 (ja) 基板処理方法及び基板処理装置
US20220392771A1 (en) Oblique Deposition and Etch Processes
WO2020100633A1 (ja) 基板処理方法及び基板処理装置
KR20240108547A (ko) 금속-함유 포토레지스트의 재작업
KR20240032175A (ko) 금속-함유 포토레지스트의 재작업 (rework)
TW202308466A (zh) 電漿處理方法、電漿處理裝置及電漿處理系統
TW202414112A (zh) 基板處理方法及基板處理系統
TWI457722B (zh) 微影設備配置及提升半導體工件製程生產率的方法
CN117501416A (zh) 基片处理方法和基片处理系统

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110301