CN101211660B - 非易失性存储装置以及对其中的多级单元进行编程的方法 - Google Patents

非易失性存储装置以及对其中的多级单元进行编程的方法 Download PDF

Info

Publication number
CN101211660B
CN101211660B CN2007101380722A CN200710138072A CN101211660B CN 101211660 B CN101211660 B CN 101211660B CN 2007101380722 A CN2007101380722 A CN 2007101380722A CN 200710138072 A CN200710138072 A CN 200710138072A CN 101211660 B CN101211660 B CN 101211660B
Authority
CN
China
Prior art keywords
voltage
data
register
bit line
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101380722A
Other languages
English (en)
Other versions
CN101211660A (zh
Inventor
王钟铉
朴世泉
朴成勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101211660A publication Critical patent/CN101211660A/zh
Application granted granted Critical
Publication of CN101211660B publication Critical patent/CN101211660B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明的非易失性存储装置包括页面缓冲器，该页面缓冲器具有位线选择电路，第一寄存器，第二寄存器，数据比较电路，第一位线电压控制器以及第二位线电压控制器。位线选择电路选择性耦接某一位线至感测节点。第一寄存器与第二寄存器储存给定的数据。数据比较电路比较储存于第一寄存器中的数据与储存于第二寄存器中的数据，并传送比较结果至感测节点。第一位线电压控制器依据储存于第一寄存器中的数据的电压电平，施加低电平的电压至位线。第二位线电压控制器依据储存于第二寄存器中的数据，施加高电平的选择的第一电压至位线。

Description

非易失性存储装置以及对其中的多级单元进行编程的方法
本申请要求于2006年12月28日提交的韩国专利申请No.2006-136356的优先权，通过引用将其全部内容合并于此。
技术领域
本发明涉及一种非易失性存储装置以及一种对多级单元进行编程的方法。更特别地，本发明涉及一种用于有效地对多级单元中最高有效位进行编程的页面缓冲器。
背景技术
近年来，对可以电编程/擦除数据并且不需要使得数据被周期性地刷新的非易失性存储装置的需求已增加。此外，为提高非易失性存储装置的集成度，关于用于储存一位以上的数据的单元的研究已在积极地进行中。
在下文中，将具有用于储存多位数据的单元的非易失性存储装置称为多级单元(MLC)非易失性存储装置。
例如，在具有用于储存2位数据的多级单元的非易失性存储装置中，一个单元可储存四个可能数据组合中的一个，即，11，10，01和00。因此，就增加的逻辑而言，可以提高非易失性存储装置的集成度。
关于MLC非易失性存储装置中单元的编程操作，包括用于逐步地对单元进行编程的操作，而不象具有用于储存一位的单级单元的单级单元(SLC)非易失性存储装置。此外，MLC非易失性存储装置可通过上述操作储存具有多种情况的数据。
在此情况下，当执行关于包括在一个页面中的特定单元的编程操作时，首先编程MLC非易失性存储装置中的部分单元。
在之前步骤中其它单元已被编程。在此，当再执行关于已编程的单元的编程操作时，若给定值以上的编程电压没有施加至单元，则会发生单元的阈值电压不增加的现象。结果，相较于首次编程所需时间，对已编程的单元进行编程所需的时间增加，并因此会发生编程干扰现象。
发明内容
本发明的特征在于提供一种具有页面缓冲器的非易失性存储装置，其在最高有效位的操作期间施加了比在前面的最低有效位编程操作中高的电压，并施加了比低电平高的电压至对应于最高有效位被编程而最低有效位没有被编程的单元组的位线。
本发明的特征在于提供一种对非易失性存储装置中多级单元进行编程的方法，其在执行关于最高有效位的编程操作时施加了比最低有效位编程操作的电压更高的电压，并将比低电平高的电压施加至对应于最高有效位被编程而最低有效位没有被编程的单元组的位线。
依据本发明的一个示例实施例的非易失性存储装置包括页面缓冲器，该页面缓冲器具有位线选择电路、第一寄存器、第二寄存器、数据比较电路、第一位线电压控制器以及第二位线电压控制器。该位线选择电路选择性地耦接某一位线至感测节点。该第一寄存器与第二寄存器储存给定的数据。该数据比较电路比较储存于第一寄存器中的数据与储存于第二寄存器中的数据，并传送比较结果至感测节点。该第一位线电压控制器依据储存于第一寄存器中的数据的电压电平，施加低电平的电压至位线。该第二位线电压控制器依据储存于第二寄存器中的数据，施加高电平的选择的第一电压至位线。
依据本发明的一个示例实施例的对非易失性存储装置中多级单元进行编程的方法，包括：编程并验证关于某一单元的最低有效位数据；将要作为关于该单元的最高有效位来编程的数据传送至页面缓冲器的第一寄存器；依据最低有效位编程来读取储存于该单元中的数据，并将读取的数据储存在页面缓冲器的第二寄存器中；依据储存于第一寄存器中的数据，重置储存于第二寄存器中的数据，因而确定最低有效位和最高有效位要被编程的单元；比较该重置数据与储存于第一寄存器中的数据，因而确定只有最高有效位要被编程的单元；预充电与最高有效位和最低有效位要被编程的单元有关的位线至低电平的电压；预充电与只有最高有效位要被编程的单元有关的位线至选择的高电平的电压；以及执行初始电压比在最低有效位编程操作中高出某一电平的增量步幅脉冲编程操作。
依据本发明的另一示例实施例的对非易失性存储装置中多级单元进行编程的方法，包括：确定第一单元组和第二单元组，第一单元组具有其中最低有效位与最高有效位被编程的单元，第二单元组具有其中最低有效位没被编程而最高有效位被编程的单元；预充电耦接至第一单元组的位线至低电平的电压；预充电耦接至第二单元组的位线至选择的高电平的电压；以及执行其中初始电压比在最低有效位编程操作中高约3V到4V的增量步幅脉冲编程操作。
本发明的非易失性存储装置可减少在最高有效位被编程时的编程时间。即，在非易失性存储装置具有其中最高有效位被编程而最低有效位没有被编程的第一单元和其中最高有效位与最低有效位被编程的第二单元的情况下，在对第二单元中的最高有效位进行编程之前先编程最低有效位。因而，该非易失性存储装置具有一个问题，即与第二单元对应的阈值电压在第二单元被编程期间是缓慢增加的。
为解决上述问题，当施加增量步幅脉冲编程电压时施加至单元的初始编程电压具有高于普通情况的值。此外，由于可能会发生关于编程最高有效位而没有编程最低有效位的单元的过编程，所以该非易失性存储装置通过第二电压控制器提高了位线电压的电平，以解决上述过编程问题。因此，可稳定且快速地执行编程操作。
在实验中，相较于通常情况，在增量步幅脉冲编程操作中的编程时间减少了约八个脉冲。
附图说明
图1A到1C是逐步图示依照本发明的一个实施例的对非易失性存储装置中的单元进行编程的处理的图；
图2为图示依照本发明的一个示例实施例的非易失性存储装置的电路的图；
图3为图示依照本发明的一个示例实施例的对包括在页面缓冲器中寄存器中的每个进行初始化操作的时序图；
图4为图示依照本发明的一个示例实施例的LSB编程操作的时序图；
图5为图示依照本发明的一个示例实施例的与MSB编程操作有关的波形的图；
图6A为图示通过普通MLC编程操作的MSB编程的给定的单元的电压情况的图；以及
图6B为图示依据本发明的一个示例实施例的通过MLC编程操作的MSB编程的某些单元的电压情况的图。
具体实施方式
在下文中，将参照附图更详细地解释本发明的实施例。
参照图1A，示出了依照本发明的一个实施例的单元中的每个的阈值电压分布。此外，详细说明了要储存在与每个阈值电压分布对应的单元中的数据。
通过擦除操作来初始化单元，并且这一情况对应于具有最低阈值电压分布的第一单元组S1。在第一单元组S1中，最低有效位(LSB)与最高有效位(MSB)分别为1与1。在具有第二低阈值电压分布的第二单元组S2中，LSB与MSB分别为1与0。在具有第二高阈值电压分布的第三单元组S3中，LSB与MSB分别为0与1。在具有最高阈值电压分布的第四单元组S4中，LSB与MSB分别为0与0。
在图1B中，示出通过LSB编程用于对第三单元组S3进行编程的步骤S5。在此，该LSB编程将第一单元组S1中的单元的LSB编程至0。在此情况下，在第一单元组S1中没有被编程的单元保持它们的分布。
在图1C中，示出了用于对第二单元组S2进行编程的步骤S6以及用于对第四单元组S4进行编程的步骤S7。在此，步骤S6将第一单元组S1中的单元的MSB编程至0。在此情况下，在第二单元组S2中没有被编程的单元保持它们的分布。此外，步骤S7将第三单元组S3中的单元(通过具有由上述LSB编程而增加的阈值电压，所述单元被置于S3中)的MSB编程至0。在此，在第三单元组S3中没有被编程的单元保持它们的分布。
在此情况下，与MSB编程有关的第一与第三单元组S1与S3的阈值电压具有不同的量值。因而，在通过施加相同的编程电压来对单元组S1和S3进行编程时，若没有将给定值以上的编程电压施加至已编程的单元时，则会出现对应单元的阈值电压不增加的现象。结果，相较于首次对单元进行编程所需的时间，对已编程的单元进行编程所需的时间增加，所以会发生编程干扰现象。
参考图2，本实施例的非易失性存储装置包括储存数据的存储单元阵列和页面缓冲器。
页面缓冲器包括：位线选择电路100，第一寄存器110，第二寄存器120，数据比较电路130，数据输入电路150，第一位线电压控制器160，以及第二位线电压控制器170。位线选择电路100用于选择性地将位线BLe或BLo耦接至感测节点SO。第一寄存器110和第二寄存器120用于储存某些数据。数据比较电路130用于比较储存于第一寄存器110中的数据与储存于第二寄存器120中的数据，且然后将比较结果传送至感测节点SO。第一位线电压控制器160用于依据储存于第一寄存器110中的数据的电压电平而施加具有低电平的电压至位线。第二位线电压控制器170用于依据储存于第二寄存器120中的数据的电压电平将具有高电平的电压施加至位线
位线选择电路100具有多个N-MOS晶体管N102到N108。
N-MOS晶体管N102耦接在偶位线BLe与偏置电压VIRPWR之间，并响应偶放电信号DISCHE而接通。当N-MOS晶体管N102接通时，偏置电压VIRPWR施加至偶位线BLe。
N-MOS晶体管N104耦接在奇位线BLo与偏置电压VIRPWR之间，并响应奇放电信号DISCHO而接通。当N-MOS晶体管N104接通时，偏置电压VIRPWR施加至奇位线BLo。
N-MOS晶体管N106耦接在偶位线BLe与感测节点SO之间，并响应偶位线选择信号BSLe而接通。当N-MOS晶体管N106接通时，偶位线BLe耦接至感测节点SO。
N-MOS晶体管N108耦接在奇位线BLo与感测节点SO之间，并响应奇位线选择信号BSLo而接通。当N-MOS晶体管N108接通时，奇位线BLo耦接至感测节点SO。
第一寄存器110包括：具有两个反相器IV114与IV116的锁存器112；耦接至锁存器112第一节点QA的N-MOS晶体管N114；耦接至锁存器112的第二节点QAb的N-MOS晶体管N112；以及反相器IV112。此外，第一寄存器110具有耦接在N-MOS晶体管N112与N114的耦接节点N1和地之间的N-MOS晶体管N116。
N-MOS晶体管N112耦接于第二节点QAb与耦接节点N1之间，并响应MSB读取信号MREAD而接通。
N-MOS晶体管N114耦接于第一节点QA与耦接节点N1之间，并响应MSB设定信号MSET而接通。
N-MOS晶体管N116耦接于耦接节点N1与地之间，并依据感测节点SO的电压电平而接通，由此将接地电压供给至耦接节点N1。
第二寄存器120包括：具有两个反相器IV124与IV126的锁存器122；耦接至锁存器122第一节点QB的N-MOS晶体管N124；耦接至锁存器122的第二节点QBb的N-MOS晶体管N122；以及反相器IV122。此外，第二寄存器120具有耦接在N-MOS晶体管N122与N124的耦接节点N2和地之间的N-MOS晶体管N126。
N-MOS晶体管N122耦接于第二节点QBb与耦接节点N2之间，并响应LSB重置信号LRST而接通。
N-MOS晶体管124耦接于第一节点QB与耦接节点N2之间，并响应LSB设定信号LSET而接通。
N-MOS晶体管N126耦接于耦接节点N2与地之间，并依据感测节点SO的电压电平而接通，由此将接地电压供给至耦接节点N2。
数据比较电路130响应MSB编程信号MPG，将储存于第一寄存器110中的数据与储存于第二寄存器120中的数据的逻辑乘积提供至感测节点SO。
数据比较电路130包括第一比较电路132与第二比较电路134。
第一比较电路132具有N-MOS晶体管N132与N136。该N-MOS晶体管N132与N136串联耦接于感测节点SO与节点N3之间。N-MOS晶体管N132响应MSB编程信号MPG而接通，并且N-MOS晶体管N136响应节点N4的电压而接通。因此，感测节点SO耦接至节点N3或通过N-MOS晶体管N132与N136从节点N3分开。
第二比较电路134具有N-MOS晶体管N134与N138。
N-MOS晶体管N134与N138串联耦接于感测节点SO与节点N4之间。
N-MOS晶体管N134响应MSB编程信号MPG而接通，并且N-MOS晶体管N138响应节点N3的电压而接通。结果，感测节点SO耦接至节点N4或通过N-MOS晶体管N134与N138从节点N4分开。
当数据比较电路130工作时，预充电晶体管P140接通一定的时间，并且由此将感测节点SO预充电至高电平。在此情况下，提供了MSB编程信号MPG。在此情况下，感测节点SO的电压电平依赖于如下表所示的节点N3与N4的电压电平而改变。
 
比较电路的工作 节点N3的电压 节点N4的电压 感测节点SO的电压
N136与N138接通 高 高 高
N138接通 高 低 低
N136接通 低 高 低
N136与N138关闭 低 低 保持预充电电平
如上表中所示，N-MOS晶体管N136与N138的接通/关闭依据节点N3与N4的电压电平而确定。因此，可确定节点N3与N4中每个的电压是否影响感测节点SO。
然而，当节点N3与N4的电压具有低电平时，N-MOS晶体管N136与N138被关闭，所以停止逻辑乘积数据的传送。在此情况下，感测节点SO的电压取决于预充电电平。
数据输入电路150包括N-MOS晶体管N152与N154。
N-MOS晶体管N152耦接于第二节点QAb与输入/输出端子YA之间，并响应数据输入信号DI而接通。在此，当N-MOS晶体管N152接通时，输入/输出端子YA的数据提供至第一寄存器110的第二节点QAb。
N-MOS晶体管N154耦接于第一节点QA与输入/输出端子YA之间，并响应反相数据输入信号nDI而接通。在此，当N-MOS晶体管N154接通时，输入/输出端子YA的数据传送至第一节点QA。因此，在具有高电平的数据输入信号DI在输入/输出端子YA耦接至接地电压期间输入的情况下，N-MOS晶体管N152接通，所以第二节点QAb具有低电平。然而，在反相数据输入信号nDI具有高电平的情况下，N-MOS晶体管N154接通，所以第一节点QA具有低电平。因此，数据通过输入/输出端子YA而输入。
另一方面，第一位线电压控制器160耦接在第一寄存器110的第二节点QAb与感测节点SO之间。此外，第一位线电压控制器160包括：N-MOS晶体管N164，用于响应储存于第一寄存器110中的数据提供接地电压至感测节点SO；以及N-MOS晶体管N162，其耦接于N-MOS晶体管N164与感测节点SO之间，并响应第一位线电压控制信号MREG提供接地电压至感测节点SO。
第二位线电压控制器170耦接在第二寄存器120的第二节点QBb与感测节点SO之间。
此外，第二位线电压控制器170包括：N-MOS晶体管N174，用于响应储存于第二寄存器120中的数据，提供电源电压Vcc至感测节点SO；以及N-MOS晶体管N172，其耦接于N-MOS晶体管N174与感测节点SO之间，并响应第二位线电压控制信号LREG提供电源电压Vcc至感测节点SO。
在此，在LSB编程操作中施加至感测节点SO的电压的电平不同于在MSB编程操作中施加至感测节点SO的电压的电平。特别地，在LSB编程操作中将接地电压施加至感测节点SO，而将具有高电平的电压施加至感测节点SO。其将参照附图来详细说明。
第一位线电压控制信号MREG的电压电平低于第二位线电压控制信号LREG的电压电平。第二位线控制信号LREG高于第一位线电压控制信号MREG约1.5V到2.0V是理想的。
此外，期望第一位线电压控制信号MREG具有这样的电压电平，该电压电平是比N-MOS晶体管N162接通时高的阈值电压。当LSB被编程时，第二位线电压控制信号LREG具有高于N-MOS晶体管N172的阈值电压的电压电平，并当MSB被编程时，具有高于N-MOS晶体管N172的阈值电压与选择的高电平电压之和的电压电平。在此，选择的高电平电压具有约1.5V到2.0V。
另一方面，用于数据传送的N-MOS晶体管N142与N144耦接于节点N3与N4和感测节点SO之间。
N-MOS晶体管N142耦接于感测节点SO与节点N3之间，并响应数据传送信号DTRN接通。因此，当N-MOS晶体管N142接通时，节点N3的数据传送至感测节点SO。
N-MOS晶体管N144耦接于感测节点SO与节点N4之间，并响应LSM编程信号LPG接通。因此，当N-MOS晶体管N144接通时，节点N4的数据传送至感测节点SO。
另外，耦接于电源电压VDD与感测节点SO之间的P-MOS晶体管P140响应具有低电平的预充电信号PRE_N而接通。在此情况下，当P-MOS晶体管P140接通时，电源电压VDD施加至感测节点SO，所以感测节点SO预充电至电源电压VDD的电平。
图3为图示依照本发明的一个实施例的对包括在页面缓冲器中的寄存器中的每个进行初始化的操作的时序图。
在具有低电平的预充电信号PRE_N提供至P-MOS晶体管P140给定时间期间，P-MOS晶体管P140接通，所以电源电压VDD施加至感测节点SO。因此，由于感测节点SO预充电至电源电压的电平，故感测节点SO的电压具有高电平。包括于第一寄存器110中的N-MOS晶体管N116响应感测节点SO的电压而接通。在此情况下，具有高电平的MSB读取信号MREAD提供至N-MOS晶体管N112，所以N-MOS晶体管N112接通。结果，接地电压Vss耦接至第二节点QAb，并因而将接地电压Vss施加至第二节点QAb。因此，第二节点QAb的电压被初始化至低电平，并且第一节点QA的电压被初始化至高电平。
再者，包括在第二寄存器120中的N-MOS晶体管N126响应感测节点SO的电压而接通。在此情况下，具有高电平的LSB设定信号LSET提供至N-MOS晶体管N124，所以N-MOS晶体管N124接通。结果，接地电压Vss耦接至第一节点QB，所以接地电压Vss施加至节点QB。因此，第一节点QB的电压被初始化至低电平。
上述初始化操作一般用在下面的LSB编程操作与MSB编程操作执行之前，以初始化每个页面缓冲器。简而言之，第一寄存器110的第一节点QA初始化至高电平，并且第二寄存器120的第一节点QB初始化至低电平。
参考图4中的LSB编程的时序图，在数据输入时间期间，在编程操作之前从数据输入电路150提供要输入至某一单元的数据，且然后该提供的数据通过第一寄存器110传送至第二寄存器120。
特别地，在输入数据为“1(擦除单元)”的情况下，具有高电平的数据通过数据输入电路150而传送至第一寄存器110的第一节点QA。随后，当具有高电平的数据传送信号DTRN传送至晶体管N142以进行数据传送时，传送至第一节点QA的数据通过锁存器与反相器IV112提供至感测节点SO，并且第二寄存器120的N-MOS晶体管N126通过具有高电平的数据接通。在此情况下，具有高电平的LSB重置信号LRST传送至第二寄存器120的N-MOS晶体管N122，所以N-MOS晶体管N122接通。因此，接地电压施加至第二节点QBb，并且提供具有高电平的数据至第一节点QB。
另一方面，在输入数据为“0(编程单元)”的情况下，具有低电平的数据通过数据输入电路150而传送至第一寄存器110的第一节点QA。接着，当具有高电平的数据传送信号DTRN传送至晶体管N142以便数据传送时，传送至第一节点QA的数据通过锁存器与反相器IV112而提供至感测节点SO，并且第二寄存器120的N-MOS晶体管N126通过具有低电平的数据而关闭。在此情况下，具有高电平的LSB重置信号LRST传送至第二寄存器120的N-MOS晶体管N122，所以N-MOS晶体管N122接通。然而，由于N-MOS晶体管N126关闭，故初始储存于第二寄存器120中的数据会全部维持住。因此，第一节点QB维持具有初始传送的低电平的全部数据。
在下文中，将详细说明编程操作。
偶放电信号DISCHE被使能，所以N-MOS晶体管N102接通。因此，偏置电压VIRPWR施加至偶位线BLe，所以偶位线BLe预充电至高电平的电压。
此外，奇放电信号DISCHO被使能，且N-MOS晶体管N104接通。因此，偏置电压VIRPWR施加至奇位线BLo，所以奇位线BLo预充电至高电平的电压。
在被使能某一时间之后，偶放电信号DISCHE被禁止，所以N-MOS晶体管N102关闭。因此，施加至偶位线BLe的偏置电压VIRPWR的供应会被切断。另一方面，由于奇放电信号DISCHO在编程时间期间维持使能状态，所以奇位线BLo维持高电平的电压。
接着，LSB编程信号LPG提供至晶体管N144以用于数据传送，所以感测节点SO耦接至节点N4。
在LSB数据为′1′的情况下，高电平的数据如上所述地传送至第二寄存器120的第一节点QB。因此，高电平的数据通过锁存器与反相器IV122而提供至节点N4与感测节点SO。
在LSB数据为′0′的情况下，低电平的数据如上所述地传送至第二寄存器120的第一节点QB。因此，低电平的数据通过锁存器与反相器IV122而提供至节点N4与感测节点SO。
再者，偶位线选择信号BSLe传送至位线选择电路100，并因而接通N-MOS晶体管N106。结果，偶位线BLe耦接至感测节点SO。在此情况下，偶位线BLe的电压依感测节点SO的电压电平而改变。由于当LSB数据为′1′时，高电平的数据提供至感测节点SO，所以偶位线BLe的电压具有高电平。然而，在与此相反的情况下，感测节点SO的数据具有低电平(图4示出当LSB数据为′0′时的LSB编程操作)。
第二位线电压控制信号LREG传送至第二位线电压控制器170，所以施加了对应于N-MOS晶体管N172的阈值电压的电压。此外，在LSB数据为′0′的情况下，第一节点QB的电压通过反相器IV126而反相，所以N-MOS晶体管N174接通。
当如上所述地执行LSB编程时，接地电压提供至N-MOS晶体管N174的一个端子。因而，N-MOS晶体管N172与N174接通，所以接地电压施加至感测节点SO。结果，位线具有低电平的电压。
此外，高电平的电压施加至漏极选择晶体管DSL，所以具有存储单元阵列的特定单元的单元串耦接至给定位线。
此外，通过使用增量步幅脉冲编程(incremental step pulseprogram)(在下文中，称为“ISPP”)方法将编程电压施加至已选择的字线。
在此实施例中，编程电压施加至选择的字线，且编程电压以约0.2V的增量从约13.0V增加。
在下文中，将详细说明验证操作。
偶放电信号DI SCHE被使能给定的时间，因而N-MOS晶体管N102接通。在此，偏置电压VIRPWR转变至低电平，所以偶位线BLe被放电至低电平的电压。
此外，奇放电信号DISCHO被使能，所以N-MOS晶体管N104接通。因此，奇位线BLo被放电至低电平的电压。
随后，高电平的电压V1施加至偶位线选择晶体管N106给定时间，所以偶位线BLe耦接至感测节点SO。在此情况下，预充电晶体管P140接通某一段时间，所以感测节点SO被预充电至高电平，其中图4没有示出此处理。
此外，高电平的电压施加至漏极选择晶体管DSL，所以具有存储单元阵列的特定单元的单元串耦接至对应的位线。
此外，验证参考电压PV2施加至选择字线。
接着，高电平的电压V2施加至偶位线选择晶体管N106某一段时间，且偶位线BLe耦接至感测节点SO。
再者，高电平的电压施加至源极选择晶体管SSL，所以具有存储单元阵列的特定单元的单元串耦接至公共源极线。结果，电流路径于位线与公共源极线之间形成。
因此，在编程某一单元的情况下，阈值电压增加。因此，没有电流通过该电流路径，所以位线的电压电平全部被维持住。然而，在没有编程某一单元即擦除单元的情况下，电流通过该电流路径。因此，位线的电压电平被放电至低电平。
感测节点SO的电压电平依据位线的电压电平确定。在此，由于当单元被编程时位线的电压电平维持在高电平，所以第二寄存器120的N-MOS晶体管N126接通。在此情况下，由于具有高电平的信号传送至第二寄存器120的N-MOS晶体管N122，所以当单元被编程时第二节点QB具有高电平的数据。然而，当单元没有被编程时，第二节点QB维持初始传送的低电平的数据。
通过上述处理可验证相应单元是否被编程。在此，编程的单元对应于图1中用于储存数据′10′的单元。
在下文中，将详细说明MSB编程操作。
在图3中描述的寄存器110与120中的每个的初始化操作在执行MSB编程操作之前执行。
第一寄存器110的第一节点QA与第二寄存器120的第一节点QB通过初始化操作而分别被初始化至高电平与低电平。
此后，要向MSB编程的数据被输入至页面缓冲器的第一寄存器110。此输入处理通过与图4中数据输入时间内的处理相同的处理来执行，并且′1′或′0′通过数据输入电路150而输入。
接下来，通过LSB编程读取储存于某一单元中的数据，并接着将读取的数据储存于页面缓冲器的第二寄存器120中。此操作类似于图4中的编程验证操作。然而，验证参考电压PV2没有施加至选择的字线，0V的电压施加至选择的字线。接着，识别编程操作是否被执行。
在识别某一单元的LSB被编程的情况下，感测节点SO的电压电平维持高电平。然而，在识别了单元的LSB被擦除的情况下，感测节点SO的电压电平维持低电平。在此，当感测节点SO维持高电平时第二寄存器120的N-MOS晶体管126接通。在此情况下，由于N-MOS晶体管122通过具有高电平的信号LRST接通，所以第二节点QBb与第一节点QB分别具有低电平的数据和高电平的数据。
另一方面，由于在感测节点SO具有低电平时N-MOS晶体管N126关闭，所以第一节点QB维持对应于初始操作的低电平的数据。
因此，在单元中LSB被编程的情况下，高电平的数据储存于第二寄存器120的第一节点QB中。然而，在单元中的LSB被擦除的情况下，低电平的数据储存于第一节点QB中。
简而言之，要通过数据输入电路150编程的数据′1′或数据′0′储存于第一寄存器110中，并且数据′1′或数据′0′依据关于特定单元是否被编程的识别而储存于第二寄存器120中。
接下来，储存于第二寄存器120中的数据依据储存于第一寄存器110中的数据而重置，以便确定其中MSB与LSB将要被编程的单元。
仅当没有编程LSB的单元中的MSB要被编程时，例如，图1中数据′01′的情况，才执行此操作以储存数据′0′于第二寄存器120中。
此外，当不需要编程操作时，例如图1中的数据′11′、′10′的情况，则执行此操作以储存数据′1′至寄存器110与120中。再者，仅当LSB被编程的单元中的MSB将被编程时，即，图1中数据′00′的情况，为了储存数据′0′于第一寄存器110中而执行此操作。
通过与图4中所示相同的数据传送操作来执行数据传送操作。即，当输入的数据为′1(擦除单元)′时，高电平的数据经由数据输入电路150储存于第一寄存器110的第一节点QA中。在此，当具有高电平的信号DTRN传送至晶体管N142以便数据传送时，储存于第一节点QA中的数据经由锁存器与反相器IV112提供至感测节点SO，且N-MOS晶体管N126通过高电平的数据接通。在此情况下，具有高电平的LSB重置信号LRST传送至第二寄存器120的N-MOS晶体管122，所以N-MOS晶体管122接通。因此接地电压施加至第二节点QBb，并且高电平的数据储存至第一节点QB中。
在输入的数据为′0(编程的单元)′的情况下，低电平的数据通过数据输入电路150而储存于第一寄存器110的第一节点QA中。在此，当具有高电平的信号DTRN传送至数据传送晶体管N142时，储存于第一节点QA的数据通过锁存器与反相器IV112而提供至感测节点SO，且低电平的数据传送至第二寄存器120的N-MOS晶体管N126。结果，N-MOS晶体管N126关闭。在此情况下，具有高电平的LSB重置信号LRST传送至第二寄存器120的N-MOS晶体管N122，所以N-MOS晶体管N122接通。然而，由于N-MOS晶体管N126关闭，所以初始储存在第二寄存器120中的数据全部被维持住。因此，初始储存在第一节点QA中的低电平的数据被维持。
简而言之，与先前储存于第二寄存器120中的数据的种类无关，当输入至第一寄存器110的数据为′1′时，数据′1′储存于第二寄存器120中，并且当输入至第一寄存器110中的数据为′0′时，先前储存于第二寄存器120中的数据被维持住。这可参照下表来理解。
Figure S071D8072220070815D000141
简而言之，当LSB没有被编程的单元中的MSB要被编程时，仅当数据′01′储存于对应单元中时，数据′0′才被储存于第二寄存器120中，而在其它情况下数据′1′被储存于第二寄存器120中。然而，当数据′0′储存于第二寄存器120中时，数据′0′储存于第一寄存器110中，所以上述情况无法与LSB被编程的单元中的MSB要被编程的情况区别。因此，为了区别这些情况，储存于第一寄存器110中的数据′0′通过对数据进行比较的操作而转为′1′。
随后，储存于第二寄存器120中的数据与储存于第一寄存器110中的数据进行比较，使得可确定只有MSB要被编程的单元。
针对上述比较操作，储存于第一寄存器110中的数据与储存于第二寄存器120中的数据通过数据比较电路130进行比较，且然后根据比较结果重置储存于第一寄存器110中的数据。这是为了仅当LSB被编程的单元中的MSB要被编程时，才把数据′0′储存于第一寄存器110中。
参照上面与重置数据操作有关的表格，仅当LSB被编程的单元中的MSB要被编程时，数据′0′才预先储存于第一寄存器110中并且数据′1′储存于第二寄存器120中。因此，不需要额外的比较操作。然而，当LSB没有被编程的单元中的MSB要被编程时，数据′0′储存于第一寄存器110中，所以需要将数据′0′转换为数据′1′的处理。
通过数据比较电路130的数据比较操作如上所述地进行处理。
首先，用于预充电的P-MOS晶体管P140接通，所以感测节点SO被预充电至高电平。
接着，依据具有高电平的MSB编程信号MPG，数据比较电路130的N-MOS晶体管N132与N134接通。在此情况下，感测节点SO的电压电平依第一比较电路132中的节点N3与第二比较电路134中的节点N4的电压电平而变化，并且示出于下表中：
 
数据比较电路130的操作 节点N3的电压 节点N4的电压 感测节点SO的电压
N136与N138接通 高 高 高
N138接通 高 低 低
N136接通 低 高 低
N136与N138关闭 低 低 维持预充电电平
节点N3的电压基本等于储存于第一寄存器110中的数据的电平，并且节点N4的电压基本等于储存于第二寄存器120中的数据的电平。
如上表中所示，N-MOS晶体管N136与N138依据第一比较电路132中的节点N3与第二比较电路134中的节点N4的电压电平而接通或关闭。结果，可确定节点N3与N4的电压电平是否影响感测节点SO。
接下来，具有高电平的信号MREAD传送至N-MOS晶体管N112，并依据感测节点SO的电压，接地电压被施加至第二节点QAb。
在感测节点SO的电压依据寄存器110与120的数据电平而具有高电平的情况下，具有高电平的信号传送至N-MOS晶体管N116。因此，接地电压施加至第二节点QAb，所以高电平的数据(即数据′1′)储存于第一节点QA中。因而，储存于第一寄存器110中的数据在上表中没有变化。
在感测节点SO的电压依据寄存器110与120的电压电平而具有低电平的情况下，具有低电平的信号传送至N-MOS晶体管N116。因此，可维持储存于第一寄存器110中的数据。
在节点N3与N4的电压具有低电平的情况下(即，储存于寄存器110与120中每个的数据为′0′)，晶体管N136与N138关闭。因此，感测节点SO的电压取决于其预充电的电平。在此，由于感测节点SO预充电至高电平，所以N-MOS晶体管N116被接通。因而，接地电压施加至第二节点QAb，所以高电平的数据(即，数据′1′)储存于第一节点QA中。
简而言之，当LSB没有被编程的单元中的MSB要被编程时，数据，0′预先储存于寄存器110与120中。然而，储存于第一寄存器110中的数据′0′通过上述比较操作而转为数据′1′。因此，数据′0′仅储存在第二寄存器120中。
在完成数据重置操作与数据比较操作后，储存于寄存器110与120中每个的数据的状态如下表所示：
 
第一寄存器110 第二寄存器120
输入数据′11′的情况 1 1
输入数据′10′的情况 1 1
输入数据′01′的情况 1 0
输入数据′00′的情况 0 1
在数据被储存至寄存器110与120中每个的情况下，便完成了准备编程操作的步骤。
在下文中，将详细说明编程MSB的操作。
参考图5，偶放电信号DISCHE被使能，所以N-MOS晶体管N102接通。因此，偏置电压VIRPWR被施加至偶位线BLe，所以偶位线BLe预充电至高电平的电压。
此外，奇放电信号DISCHO被使能，所以N-MOS晶体管N104接通。因此，偏置电压VIRPWR施加至奇位线BLo，所以奇位线BLo预充电至高电平的电压。
偶放电信号DISCHE自被使能某一时间后被禁止，所以N-MOS晶体管N102关闭。因而，施加至偶位线BLe的偏置电压VIRPWR被切断。
另一方面，由于奇放电信号DISCHO在编程时间期间维持使能状态，奇位线BLo维持高电平的电压。
随后，具有高电平的MSB编程信号MPG传送至数据比较电路130的N-MOS晶体管N132与N134，所以寄存器110与120中的数据提供至感测节点SO。
数据比较电路130如上所述地操作。仅当数据′1′储存于寄存器110与120中的每个时，高电平的电压才施加至感测节点SO，而在其它情况下，低电平的电压施加至感测节点SO。在此，由于当数据′1′储存于寄存器110与120中的每个时，即输入数据为′11′、′10′时，高电平的电压施加至感测节点SO，所以数据不被编程。然而，因为当数据′0′储存于寄存器110与120中的一个或多个时，即输入数据为′01′、′00′时，低电平的电压施加至感测节点SO，所以数据被编程。
此外，偶位线选择信号BSLe传送至位线选择电路100，所以N-MOS晶体管N106接通。结果，偶位线BLe耦接至感测节点SO。在此，偶位线BLe的电压依感测节点SO的电压电平而改变。在此情况下，因为当LSB数据为′1′时，高电平的数据传送至感测节点SO，所以偶位线BLe具有高电平的电压。然而，当低电平的数据传送至感测节点SO时，偶位线BLe具有低电平的电压。
另一方面，第一位线电压控制信号MREG传送至第一位线电压控制器160，其中该第一位线电压控制信号MREG具有对应N-MOS晶体管N162的阈值电压的电压电平。在此，当储存于第一寄存器110的第一节点QA中的数据为′0′时，第一节点QA的电压电平通过反相器IV116反相，所以N-MOS晶体管N164接通。因而，N-MOS晶体管N162与N164被接通，所以接地电压施加至感测节点SO。结果，位线具有低电平的电压。
再者，第二位线电压控制信号LREG传送至第二位线电压控制器170，并具有高于N-MOS晶体管N172的阈值电压某一电平的电压Va。在此，当储存于第二寄存器120的第一节点QB中的数据为′0′时，第一节点QB的电压电平通过反相器IV126反相。结果，N-MOS晶体管N174接通。
另一方面，耦接至N-MOS晶体管N174的电源电压Vcc设定成具有高于电压Va的电压。
在与LSB编程操作不同的MSB编程操作中，位线的电压电平可增加某一值。因此，在MSB编程操作中施加了高电平的电压。特别地，内部电源提供的电源电压Vcc具有在约1.5V与约2.3V之间的值，并且外部电源提供的电源电压Vcc具有在约2.7V与3.6V之间的值。
在N-MOS晶体管N174接通的情况下，N-MOS晶体管N172与N-MOS晶体管N174之间的耦接点具有(Vcc-Vth)的电压。
另一方面，由于第二位线电压控制信号LREG具有(Va+Vth)的电压，所以(Vcc-Vth)电压的某个电压Va依据位线电压控制信号LREG被施加至感测节点SO。结果，位线具有高于低电平某一电平Va的电压。在此实施例中，所述某一电平Va的电压约为1.5V到2.0V。
简而言之，位线的电压电平可依据在第一位线电压控制器160与第二位线电压控制器170的控制下要被编程的数据来调整。
换句话说，当要被编程的数据为′00′时，数据′0′仅储存于第一寄存器110中。在此情况下，位线的电压电平不被改变。然而，当要被编程的数据为′01′时，数据′0′仅储存于第二寄存器120中。在此情况下，位线的电压电平增加所述某一电平Va以上的值。这将参照附图进行详细说明。
图6A为图示通过普通MLC编程操作的MSB编程的给定单元的电压情况的图。图6B为图示通过依据本发明的一个实施例的MLC编程操作的MSB编程的某些单元的电压情况的图。
在图6A中，当LSB没有被编程的单元(即′01′编程单元)中的MSB要被编程时，对应此单元的阈值电压容易随着ISPP编程电压的增加而连续增加。然而，在LSB与MSB要被编程的情况下(即′00′编程单元)，即使ISPP编程电压增加，该单元的阈值电压在给定时间后才会增加。结果，总编程时间增加。这是因为当LSB预先被编程时，阈值电压具有增加了某一电平以上的电压的状态，所以单元在小于特定电压的电压时没被编程。
为解决此问题，在本发明的MSB编程操作中，当施加ISPP电压时，初始电压增加在某一电平以上的电压。这是为了当LSB与MSB要被编程时，即′00′编程单元时，可快速增加阈值电压。
图6B示出当施加ISPP电压时初始电压如何增加某一电平以上的电压。因而，当LSB与MSB要被编程时，即′00′编程单元，相较于图6A中所示，阈值电压快速增加。
在当LSB没被编程的单元(即′01′)中的MSB要被编程时施加上述编程电压的情况下，由于编程电压的突然增加，会发生过编程(overprogram)。因此，位线的电压电平增加某一电平Va以防止过编程。
当位线的电压电平增加电平Va时，比施加至字线的编程电压小电平Va的电压即Vpgm-Va施加至浮动栅极，以预防过编程。
简而言之，当数据′01′要被编程时，位线的电压电平依据位线电压控制器160与170的操作而增加电平Va。此外，当数据′00′要被编程时，位线依据位线电压控制器160与170的操作而具有0V。
在此之后，将参照图5继续说明编程操作。
高电平的电压施加至漏极选择晶体管DSL，所以具有存储单元阵列的特定单元的单元串耦接至对应的位线。
此外，ISPP方法的编程电压施加至选择的字线。在此情况下，编程电压的初始电压以与上述的普通方法不同的方法来施加。
一般来说，LSB编程电压与MSB编程电压以彼此不同的量值来施加。即，当施加LSB编程电压时，MSB编程电压从高于初始电压约2.0V的初始电压施加。
然而，在本发明的一个实施例中，当施加LSB编程电压时，MSB编程电压从高于初始电压约3.5V的初始电压施加。换句话说，从约16.5V逐步增加约0.2V地来施加编程电压。
接下来，将详细说明验证操作。
依据数据的储存状态通过一个编程操作来形成具有两个阈值电压的单元，其中阈值电压具有彼此不同的量值。因此，基于具有彼此不同的量值的两个验证参考电压PV1与PV3来执行两个验证步骤。
首先，基于第一验证参考电压PV1验证关于数据′01′的编程是否成功执行。在此，此验证操作类似于图4中所述操作。
偶放电信号DISCHE被使能某一段时间，所以N-MOS晶体管N102接通。在此情况下，由于偏置电压VIRPWR被转换至低电平，偶位线BLe被放电至低电平的电压。
此外，奇放电信号DISCHO被使能，所以N-MOS晶体管N104接通。因此，奇位线BLo被放电至低电平的电压。
在下文中，高电平的电压V1被施加至偶位线选择晶体管N106某一段时间，所以偶位线BLe耦接至感测节点SO。在此情况下，晶体管P140接通，所以感测节点SO被预充电至高电平的电压。这并没有显示在图5中。
再者，高电平的电压被施加至漏极选择晶体管DSL，所以具有存储单元阵列的某一单元的单元串被耦接至对应的位线。
此外，第一验证参考电压PV1被施加至选择的字线。
接着，高电平的电压V2被施加至偶位线选择晶体管N106某一段时间，所以偶位线BLe被耦接至感测节点SO。
此外，高电平的电压施加至源极选择晶体管SSL，所以具有存储单元阵列的某一单元的单元串被耦接至公共源极线。结果，在位线与公共源极线之间形成电流路径。因而，当特定单元被编程时，阈值电压增加。因此，电流没有通过该电流路径，所以位线的电压电平全部保持。然而，当某一单元没有被编程时，即擦除单元，电流则通过该电流路径。结果，位线的电压电平被放电至低电平。
感测节点SO的电压电平依据位线的电压电平而确定。在此，由于在单元被编程时位线的电压电平维持在高电平，所以第二寄存器120的N-MOS晶体管N126接通。在此情况下，由于具有高电平的信号LRST被传送至第二寄存器120的N-MOS晶体管N122，所以当单元被编程时第一节点QB具有高电平的数据。然而，当单元没有被编程时，第一节点QB维持初始储存的低电平的数据。
通过上述处理可验证对应的单元是否被编程。在此，编程的单元对应图1中用于储存数据′10′的单元。
接下来，基于第二验证参考电压PV3验证关于数据′00′的编程是否被成功执行。
此验证操作类似于前面所述，但感测数据的间隔不同。
感测节点SO的电压电平依据位线的电压电平来确定。在此，由于当单元被编程时位线的电压电平被维持在高电平，所以第二寄存器120的N-MOS晶体管N116与N-MOS晶体管N126接通。
不同于关于数据′01′的验证操作，具有高电平的信号MREAD传送至第一寄存器110的N-MOS晶体管N112。因此，当对应的单元被编程时，高电平的数据储存于第一节点QA。然而，当对应单元没被编程时，则维持初始储存的低电平的数据。
通过上述处理可验证对应的单元是否被编程。在此，编程的单元对应图1中用于储存数据′00′的单元。
以上描述了对用于储存2位的多级单元进行编程的方法。然而，此方法可应用到对用于3位或4位的多级单元进行编程的方法，即，此方法应包括依据每一位来设定编程电压的处理。
此外，该方法可包括确定具有先前步骤中被编程的单元的组以及具有要被初始编程的单元的组的处理。在此，对应被初始编程的单元的位线的电压电平高于对应在先前步骤中被编程的单元的位线的电压电平。
在此说明书中的任何提到“一个实施例”、“实施例”、“示例实施例”等等意指结合该实施例所描述的具体特征、结构或特性包括于本发明的至少一个实施例中。在说明书中不同部分的这些措辞的出现并非必定都指相同的实施例。再者，当结合任意实施例来描述具体的特征、结构或特性时，认为本领域技术人员能够将这些特征、结构或特性结合应用到其它实施例。
虽然结合若干示例实施例描述了本发明的实施例，但应理解，本技术领域人员所能作出的许多其它变型或实施例也将落入本公开所揭示的原理的精神与范围内。更特别地，在本公开、附图和所附权利要求的范围内的主题组合配置的构成部分和/或配置中，进行各种改型和变型也是可以的。除了构成部分及/或配置中的改型与变型外，替代的使用对本领域技术人员也是明显的。

Claims (24)

1.一种非易失性存储装置，包括：
存储单元阵列，用于储存数据；
页面缓冲器，经由至少第一与第二位线而耦接至所述存储单元阵列；
其中所述页面缓冲器包括：
位线选择电路，配置成选择性耦接所述第一或第二位线至感测节点；
第一寄存器与第二寄存器，配置成储存给定的数据；
数据比较电路，配置成比较储存于所述第一寄存器中的数据与储存于所述第二寄存器中的数据，并传送比较结果至所述感测节点；
第一位线电压控制器，配置成依据储存于所述第一寄存器中的数据的电压电平施加第一电压至所选择的位线；以及
第二位线电压控制器，配置成依据储存于所述第二寄存器中的数据施加高于所述第一电压的第二电压至所选择的位线。
2.如权利要求1的非易失性存储装置，其中所述第一位线电压控制器包括：
第一晶体管，配置成响应储存于所述第一寄存器中的数据来提供接地电压至所述感测节点；以及
第二晶体管，提供于所述第一晶体管与所述感测节点之间，并配置成响应第一位线电压控制信号来提供所述接地电压至所述感测节点。
3.如权利要求1的非易失性存储装置，其中所述第二位线电压控制器包括：
第一晶体管，配置成响应储存于所述第二寄存器中的数据来提供电源电压至所述感测节点；以及
第二晶体管，提供于所述第一晶体管与所述感测节点之间，并配置成响应第二位线电压控制信号来提供所述电源电压至所述感测节点。
4.如权利要求2的非易失性存储装置，其中所述第一位线电压控制信号的电压电平高于所述第二晶体管的阈值电压。
5.如权利要求3的非易失性存储装置，其中当执行最低有效位编程操作时，接地电压被提供为所述电源电压，并且当执行最高有效位编程操作时，高电压被提供为所述电源电压。
6.如权利要求5的非易失性存储装置，其中当最低有效位被编程时，所述第二位线电压控制信号的电压电平高于所述第二晶体管的阈值电压，并且当最高有效位被编程时，所述第二位线电压控制信号的电压电平高于所述第二晶体管的阈值电压与所述第二电压的和。
7.如权利要求6的非易失性存储装置，其中所述第二电压的量值约为1.5V到2.0V。
8.如权利要求1的非易失性存储装置，其中所述数据比较电路响应最高有效位编程信号，传送储存于所述第一寄存器中的数据与储存于所述第二寄存器中的数据的逻辑乘积数据至所述感测节点。
9.如权利要求8的非易失性存储装置，其中如果储存于所述第一寄存器中的数据与储存于所述第二寄存器中的数据分别为′0′与′0′，则所述数据比较电路停止所述逻辑乘积数据的传送。
10.一种对非易失性存储装置中多级单元进行编程的方法，所述方法包括：
对所述存储装置中的单元的最低有效位数据进行编程；
传送要作为所述单元的最高有效位来编程的数据至页面缓冲器的第一寄存器；
读取依据最低有效位编程而储存于所述单元中的数据，并将读取的数据储存于所述页面缓冲器的第二寄存器中；
依据储存于所述第一寄存器中的数据，重置储存于所述第二寄存器中的数据，由此确定最低有效位与最高有效位要被编程的第一选择单元；
比较所述重置的数据与储存于所述第一寄存器中的数据，由此确定只有最高有效位要被编程的第二选择单元；
预充电与所述第一选择单元有关的位线至第一电压；
预充电与所述第二选择单元有关的位线至高于所述第一电压的第二电压；以及
执行初始电压比在最低有效位编程操作中高出某一电平的增量步幅脉冲编程操作。
11.如权利要求10的方法，其中所述确定所述第一选择单元的步骤包括：
在所述第一寄存器中储存数据′0′；以及
在所述第二寄存器中储存数据′1′；
其中所述第一电压为低电压并且所述第二电压为高电压。
12.如权利要求10的方法，其中所述确定最高有效位要被编程的所述第二选择单元的步骤包括：
在所述第一寄存器中储存数据′1′；以及
在所述第二寄存器中储存数据′0′；
其中所述第一电压为低电压并且所述第二电压为高电压。
13.如权利要求10的方法，其中预充电与所述第一选择单元有关的所述位线至所述第一电压的步骤包括：
依据储存于所述第一寄存器中的数据的电压电平，施加接地电压至所述位线。
14.如权利要求10的方法，其中预充电与所述第二选择单元有关的所述位线至高于所述第一电压的所述第二电压的步骤包括：
依据储存于所述第二寄存器中的数据的电压电平，施加高电压至所述位线。
15.如权利要求14的方法，其中所述第二电压不超过2.0V。
16.如权利要求10的方法，其中当最低有效位通过增量步幅脉冲编程来编程时，所述初始电压约为13V，且与增量步幅脉冲编程有关的步幅电压约为0.2V。
17.如权利要求10的方法，其中当最高有效位通过增量步幅脉冲编程来编程时，所述初始电压约为16.5V，并且与增量步幅脉冲编程有关的步幅电压约为0.2V。
18.一种对非易失性存储装置中多级单元进行编程的方法，包括：
确定具有最低有效位与最高有效位被编程的第一单元的第一单元组以及具有最低有效位没被编程而最高有效位被编程的第二单元的第二单元组；
预充电耦接至所述第一单元组的位线至第一电压；
预充电耦接至所述第二单元组的位线至高于所述第一电压的第二电压；以及
执行其中初始电压比在最低有效位编程操作中高的增量步幅脉冲编程操作。
19.如权利要求18的方法，其中数据′0′储存于与所述第一单元组有关的页面缓冲器的第一寄存器中，并且数据′1′储存于所述页面缓冲器的第二寄存器中，其中所述增量步幅脉冲编程操作的所述初始电压高于所述最低有效位编程操作的初始电压至少3V。
20.如权利要求18的方法，其中数据′1′储存于与所述第二单元组有关的页面缓冲器的第一寄存器中，并且数据′0′储存于所述页面缓冲器的第二寄存器中，其中所述增量步幅脉冲编程操作的所述初始电压高于所述最低有效位编程操作的初始电压3V到4V。
21.如权利要求18的方法，其中预充电耦接至所述第一单元组的所述位线至所述第一电压的步骤包括：
依据储存于所述页面缓冲器的所述第一寄存器中的数据，施加接地电压至所述位线。
22.如权利要求18的方法，其中预充电耦接至所述第二单元组的所述位线至高于所述第一电压的所述第二电压的步骤包括：
依据储存于所述页面缓冲器的所述第二寄存器中的数据的电压电平，施加所述高电压至所述位线。
23.如权利要求18的方法，其中所述第一电压为维持所述位线的电压为低电平以提供编程脉冲至所述位线的电压。
24.如权利要求18的方法，其中所述第二电压为提升所述位线的电压至某一电压之上以防止过编程的电压。
CN2007101380722A 2006-12-28 2007-08-08 非易失性存储装置以及对其中的多级单元进行编程的方法 Expired - Fee Related CN101211660B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060136356A KR100816155B1 (ko) 2006-12-28 2006-12-28 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 멀티레벨 셀 프로그램 방법
KR1020060136356 2006-12-28
KR10-2006-0136356 2006-12-28

Publications (2)

Publication Number Publication Date
CN101211660A CN101211660A (zh) 2008-07-02
CN101211660B true CN101211660B (zh) 2010-09-29

Family

ID=39411481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101380722A Expired - Fee Related CN101211660B (zh) 2006-12-28 2007-08-08 非易失性存储装置以及对其中的多级单元进行编程的方法

Country Status (6)

Country Link
US (1) US7466587B2 (zh)
JP (1) JP2008165953A (zh)
KR (1) KR100816155B1 (zh)
CN (1) CN101211660B (zh)
DE (1) DE102007026856A1 (zh)
TW (1) TWI346955B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769770B1 (ko) * 2006-09-29 2007-10-23 주식회사 하이닉스반도체 메모리 장치의 페이지 버퍼 회로 및 프로그램 방법
KR101391881B1 (ko) * 2007-10-23 2014-05-07 삼성전자주식회사 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 및 읽기방법
KR100965029B1 (ko) 2008-05-13 2010-06-21 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 프로그램 검증 방법
KR101024142B1 (ko) * 2009-02-02 2011-03-22 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
KR101074564B1 (ko) * 2009-02-04 2011-10-17 주식회사 하이닉스반도체 불휘발성 메모리 장치
US8355286B2 (en) * 2009-05-08 2013-01-15 Hynix Semiconductor Inc. Method of operating nonvolatile memory device controlled by controlling coupling resistance value between a bit line and a page buffer
KR101099911B1 (ko) * 2009-12-17 2011-12-28 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
KR101391352B1 (ko) 2011-12-19 2014-05-07 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
CN105976866B (zh) * 2016-04-21 2019-11-26 清华大学 二进制数据序列的编码方法、存储装置和电子设备
US9818476B1 (en) * 2016-07-25 2017-11-14 Samsung Electronics Co., Ltd. Reprogram without erase using capacity in multi-level NAND cells
US10162554B2 (en) * 2016-08-03 2018-12-25 Samsung Electronics Co., Ltd. System and method for controlling a programmable deduplication ratio for a memory system
JP7092915B1 (ja) 2021-04-06 2022-06-28 ウィンボンド エレクトロニクス コーポレーション 半導体装置
CN114512162A (zh) * 2022-01-27 2022-05-17 东芯半导体股份有限公司 一种预充电方法及使用该方法的存储器装置
CN114783488A (zh) * 2022-03-14 2022-07-22 长江存储科技有限责任公司 页缓冲器、编程方法、存储器装置及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1292553A (zh) * 1999-09-24 2001-04-25 密克罗奇普技术公司 编写电可擦可编程只读存储器的方法、装置和系统
CN1811982A (zh) * 2005-01-24 2006-08-02 三星电子株式会社 在非易失性半导体存储器件中驱动编程操作的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476952B2 (ja) * 1994-03-15 2003-12-10 株式会社東芝 不揮発性半導体記憶装置
JP3153730B2 (ja) * 1995-05-16 2001-04-09 株式会社東芝 不揮発性半導体記憶装置
JP3210259B2 (ja) * 1996-04-19 2001-09-17 株式会社東芝 半導体記憶装置及び記憶システム
JP3397600B2 (ja) * 1996-11-01 2003-04-14 株式会社東芝 不揮発性半導体記憶装置
JP3409986B2 (ja) * 1997-01-31 2003-05-26 株式会社東芝 多値メモリ
JP3481817B2 (ja) * 1997-04-07 2003-12-22 株式会社東芝 半導体記憶装置
KR100319559B1 (ko) * 1999-11-01 2002-01-05 윤종용 문턱 전압 분포들 사이의 마진을 일정하게 유지할 수 있는멀티-스테이트 불휘발성 반도체 메모리 장치
JP3631463B2 (ja) * 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
JP4170604B2 (ja) * 2001-04-18 2008-10-22 株式会社東芝 不揮発性半導体メモリ
US6522580B2 (en) * 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
KR100454119B1 (ko) * 2001-10-24 2004-10-26 삼성전자주식회사 캐쉬 기능을 갖는 불 휘발성 반도체 메모리 장치 및 그것의 프로그램, 읽기, 그리고 페이지 카피백 방법들
JP2004023044A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 不揮発性半導体記憶装置
US7379333B2 (en) * 2004-10-28 2008-05-27 Samsung Electronics Co., Ltd. Page-buffer and non-volatile semiconductor memory including page buffer
US7298648B2 (en) * 2004-11-19 2007-11-20 Samsung Electronics Co., Ltd. Page buffer and multi-state nonvolatile memory device including the same
KR100729350B1 (ko) * 2004-12-15 2007-06-15 삼성전자주식회사 시리얼 센싱 동작을 수행하는 노어 플래시 메모리 장치
KR100597788B1 (ko) * 2004-12-17 2006-07-06 삼성전자주식회사 프로그램 동작 속도를 개선하는 불휘발성 반도체 메모리장치의 페이지 버퍼와 이에 대한 구동방법
KR20060070734A (ko) * 2004-12-21 2006-06-26 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법
KR100672148B1 (ko) * 2005-02-17 2007-01-19 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 페이지 버퍼 동작 방법
KR100672147B1 (ko) * 2005-03-15 2007-01-19 주식회사 하이닉스반도체 불휘발성 메모리 장치의 체크 보드 프로그램 시에 프로그램페일을 방지하기 위한 페이지 버퍼
KR100723772B1 (ko) * 2005-03-28 2007-05-30 주식회사 하이닉스반도체 개선된 프로그램 동작 성능을 가지는 플래쉬 메모리 소자의페이지 버퍼 및 그것의 프로그램 동작 제어 방법
KR100600301B1 (ko) * 2005-05-25 2006-07-13 주식회사 하이닉스반도체 면적이 감소된 페이지 버퍼 회로와, 이를 포함하는 플래시메모리 장치 및 그 프로그램 동작 방법
KR100642892B1 (ko) * 2005-07-19 2006-11-03 주식회사 하이닉스반도체 면적이 감소된 페이지 버퍼 회로와 그 독출 및 프로그램동작 방법
US7336538B2 (en) * 2005-07-28 2008-02-26 Stmicroelectronics S.R.L. Page buffer circuit and method for multi-level NAND programmable memories
US7336532B2 (en) * 2006-05-12 2008-02-26 Elite Semiconductor Memory Method for reading NAND memory device and memory cell array thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1292553A (zh) * 1999-09-24 2001-04-25 密克罗奇普技术公司 编写电可擦可编程只读存储器的方法、装置和系统
CN1811982A (zh) * 2005-01-24 2006-08-02 三星电子株式会社 在非易失性半导体存储器件中驱动编程操作的方法

Also Published As

Publication number Publication date
TW200828318A (en) 2008-07-01
JP2008165953A (ja) 2008-07-17
DE102007026856A1 (de) 2008-07-03
TWI346955B (en) 2011-08-11
KR100816155B1 (ko) 2008-03-21
US20080158953A1 (en) 2008-07-03
CN101211660A (zh) 2008-07-02
US7466587B2 (en) 2008-12-16

Similar Documents

Publication Publication Date Title
CN101211660B (zh) 非易失性存储装置以及对其中的多级单元进行编程的方法
US7301825B2 (en) Method of controlling copy-back operation of flash memory device including multi-level cells
US8503232B2 (en) Semiconductor memory device and programming method thereof
US9082488B2 (en) Flash memory device and method of programming the same
US8462555B2 (en) Nonvolatile memory device and reading method to read first memory cell in accordance of data stored in second memory cell adjacent to first memory cell
CN101252021B (zh) 存储装置及其操作方法
US20110299341A1 (en) Method of programming a semiconductor memory device
US8085600B2 (en) Program and verify method of nonvolatile memory device
CN101364443A (zh) 在非易失性存储器件中的软编程方法
CN102855937A (zh) 半导体存储器件及其操作方法
JP2016170845A (ja) 半導体メモリ装置
KR20130044693A (ko) 반도체 메모리 장치 및 그 동작 방법
CN109215718B (zh) 能够支持多次读操作的存储装置
KR100769802B1 (ko) 플래쉬 메모리 소자의 페이지 버퍼 및 이를 이용한프로그램 방법
CN113096707A (zh) 存储器装置及其操作方法
US8369155B2 (en) Operating method in a non-volatile memory device
US7898870B2 (en) Nonvolatile memory device having a bit line select voltage generator adapted to a temperature change
US20150270003A1 (en) Non-volatile memory and method for programming the same
US20190122735A1 (en) Memory device and programming operation method thereof with different bit line voltages
US9761291B2 (en) Nonvolatile memory device, semiconductor device, and method for operating semiconductor device
JP2017157255A (ja) 半導体記憶装置
US20080266961A1 (en) Non-volatile memory device and method of programming in the same
US20240177784A1 (en) Semiconductor device performing program operation and operating method thereof
KR20080038932A (ko) 플래시 메모리 소자의 페이지 버퍼 및 이를 이용한프로그램 방법
KR20070069348A (ko) 개선된 프로그램 동작 성능을 가지는 플래쉬 메모리 소자의페이지 버퍼 및 그것의 프로그램 동작 제어 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20130808