CN101207046A - 凸点的形成方法 - Google Patents

凸点的形成方法 Download PDF

Info

Publication number
CN101207046A
CN101207046A CNA2006101474301A CN200610147430A CN101207046A CN 101207046 A CN101207046 A CN 101207046A CN A2006101474301 A CNA2006101474301 A CN A2006101474301A CN 200610147430 A CN200610147430 A CN 200610147430A CN 101207046 A CN101207046 A CN 101207046A
Authority
CN
China
Prior art keywords
passivation layer
layer
metal
salient point
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101474301A
Other languages
English (en)
Inventor
靳永刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNA2006101474301A priority Critical patent/CN101207046A/zh
Publication of CN101207046A publication Critical patent/CN101207046A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种凸点的形成方法，包括：在半导体衬底上形成金属垫层和钝化层，所述金属垫层镶嵌于钝化层中，且通过钝化层的第一开口暴露出金属垫层，所述钝化层为高分子聚合物；在钝化层及其第一开口内形成金属层；在金属层上形成第二开口；在金属层上依次形成电镀籽晶层和凸点层；去除光刻胶；蚀刻金属层，形成凸点下金属层；形成凸点；本发明还包括在蚀刻金属层之后，采用反应离子刻蚀装置产生的等离子体灰化处理钝化层步骤，去除高分子材料聚合物表面上残留金属离子，降低了高分子聚合物钝化层表面的漏电流，增强了半导体器件的性能。

Description

凸点的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及凸点的形成方法。
背景技术
在半导体集成电路后端工艺中，最后一层图形化的金属层形成阵列的金属垫层作为输入/输出(I/O)或者电源/接地信号提供连接；接着在金属垫层上沉积第一钝化层，比如氧化硅或者氧化硅/氮化硅共同组成的绝缘层以进行钝化，然后在第一钝化层中形成开口暴露出金属垫层，然后在第一钝化层上形成第二钝化层，第二钝化层为相对较厚的高分子聚合物(通常采用聚酰亚胺)以提供进一步的绝缘和防止在随后的划片过程中半导体集成电路被污染和发生机械损伤，然后在开口中和第二钝化层上形成凸点下金属层，所述凸点下金属层一般通过电镀方式形成，一般采用Ti、Ni、Cu中一种或者它们的组合构成，然后在凸点下金属层上形成凸点，蚀刻凸点下金属层，去除金属垫层上以外的部分，随后把半导体衬底进行划片，把这些小片即集成电路的芯片的凸点连接到引线框架上进行封装。
近年来，聚酰亚胺以其较低的介电常数、高温稳定性(高达450℃)、平整性以及低成本的特性在金属垫层上作为钝化层吸引了人们的关注，但是，当在半导体衬底上电镀形成凸点之后，在去除凸点下金属层工艺中，由于高分子聚合物比如聚酰亚胺表面容易和金属离子结合在碳-碳键上，残余的金属离子会导致漏电流，因此在现有技术中，通常采用微波(13.56MHz)产生的氧气或者四氟化碳等离子体灰化(等离子气体去胶)步骤来去除金属离子。但是，采用这种等离子体灰化方法只能将表面电导率降至皮安培(pA)级，随着半导体器件尺寸越来越小，电路密度越来越大，芯片上输入/输出(I/O)接口数量也越来越多，金属垫层之间的距离会越来越小，为了提高电路性能，减小漏电流显得格外重要，为了获得更为优良电路性能，漏电流要求也由原来的皮安培数量级(pA，1E-12)提高至飞安数量级(fA，1E-15)，因此，以往的皮安培(pA)数量级的漏电流标准已经不能满足现在器件的需要，在半导体工业界亟需一种将集成电路的漏电流降低到飞安(fA)数量级的技术。
专利号为5807787的美国专利公开了一种降低聚酰亚胺表面漏电流的方法，上述发明专利通过在金属垫层上形成聚酰亚胺钝化层，然后在聚酰亚胺钝化层中形成开口，暴露出金属垫层，但是由于聚酰亚胺在金属垫层上有残留，会造成接触电阻增大，因此采用微波技术产生等离子体蚀刻金属垫层，但是在等离子体蚀刻金属垫层后，钝化层表面电导率的升高，上述发明通过在等离子体蚀刻工艺之后增加一道热处理工艺，降低钝化层表面漏电流，但是上述发明只是针对由于聚酰亚胺吸收了空气中的水汽形成在钝化层表面形成导电离子造成表面导电率的升高问题给出了解决方法。
在实际半导体工艺中，在去除钝化层上凸点下金属层时候，由于凸点下金属层会有残留，造成钝化层表面的电导率的升高，在现有技术中，通常采用微波技术产生等离子体来灰化去除钝化层上残留的金属离子，但是因为在微波灰化工艺中，会产生化学反应，尽管去除了钝化层表面少量的高分子聚合物，在灰化中，一些金属离子可能陷在高分子聚合物钝化层表面，去除不干净，导致漏电流。
发明内容
本发明解决的问题是提供一种降低钝化层表面漏电流的方法和一种形成半导体器件的方法，避免了现有技术中采用微波技术去除钝化层表面残留金属离子造成的钝化层漏电流问题。
为解决上述问题，本发明提供一种凸点的形成方法，包括：提供半导体衬底；在半导体衬底上形成金属垫层和钝化层，所述金属垫层镶嵌于钝化层中，且通过钝化层的第一开口暴露出金属垫层，所述钝化层为高分子聚合物；在钝化层及其第一开口内形成金属层；在金属层上形成光刻胶，定义出金属垫层形状，形成第二开口，暴露出金属层；在第二开口内、金属层上依次形成电镀籽晶层和凸点层；去除光刻胶；蚀刻金属层，形成凸点下金属层，暴露出钝化层；采用反应离子刻蚀装置产生的等离子体灰化处理钝化层；形成凸点。
所述反应离子刻蚀装置中通入气体为氧气或氢气，产生氧等离子体或氢等离子体，所述气体的流量为100至500sccm。
产生等离子体的功率为100至750W，所述反应离子刻蚀装置中压强范围为1.3×101至1.33×102Pa。
等离子体灰化处理时间范围为15至120s，等离子体灰化处理温度为25至90℃。
所述钝化层为聚酰亚胺。
本发明还提供一种凸点的形成方法，包括：提供半导体衬底；在半导体衬底上形成金属垫层和钝化层，所述金属垫层镶嵌于钝化层中，且通过钝化层的第一开口暴露出金属垫层，所述钝化层依次由第一钝化层和第二钝化层组成，所述第二钝化层为高分子聚合物；在钝化层及其第一开口内形成金属层；在金属层上形成光刻胶，定义出金属垫层形状，形成第二开口，暴露出金属层；在第二开口内、金属层上依次形成电镀籽晶层和凸点层；去除光刻胶；蚀刻金属层，形成凸点下金属层，暴露出第二钝化层；采用反应离子刻蚀装置产生的等离子体灰化处理钝化层；形成凸点。
所述反应离子刻蚀装置中通入气体为氧气或氢气，产生氧等离子体或氢气的等离子体，所述气体的流量为100至500sccm。
产生等离子体的功率为100至750W，所述反应离子刻蚀装置中压强范围为1.3×101至1.33×102Pa。
等离子体灰化处理时间范围为15至120s，等离子体灰化处理温度为25至90℃。
所述钝化层为聚酰亚胺。
与现有技术相比，本发明具有以下优点：本发明通过采用反应离子刻蚀装置进行等离子体灰化处理钝化层，去除了钝化层表面残留的金属离子，降低了钝化层表面的漏电流。
本发明通过采用反应离子刻蚀装置进行等离子体灰化处理第二钝化层，去除了第二钝化层表面残留的金属离子，降低了第二钝化层表面的漏电流。
附图说明
图1A至1J是本发明形成凸点的结构示意图。
图2A至2K是本发明形成凸点的另一种结构示意图。
具体实施方式
本发明的实质是采用反应离子刻蚀装置产生等离子体灰化去除高分子聚合物表面残留金属离子的方法，所述等离子体为氧气的等离子体或者氢气的等离子体。
本发明首先给出一种凸点的形成方法实施例，包括：提供半导体衬底；在半导体衬底上形成金属垫层和钝化层，所述金属垫层镶嵌于钝化层中，且通过钝化层的第一开口暴露出金属垫层，所述钝化层为高分子聚合物；在钝化层及其第一开口内形成金属层；在金属层上形成光刻胶，定义出金属垫层形状，形成第二开口，暴露出金属层；在第二开口内、金属层上依次形成电镀籽晶层和凸点层；去除光刻胶；蚀刻金属层，形成凸点下金属层，暴露出钝化层；采用反应离子刻蚀装置产生的等离子体灰化处理钝化层；形成凸点。
参考图1A至1J给出本发明在半导体衬底上形成钝化层和焊点下金属层的结构示意图，参照图1A所示，提供半导体衬底21，所述半导体衬底21为带有半导体器件的半导体衬底，为了简化示图，此处仅以空白半导体衬底示意。
参照图1B，在半导体衬底21上形成钝化层22和金属垫层23，所述金属垫层23镶嵌于钝化层22中，所述钝化层22中形成有第一开口，金属垫层23通过钝化层22的第一开口暴露出来。
所述形成钝化层22和金属垫层23工艺为本领域技术人员公知技术，作为本发明的一个实施方式，首先在半导体衬底上形成第一金属层，所述第一金属层为Al、Cu或者它们的合金构成，所述第一金属层的厚度范围为100至300nm，所述第一金属层为采用物理气相沉积(PVD)方法制备，然后采用现有光刻和蚀刻技术图形化第一金属层，形成金属垫层23。
接着在半导体衬底21和金属垫层23上形成钝化层22，所述钝化层22为高分子聚合物，可以为苯并环丁烯(BCB)、聚四氟乙烯、聚酰亚胺等高分子聚合物，比较优化的钝化层22为聚酰亚胺，所述钝化层22为采用旋涂方法制备，所述钝化层22的厚度范围为2至10μm，然后采用现有的光刻和显影技术，在钝化层22上形成第一开口，所述第一开口暴露出金属垫层23。
参照图1C，在钝化层22和金属垫层23上形成金属层24，所述金属层24为Al、Ni、Cu、Ti、Cr中的一种或者它们的组合构成，作为本发明的一个实施方式，金属层24为Al、Ni和Cu的合金组成，所述金属层24的厚度范围为200至1500nm。
参照图1D所示，在金属层24上形成光刻胶层25，通过现有光刻技术定义出金属垫层23形状，然后进行曝光，被曝光的金属垫层23区域的光刻胶变成水溶性物质，直接去除，在光刻胶层25中形成第二开口暴露出下层的金属垫层23上的金属层24。
参照图1E所示，以光刻胶层25为掩模，在第二开口内、金属层24上形成电镀籽晶层26，所述电镀籽晶层26为Cu、Ni或其组合构成，所述电镀籽晶层26作为电镀形成凸点层24的籽晶层，厚度范围为1至10μm。
参照图1F所示，继续以光刻胶层25为掩模，在电镀籽晶层26上形成凸点层27。形成所述凸点层27为本领域技术人员公知技术，作为本发明的一个实施方式，通过电镀方法形成凸点层27，所述凸点层27为Sn、SnPb合金构成，所述凸点层27的厚度范围为50至300μm。
参照图1G所示，去除光刻胶层25，去除所述光刻胶层25为本领域技术人员公知技术。
参照图1H所示，蚀刻金属层24。作为本发明的一个实施方式，如果金属层24为金属Al，采用热磷酸腐蚀金属层24，金属层24比较薄，在很短时间内被去除，同时热磷酸对凸点层27也有腐蚀作用，但是由于凸点层27较厚，仅仅腐蚀凸点层27表面的极小部分。蚀刻金属层24之后，位于第二开口内的金属垫层23上的金属层24形成凸点下金属层24a。
在蚀刻金属层24之后，容易在钝化层22表面残留有金属离子，造成泄漏电流。
参照图1I所示，采用反应离子刻蚀装置产生的等离子体28灰化处理钝化层22。所述反应离子刻蚀装置中通入气体为氧气或者氢气，所述氧气或氢气的流量为100至500sccm，因此所述等离子体28为氧气或者氢气的等离子体，产生氧气或者氢气的等离子体的功率为100至750W。在蚀刻时候，所述反应离子刻蚀装置中压强范围为1.33×101至1.33×102Pa，采用等离子体灰化处理钝化层22的时间范围为15至120s；灰化处理时候，半导体衬底21的温度范围为25至90℃。
作为本发明的一个实施方式，采用反应离子刻蚀装置产生氧气的等离子体，所述通入的氧气的流量为200sccm，所述产生氧气的等离子体的功率为300W；在蚀刻时候，所述反应离子刻蚀刻蚀装置中的压强为1.7×101Pa，采用等离子体灰化处理钝化层22的时间为100s；灰化处理时候，半导体衬底21的温度为30℃。
作为本发明的另一个实施方式，采用反应离子刻蚀装置产生氢气的等离子体，所述通入的氢气的流量为300sccm，所述产生氢气的等离子体的功率为500W；在蚀刻时候，所述反应离子刻蚀刻蚀装置中的压强为4.0×101Pa，采用氢气的等离子体灰化处理钝化层22的时间为80s；灰化处理时候，半导体衬底21的温度为90℃。
本发明采用化学反应离子刻蚀(RIE)装置产生的等离子体去除高分子聚合物表面的金属离子，在进行RIE工艺中，不但会有化学反应，而且会有物理刻蚀，在灰化处理工艺中可以阻止二次离子陷在陷阱中造成漏电流。
参照图1J所示，在凸点层27上涂布助焊剂，然后在回流炉内保温回流，形成凸点27a。
本发明还给出另外凸点的形成方法实施例，包括：提供半导体衬底；在半导体衬底上形成金属垫层和钝化层，所述金属垫层镶嵌于钝化层中，且通过钝化层的第一开口暴露出金属垫层，所述钝化层依次由第一钝化层和第二钝化层组成，所述第二钝化层为高分子聚合物；在钝化层及其第一开口内形成金属层；在金属层上形成光刻胶，定义出金属垫层形状，形成第二开口，暴露出金属层；在第二开口内、金属层上依次形成电镀籽晶层和凸点层；去除光刻胶；蚀刻金属层，形成凸点下金属层，暴露出第二钝化层；采用反应离子刻蚀装置产生的等离子体灰化处理钝化层；形成凸点。
参考图2A至2H给出本发明在半导体衬底上形成凸点的另一结构示意图，参照图2A所示，提供半导体衬底31，所述半导体衬底31为带有半导体器件的半导体衬底，为了简化示图，此处仅以空白半导体衬底示意。
参照图2B，在半导体衬底31上形成第一钝化层33和金属垫层32，所述金属垫层32镶嵌于第一钝化层33中，所述第一钝化层33中形成有第三开口，金属垫层32通过第一钝化层33的第三开口暴露出来。
所述形成第一钝化层33和金属垫层32工艺为本领域技术人员公知技术，作为本发明的一个实施方式，首先在半导体衬底31上形成第一金属层，所述第一金属层为Al、Cu或它们的组合构成，所述第一金属层的厚度范围为1000至3000nm，所述第一金属层为采用物理气相沉积(PVD)方法制备，然后采用现有光刻和蚀刻技术图形化第一金属层，形成金属垫层32。
接着在半导体衬底31和金属垫层32上形成第一钝化层33，所述第一钝化层33可以为高分子聚合物、氧化硅或者氮化硅，所述高分子聚合物可以为苯并环丁烯(BCB)、聚四氟乙烯、聚酰亚胺等，作为本发明的一个实施方式，所述第一钝化层33为氮化硅，第一钝化层33为采用化学气相沉积方式制备，然后采用现有的光刻和蚀刻技术，在第一钝化层33上定义出金属垫层32形状，蚀刻第一钝化层33，形成第三开口，所述第三开口暴露出金属垫层32。
参照图2C，在第一钝化层33和金属垫层32上形成第二钝化层34，所述第二钝化层34为高分子聚合物，所述高分子聚合物为苯并环丁烯(BCB)、聚四氟乙烯、聚酰亚胺等，比较优化的第二钝化层34为聚酰亚胺，所述第二钝化层34为采用旋涂方法制备，所述第二钝化层34的厚度范围为3至10μm，然后采用现有的光刻和蚀刻技术，在第二钝化层34上定义出金属垫层32的形状，蚀刻第二钝化层34，形成第四开口，所述第四开口暴露出金属垫层32。
所述第三开口和第四开口构成第一开口。
参照图2D所示，在第二钝化层34和金属垫层32上形成金属层35，所述金属层35为Al、Ni、Cu、Ti、Cr中的一种或者它们的组合构成，作为本发明的一个实施方式，金属层35为Cr、Cu共同组成复合层，所述金属层35的厚度范围为200至1500nm。
参照图2E所示，在金属层35上形成光刻胶层36，通过现有光刻技术定义出金属垫层32形状，然后进行曝光，被曝光的金属垫层32区域的光刻胶变成水溶性物质，直接去除，在光刻胶层36中形成第二开口暴露出下层的金属垫层32上的金属层35。
参照图2F所示，以光刻胶层36为掩模，在第二开口内、金属层24上形成电镀籽晶层37，所述电镀籽晶层37为所述电镀籽晶层26为Cu、Ni或其组合构成，厚度范围为1至10μm。
参照图2G所示，继续以光刻胶层36为掩模，在电镀籽晶层26上形成凸点层38，形成所述凸点层38为本领域技术人员公知技术，作为本发明的一个实施方式，通过电镀方法形成凸点层38，所述凸点层38为Al、Cu或者它们的合金构成，所述凸点层38的厚度范围为50至300μm。
参照图2H所示，去除光刻胶层36，去除所述光刻胶层36为本领域技术人员公知技术。
参照图2I所示，蚀刻金属层35，作为本发明的一个实施方式，如果金属层35为金属Al，采用热磷酸腐蚀金属层35，金属层35比较薄，在很短时间内被去除，同时热磷酸对凸点层38也有腐蚀作用，但是由于凸点层38较厚，仅仅腐蚀凸点层38表面的极小部分，蚀刻金属层35之后，位于第二开口内的金属垫层32上的金属层35形成凸点下金属层35a。
在蚀刻金属层35之后，容易在钝化层34表面残留有金属离子，造成泄漏电流。
参照图2J所示，采用反应离子刻蚀装置产生的等离子体39灰化处理钝化层34，所述反应离子刻蚀装置中通入气体为氧气或者氢气，所述氧气或氢气的流量为100至500sccm，因此所述等离子体39为氧气或者氢气的等离子体，产生氧气或者氢气的等离子体的功率为100至750W，在蚀刻时候，所述反应离子刻蚀装置中压强范围为1.33×101至1.33×102Pa，采用等离子体灰化处理钝化层34的时间范围为15s至120s，灰化处理时候，半导体衬底31的温度范围为25至90℃。
作为本发明的一个实施方式，采用反应离子刻蚀装置产生氧气的等离子体，所述通入的氧气的流量为200sccm，所述产生氧气的等离子体的功率为300W，在蚀刻时候，所述反应离子刻蚀刻蚀装置中的压强为1.06×102Pa，采用等离子体灰化处理钝化层22的时间为50s，灰化处理时候，半导体衬底31的温度为30℃。
作为本发明的另一个实施方式，采用反应离子刻蚀装置产生氢气的等离子体，所述通入的氢气的流量为300sccm，所述产生氢气的等离子体的功率为500W，在蚀刻时候，所述反应离子刻蚀刻蚀装置中的压强为5.3×101Pa，采用氢气的等离子体灰化处理钝化层22的时间为120s，灰化处理时候，半导体衬底31的温度为90℃。
本发明采用化学反应离子刻蚀(RIE)装置产生的等离子体去除高分子聚合物表面的金属离子，在进行RIE工艺中，不但会有化学反应，而且会有物理刻蚀，在灰化处理工艺中可以阻止二次离子陷在陷阱中。
参照图2K所示，在凸点层38上形成涂布助焊剂，然后在回流炉内保温回流，形成凸点38a。
基于以上工艺实施后，测试了第二钝化层34表面的漏电流，实验数据显示，采用RIE装置产生的氧气或者氢气的等离子体进行灰化处理后，第二钝化层34表面的漏电流由现有技术的微波装置处理后的微安(μA)数量级降低至飞安(fA)数量级。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种凸点的形成方法，其特征在于，包括：
提供半导体衬底；
在半导体衬底上形成金属垫层和钝化层，所述金属垫层镶嵌于钝化层中，且通过钝化层的第一开口暴露出金属垫层，所述钝化层为高分子聚合物；
在钝化层及其第一开口内形成金属层；
在金属层上形成光刻胶，定义出金属垫层形状，形成第二开口，暴露出金属层；
在第二开口内、金属层上依次形成电镀籽晶层和凸点层；
去除光刻胶；
蚀刻金属层，形成凸点下金属层，暴露出钝化层；
采用反应离子刻蚀装置产生的等离子体灰化处理钝化层；
形成成凸点。
2.根据权利要求1所述的凸点的形成方法，其特征在于：所述反应离子刻蚀装置中通入气体为氧气或氢气，产生氧等离子体或氢等离子体，所述气体的流量为100至500sccm。
3.根据权利要求2所述的凸点的形成方法，其特征在于：产生等离子体的功率为100至750W，所述反应离子刻蚀装置中压强范围为1.3×101至1.33×102Pa。
4.根据权利要求2所述的凸点的形成方法，其特征在于：等离子体灰化处理时间范围为15至120s，等离子体灰化处理温度为25至90℃。
5.根据权利要求1所述的形成凸点的方法，其特征在于：所述钝化层为聚酰亚胺。
6.一种凸点的形成方法，其特征在于，包括：
提供半导体衬底；
在半导体衬底上形成金属垫层和钝化层，所述金属垫层镶嵌于钝化层中，且通过钝化层的第一开口暴露出金属垫层，所述钝化层依次由第一钝化层和第二钝化层组成，所述第二钝化层为高分子聚合物；
在钝化层及其第一开口内形成金属层；
在金属层上形成光刻胶，定义出金属垫层形状，形成第二开口，暴露出金属层；
在第二开口内、金属层上依次形成电镀籽晶层和凸点层；
去除光刻胶；
蚀刻金属层，形成凸点下金属层，暴露出第二钝化层；
采用反应离子刻蚀装置产生的等离子体灰化处理钝化层；
形成凸点。
7.根据权利要求6所述的凸点的形成方法，其特征在于：所述反应离子刻蚀装置中通入气体为氧气或氢气，产生氧等离子体或氢气的等离子体，所述气体的流量为100至500sccm。
8.根据权利要求7所述的凸点的形成方法，其特征在于：产生等离子体的功率为100至750W，所述反应离子刻蚀装置中压强范围为1.3×101至1.33×102Pa。
9.根据权利要求7所述的凸点的形成方法，其特征在于：等离子体灰化处理时间范围为15至120s，等离子体灰化处理温度为25至90℃。
10.根据权利要求6所述的凸点的形成方法，其特征在于：所述钝化层为聚酰亚胺。
CNA2006101474301A 2006-12-18 2006-12-18 凸点的形成方法 Pending CN101207046A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101474301A CN101207046A (zh) 2006-12-18 2006-12-18 凸点的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101474301A CN101207046A (zh) 2006-12-18 2006-12-18 凸点的形成方法

Publications (1)

Publication Number Publication Date
CN101207046A true CN101207046A (zh) 2008-06-25

Family

ID=39567117

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101474301A Pending CN101207046A (zh) 2006-12-18 2006-12-18 凸点的形成方法

Country Status (1)

Country Link
CN (1) CN101207046A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770947B (zh) * 2008-12-30 2011-10-05 中芯国际集成电路制造(上海)有限公司 聚对苯撑苯并双恶唑纤维表面处理方法
CN102664155A (zh) * 2012-05-28 2012-09-12 上海华力微电子有限公司 铝焊垫制造方法以及集成电路制造方法
CN103151259A (zh) * 2013-03-07 2013-06-12 中国空间技术研究院 一种芯片钝化层去除方法
CN103503121A (zh) * 2011-05-26 2014-01-08 日立化成株式会社 用于形成半导体基板用钝化膜的材料、半导体基板用钝化膜及其制造方法、以及太阳能电池元件及其制造方法
US9406834B2 (en) 2011-05-26 2016-08-02 Hitachi Chemical Company, Ltd. Material for forming passivation film for semiconductor substrate, passivation film for semiconductor substrate and method of producing the same, and photovoltaic cell element and method of producing the same
CN111696861A (zh) * 2020-07-31 2020-09-22 华虹半导体(无锡)有限公司 钝化层的处理方法和设备
CN111739813A (zh) * 2020-07-06 2020-10-02 颀中科技（苏州）有限公司 芯片封装方法与芯片封装结构
CN111938635A (zh) * 2020-08-10 2020-11-17 中国科学院上海微系统与信息技术研究所 脑电极后端连接用凸点、测试板的制备方法及测试结构
CN112802813A (zh) * 2020-12-22 2021-05-14 颀中科技（苏州）有限公司 芯片封装结构、芯片封装结构的制备方法和显示屏
WO2022156135A1 (zh) * 2021-01-25 2022-07-28 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770947B (zh) * 2008-12-30 2011-10-05 中芯国际集成电路制造(上海)有限公司 聚对苯撑苯并双恶唑纤维表面处理方法
CN103503121A (zh) * 2011-05-26 2014-01-08 日立化成株式会社 用于形成半导体基板用钝化膜的材料、半导体基板用钝化膜及其制造方法、以及太阳能电池元件及其制造方法
US9406834B2 (en) 2011-05-26 2016-08-02 Hitachi Chemical Company, Ltd. Material for forming passivation film for semiconductor substrate, passivation film for semiconductor substrate and method of producing the same, and photovoltaic cell element and method of producing the same
CN102664155A (zh) * 2012-05-28 2012-09-12 上海华力微电子有限公司 铝焊垫制造方法以及集成电路制造方法
CN103151259A (zh) * 2013-03-07 2013-06-12 中国空间技术研究院 一种芯片钝化层去除方法
CN103151259B (zh) * 2013-03-07 2016-04-06 中国空间技术研究院 一种芯片钝化层去除方法
CN111739813A (zh) * 2020-07-06 2020-10-02 颀中科技（苏州）有限公司 芯片封装方法与芯片封装结构
CN111696861A (zh) * 2020-07-31 2020-09-22 华虹半导体(无锡)有限公司 钝化层的处理方法和设备
CN111696861B (zh) * 2020-07-31 2022-10-25 华虹半导体(无锡)有限公司 钝化层的处理方法和设备
CN111938635A (zh) * 2020-08-10 2020-11-17 中国科学院上海微系统与信息技术研究所 脑电极后端连接用凸点、测试板的制备方法及测试结构
CN112802813A (zh) * 2020-12-22 2021-05-14 颀中科技（苏州）有限公司 芯片封装结构、芯片封装结构的制备方法和显示屏
WO2022156135A1 (zh) * 2021-01-25 2022-07-28 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构

Similar Documents

Publication Publication Date Title
CN101207046A (zh) 凸点的形成方法
JP3587019B2 (ja) 半導体装置の製造方法
US8791567B2 (en) Semiconductor device
TWI374530B (en) Semiconductor apparatus
TWI303093B (en) Single mask mim capacitor and resistor with in trench copper drift barrier
CN101950728B (zh) 金属柱凸块结构及其形成方法
TWI251300B (en) Semiconductor device and method of fabricating the same
TW201115703A (en) Semiconductor devices and fabrication method thereof
JP2690026B2 (ja) 薄膜相互接続回路およびその形成方法
CN101587859B (zh) 形成半导体互联结构的方法
CN100517611C (zh) 蚀刻铝垫层的方法及凸点的形成方法
KR100455380B1 (ko) 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
CN108336207A (zh) 一种高可靠性led芯片及其制作方法
KR100495856B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
CN102446841B (zh) 一种低应力金属硬掩膜层的制备方法
CN102005396B (zh) 凸点制作方法以及凸点结构
CN105244338B (zh) 用于半导体器件的接触及其形成方法
CN102800587A (zh) 一种肖特基二极管的制备工艺
TW469591B (en) Fabrication method of dual damascene
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
TW455954B (en) Manufacturing process using thermal annealing process to reduce the generation of hillock on the surface of Cu damascene structure
CN115188678B (zh) 一种微波集成电路导电互联的制造方法
RU2717264C1 (ru) Способ применения платиновой металлизации в системе перераспределения контактных площадок кристаллов интегральных микросхем и полупроводниковых приборов
KR100444610B1 (ko) 반도체 소자의 금속 배선 형성 방법
TWI314346B (en) Method for forming barrier layer and structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080625