CN101197537A - 驱动外部fet的半导体集成电路及具备其的电源装置 - Google Patents

驱动外部fet的半导体集成电路及具备其的电源装置 Download PDF

Info

Publication number
CN101197537A
CN101197537A CNA2007101971239A CN200710197123A CN101197537A CN 101197537 A CN101197537 A CN 101197537A CN A2007101971239 A CNA2007101971239 A CN A2007101971239A CN 200710197123 A CN200710197123 A CN 200710197123A CN 101197537 A CN101197537 A CN 101197537A
Authority
CN
China
Prior art keywords
transistor
fet
circuit
mos transistor
channel mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101971239A
Other languages
English (en)
Inventor
中川英二
宫本孝司
青木启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN101197537A publication Critical patent/CN101197537A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明提供一种驱动外部FET的半导体集成电路及具备其的电源装置，该半导体集成电路具备切换控制电路，该切换控制电路包括与FET结合的第一晶体管以及第二晶体管，通过分别使第一晶体管及第二晶体管导通、截止，而使FET导通、截止，在第一晶体管为导通状态且第二晶体管为截止状态时，FET为截止状态，半导体集成电路还包括：偏压电路，在第一晶体管以及第二晶体管为截止状态的情况下，向FET供给用于使FET截止的偏压；和保护控制电路，在检测出异常的情况下，通过使第一晶体管导通且使第二晶体管截止，从而使FET截止，在经过规定时间后，使第一晶体管以及第二晶体管截止。

Description

驱动外部FET的半导体集成电路及具备其的电源装置
技术领域
本发明涉及半导体集成电路及电源装置，尤其涉及驱动外部FET的半导体集成电路及电源装置。
背景技术
如今正在开发用于驱动外部FET(Field Effect Transistor)的FET驱动电路。例如在特开2000-201475号公报、特开2004-88245号公报和特开2003-235251号公报(专利文献1～3)中公开了对晶体管进行切换控制的驱动电路。
上述现有的驱动电路具备切换外部FET的导通状态以及截止状态的切换控制电路，切换控制电路例如采用组合了N沟道MOS(Metal OxideSemiconductor)晶体管以及P沟道MOS晶体管的电路。
另外，在集成了FET驱动电路的FET驱动IC(Intergrated Circuit)中，在发生外部端子短路等异常的情况下，为了防止大电流流入外部FET而破坏外部FET或外部FET的次级的电路，从而进行以下控制：使切换控制电路中的N沟道MOS晶体管以及P沟道MOS晶体管中的任意一个导通，且使另一个截止，使外部FET截止。
但是，在与切换控制电路的输出连接的外部端子与接地电位或电源电位等短路的情况下，即使能使外部FET截止，也存在切换控制电路中的导通状态的MOS晶体管中流入大电流而遭到破坏的情况。
为了解决这样的问题，考虑具备下拉电阻或上拉电阻的结构，其在发生异常的情况下使切换控制电路中的N沟道MOS晶体管以及P沟道MOS晶体管二者截止，且向外部FET的栅极供给使外部FET截止的偏压。但是在这样的结构中，由于外部FET的寄生电容、以及通常具有几十kΩ的上拉电阻或下拉电阻，使得外部FET的栅极的电位从导通状态所对应的电位变为截止状态所对应的电位所需的时间较长，存在外部FET或外部FET的次级的电路遭到破坏的情况。
发明内容
本发明的目的在于提供一种能保护外部FET以及驱动外部FET的电路双方的半导体集成电路以及电源装置。
本发明的一方式所涉及的半导体集成电路，其用于驱动外部的FET，具备切换控制电路，该切换控制电路包括与FET结合的第一晶体管以及第二晶体管，通过分别使第一晶体管以及第二晶体管导通、截止，由此使FET导通、截止，在第一晶体管为导通状态且第二晶体管为截止状态时，FET为截止状态，半导体集成电路还具备：偏压电路，在第一晶体管以及第二晶体管为截止状态的情况下，向FET供给用于使FET截止的偏压；和保护控制电路，在检测出异常的情况下，通过使第一晶体管导通且使第二晶体管截止，从而使FET截止，在经过规定时间后，使第一晶体管以及第二晶体管截止。
作为优选方式，第一晶体管的第一导通电极与第一固定电位结合，第一晶体管的第二导通电极与FET的控制电极结合，第二晶体管的第一导通电极与FET的控制电极结合，第二晶体管的第二导通电极与第二固定电位结合，偏压电路包括电阻，该电阻的第一端与第一固定电位结合，该电阻的第二端与FET的控制电极结合，FET在控制电极的电位为第一固定电位时截止。
本发明的一方式所涉及的电源装置，其具备FET和半导体集成电路，半导体集成电路包括切换控制电路，该切换控制电路具有与FET结合的第一晶体管以及第二晶体管，通过分别使第一晶体管以及第二晶体管导通、截止，由此使FET导通、截止，在第一晶体管为导通状态且第二晶体管为截止状态时，FET为截止状态，半导体集成电路还包括：偏压电路，在第一晶体管以及第二晶体管为截止状态的情况下，向FET供给用于使FET截止的偏压；和保护控制电路，在检测出异常的情况下，通过使第一晶体管导通且使第二晶体管截止，从而使FET截止，在经过规定时间后，使第一晶体管以及第二晶体管截止。
根据本发明，能保护外部FET以及驱动外部FET的电路双方。
附图说明
图1是表示本发明的实施方式所涉及的电源装置的构成的图。
图2是表示本发明的实施方式所涉及的电源装置中的半导体集成电路所具备的保护控制电路的构成的图。
图3是表示保护控制电路3的动作的时间图。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。另外，对于图中相同或相当的部分标记相同的符号且不进行重复说明。
图1是表示本发明的实施方式所涉及的电源装置的构成的图。
参照图1，电源装置201包括半导体集成电路101、P沟道MOS晶体管M11、N沟道MOS晶体管M12、线圈L11和电容器C11。半导体集成电路101具备切换控制电路1A以及1B、偏压电路2A以及2B、保护控制电路3、异常检测电路11、PWM(Pulse Width Modulation)控制电路12、外部端子T1以及T2。切换控制电路1A包括P沟道MOS晶体管(第一晶体管)M1和N沟道MOS晶体管(第二晶体管)M2。切换控制电路1B包括P沟道MOS晶体管(第二晶体管)M3和N沟道MOS晶体管(第一晶体管)M4。偏压电路2A包括电阻R1。偏压电路2B包括电阻R2。
P沟道MOS晶体管M1的源极(第一导通电极)与电源电位(第一固定电位)结合。N沟道MOS晶体管M2的漏极(第一导通电极)与P沟道MOS晶体管M1的漏极(第二导通电极)结合，N沟道MOS晶体管M2的源极(第二导通电极)与接地电位(第二固定电位)结合。电阻R1的第一端与电源电位结合，第二端与P沟道MOS晶体管M1的漏极以及N沟道MOS晶体管M2的漏极结合。
P沟道MOS晶体管M11的栅极(控制电极)经由外部端子T1与P沟道MOS晶体管M1的漏极以及N沟道MOS晶体管M2的漏极结合。
在P沟道MOS晶体管M1为导通状态且N沟道MOS晶体管M2为截止状态时，P沟道MOS晶体管M11的栅极电位成为电源电位，成为截止状态。另外，在P沟道MOS晶体管M1为截止状态且N沟道MOS晶体管M2为导通状态时，P沟道MOS晶体管M11的栅极电位成为接地电位，成为导通状态。
偏压电路2A在P沟道MOS晶体管M1或N沟道MOS晶体管M2为导通状态的情况下，不会给P沟道MOS晶体管M11的栅极电位带来影响。偏压电路2A在P沟道MOS晶体管M1或N沟道MOS晶体管M2为截止状态的情况下，将用于使P沟道MOS晶体管M11截止的偏压、即电源电压供给到P沟道MOS晶体管M11的栅极。
P沟道MOS晶体管M3的源极(第一导通电极)与电源电位(第一固定电位)结合。N沟道MOS晶体管M4的漏极(第一导通电极)与P沟道MOS晶体管M3的漏极(第二导通电极)结合，N沟道MOS晶体管M4的源极(第二导通电极)与接地电位(第二固定电位)结合。电阻R2的第一端与接地电位结合，第二端与P沟道MOS晶体管M3的漏极及N沟道MOS晶体管M4的漏极结合。
N沟道MOS晶体管M12的栅极(控制电极)经由外部端子T2与P沟道MOS晶体管M3的漏极以及N沟道MOS晶体管M4的漏极结合。
在P沟道MOS晶体管M3为导通状态且N沟道MOS晶体管M4为截止状态时，N沟道MOS晶体管M12的栅极电位成为电源电位，成为导通状态。另外，在P沟道MOS晶体管M3为截止状态且N沟道MOS晶体管M2为导通状态时，N沟道MOS晶体管M12的栅极电位成为接地电位，成为截止状态。
偏压电路2B在P沟道MOS晶体管M3或N沟道MOS晶体管M4为导通状态的情况下，不会给N沟道MOS晶体管M12的栅极电位带来影响。偏压电路2B在P沟道MOS晶体管M3或N沟道MOS晶体管M4为截止状态的情况下，将用于使N沟道MOS晶体管M12截止的偏压、即接地电压供给到N沟道MOS晶体管M12的栅极。
PWM(Pulse Width Modulation)控制电路12将PWM信号输出到保护控制电路3，该PWM信号用于以排他方式切换P沟道MOS晶体管M11以及N沟道MOS晶体管M12的导通状态以及截止状态。
保护控制电路3根据从PWM控制电路12接受的PWM信号生成控制信号CONT1～CONT4，并分别输出到切换控制电路1A中的P沟道MOS晶体管M1以及N沟道MOS晶体管M2、以及切换控制电路1B中的P沟道MOS晶体管M3以及N沟道MOS晶体管M4。
切换控制电路1A以及1B根据从保护控制电路3接受的控制信号CONT1～CONT4，分别切换P沟道MOS晶体管M11以及N沟道MOS晶体管M12的导通状态以及切换状态。
由于P沟道MOS晶体管M11以及N沟道MOS晶体管M12各自的导通状态以及截止状态的切换而产生的交流电压，通过线圈L11以及电容器C11被平滑化，并作为电源电压输出到外部。
异常检测电路11分别监视半导体集成电路101的输出电压、即外部端子T1以及T2的电压，在判断为产生了半导体集成电路101的输出电压产生异常的情况下，将异常检测信号DET输出到保护控制电路3。
保护控制电路3从异常检测电路11收到异常检测信号DET后，与从PWM控制电路12接收的PWM信号无关地使P沟道MOS晶体管M1导通且使N沟道MOS晶体管M2截止，由此使P沟道MOS晶体管M11截止。另外，保护控制电路3从异常检测电路11收到异常检测信号DET后，与从PWM控制电路12接收的PWM信号无关地使P沟道MOS晶体管M3截止且使N沟道MOS晶体管M2导通，由此使N沟道MOS晶体管M12截止。
然后，保护控制电路3在经过规定时间后，使P沟道MOS晶体管M1和M3、以及N沟道MOS晶体管M2和4截止。
图2是表示本发明的实施方式所涉及的电源装置中的半导体集成电路所具备的保护控制电路的构成的图。
参照图2，保护控制电路3包括NOT电路G1～G3、NOR电路G4、NAND电路G5、OR电路G6以及G7、AND电路G8以及G9、和延迟电路21。
NOT电路G1、NOR电路G4和延迟电路21从异常检测电路11接受异常检测信号DET。NOT电路G2从PWM控制电路12接受PWM信号。
延迟电路21使异常检测信号DET延迟规定时间，并将延迟后的信号输出到NOT电路G3、OR电路G6以及G7。延迟电路21例如由包括电容器以及电阻的模拟电路构成。另外，也可以由包括计数器的数字电路构成。
OR电路G6向P沟道MOS晶体管M1的栅极输出控制信号CONT1。AND电路G8向N沟道MOS晶体管M2的栅极输出控制信号CONT2。OR电路G7向P沟道MOS晶体管M3的栅极输出控制信号CONT3。AND电路G9向N沟道MOS晶体管M4的栅极输出控制信号CONT4。
图3是表示保护控制电路3的动作的时间图。这里假定：在异常检测信号DET是L电平的情况下为在异常检测电路11中没有检测出异常的状态，在异常检测信号DET是H电平的情况下为在异常检测电路11中检测出异常的状态。
参照图3，在异常检测信号DET是L电平的情况下，保护控制电路3根据PWM信号决定控制信号CONT1～CONT4的逻辑电平。
在异常检测信号DET由L电平变化为H电平时开始经过规定延迟时间的期间内，保护控制电路3使控制信号CONT1为L电平，使控制信号CONT2为L电平，使控制信号CONT3为H电平，使控制信号CONT4为H电平。即，保护控制电路3通过使P沟道MOS晶体管M1导通，且使N沟道MOS晶体管M2截止，从而使驱动信号DRVA为H电平，使P沟道MOS晶体管M11截止。另外，保护控制电路3通过使P沟道MOS晶体管M3截止，且使N沟道MOS晶体管M4导通，从而使驱动信号DRVB为L电平，使N沟道MOS晶体管M12截止。
然后，保护控制电路3在经过规定的延迟时间后，使控制信号CONT1为H电平，使控制信号CONT2为L电平，使控制信号CONT3为H电平，使控制信号CONT4为L电平。即，保护控制电路3使P沟道MOS晶体管M1以及M3、N沟道MOS晶体管M2以及M4截止。此时，偏压电路2A通过上拉到电源电位的电阻R1使驱动信号DRVA维持H电平，即维持P沟道MOS晶体管M11的截止状态。另外，偏压电路2B通过被下拉为接地电位的电阻R2，使驱动信号DRVB维持L电平，即维持N沟道MOS晶体管M12的截止状态。
另外，并非限定于异常检测电路11检测出异常的情况，即使在正常时使电源装置201停止的情况下，保护控制电路3通过进行图3所示的控制，从而能简化半导体集成电路101的结构。
但是，在现有的FET驱动IC中，在与切换外部FET的导通状态以及截止状态的切换控制电路的输出连接的外部端子，与接地电位或电源电位等短路的情况下，即使能使外部FET截止，也存在切换控制电路中的导通状态的MOS晶体管中流入大电流而遭到破坏的情况。或者，由于外部FET的寄生电容、以及通常具有几十kΩ的上拉电阻或下拉电阻，使得外部FET的栅极的电位从导通状态所对应的电位变为截止状态所对应的电位所需的时间较长，存在外部FET或外部FET的次级的电路遭到破坏的情况。
但是，本发明的实施方式所涉及的半导体集成电路，保护控制电路3在检测出异常的情况下，使切换控制电路中一个MOS晶体管导通，且使另一个MOS晶体管截止，由此使外部FET截止，在经过规定时间后，使2个MOS晶体管截止。然后，偏压电路将用于使外部FET截止的偏压供给到外部FET。
由此，本发明的实施方式所涉及的半导体集成电路在发生异常时能迅速地使外部FET截止而可靠地保护外部FET以及外部FET的次级的电路，且能保护用于驱动外部FET的半导体集成电路中的晶体管等的电路。
另外，本发明的实施方式所涉及的电源装置虽然采用了具备P沟道MOS晶体管M11以及N沟道MOS晶体管M12来作为半导体集成电路101的外部FET的结构，但并非限定于此。并非限定于MOS晶体管，也可以是其他种类的FET。另外，电源装置201也可以采用具备2个P沟道MOS晶体管作为半导体集成电路101的外部FET的结构，还可以采用具备2个N沟道MOS晶体管作为半导体集成电路101的外部FET的结构。

Claims (3)

1.一种半导体集成电路，其用于驱动外部的FET，
具备切换控制电路，该切换控制电路包括与所述FET结合的第一晶体管以及第二晶体管，通过分别使所述第一晶体管以及第二晶体管导通、截止，由此使所述FET导通、截止，
在所述第一晶体管为导通状态且所述第二晶体管为截止状态时，所述FET为截止状态，
所述半导体集成电路还具备：
偏压电路，在所述第一晶体管以及所述第二晶体管为截止状态的情况下，向所述FET供给用于使所述FET截止的偏压；和
保护控制电路，在检测出异常的情况下，通过使所述第一晶体管导通且使所述第二晶体管截止，从而使所述FET截止，在经过规定时间后，使所述第一晶体管以及所述第二晶体管截止。
2.如权利要求1所述的半导体集成电路，其中，
所述第一晶体管的第一导通电极与第一固定电位结合，所述第一晶体管的第二导通电极与所述FET的控制电极结合，
所述第二晶体管的第一导通电极与所述FET的控制电极结合，所述第二晶体管的第二导通电极与第二固定电位结合，
所述偏压电路包括电阻，该电阻的第一端与所述第一固定电位结合，该电阻的第二端与所述FET的控制电极结合，
所述FET在所述控制电极的电位为所述第一固定电位时截止。
3.一种电源装置，其具备FET和半导体集成电路，
所述半导体集成电路包括切换控制电路，该切换控制电路具有与所述FET结合的第一晶体管以及第二晶体管，通过分别使所述第一晶体管以及第二晶体管导通、截止，由此使所述FET导通、截止，
在所述第一晶体管为导通状态且所述第二晶体管为截止状态时，所述FET为截止状态，
所述半导体集成电路还包括：
偏压电路，在所述第一晶体管以及所述第二晶体管为截止状态的情况下，向所述FET供给用于使所述FET截止的偏压；和
保护控制电路，在检测出异常的情况下，通过使所述第一晶体管导通且使所述第二晶体管截止，从而使所述FET截止，在经过规定时间后，使所述第一晶体管以及所述第二晶体管截止。
CNA2007101971239A 2006-12-06 2007-12-05 驱动外部fet的半导体集成电路及具备其的电源装置 Pending CN101197537A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006329378A JP4880436B2 (ja) 2006-12-06 2006-12-06 半導体集積回路および電源装置
JP2006329378 2006-12-06

Publications (1)

Publication Number Publication Date
CN101197537A true CN101197537A (zh) 2008-06-11

Family

ID=39497228

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101971239A Pending CN101197537A (zh) 2006-12-06 2007-12-05 驱动外部fet的半导体集成电路及具备其的电源装置

Country Status (3)

Country Link
US (1) US7724047B2 (zh)
JP (1) JP4880436B2 (zh)
CN (1) CN101197537A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103207339A (zh) * 2013-04-28 2013-07-17 科博达技术有限公司 逆变器过电流判断方法及其装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012065235A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 電圧出力回路
JP5849735B2 (ja) * 2012-01-31 2016-02-03 株式会社デンソー 駆動対象スイッチング素子の駆動装置
JP6225541B2 (ja) * 2013-07-29 2017-11-08 富士通株式会社 半導体装置
CN106067821B (zh) * 2016-07-20 2023-04-14 成都博思微科技有限公司 一种高速缓冲器的保护电路及其实现方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009247B1 (en) * 1993-06-08 1996-07-16 Samsung Electronics Co Ltd Data output buffer of semiconductor integrated circuit
JPH07263627A (ja) * 1994-03-18 1995-10-13 Nissan Motor Co Ltd 負荷制御装置
JP2000201475A (ja) 1999-01-04 2000-07-18 Texas Instr Japan Ltd 電源装置
JP4066231B2 (ja) 2002-02-08 2008-03-26 ローム株式会社 スイッチングレギュレータ
JP2004088245A (ja) 2002-08-23 2004-03-18 Audio Technica Corp オーディオ用デジタルパワーアンプ
GB0314563D0 (en) * 2003-06-21 2003-07-30 Koninkl Philips Electronics Nv Dead time control in a switching circuit
JP4337711B2 (ja) * 2004-11-17 2009-09-30 株式会社デンソー 半導体素子制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103207339A (zh) * 2013-04-28 2013-07-17 科博达技术有限公司 逆变器过电流判断方法及其装置
CN103207339B (zh) * 2013-04-28 2015-09-30 科博达技术有限公司 逆变器过电流判断方法及其装置

Also Published As

Publication number Publication date
JP4880436B2 (ja) 2012-02-22
JP2008148378A (ja) 2008-06-26
US7724047B2 (en) 2010-05-25
US20080136466A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
CN101826794B (zh) 逆流防止电路以及电源切换装置
JP5315026B2 (ja) 半導体装置
EP2071726B1 (en) Load driving device
JP5032378B2 (ja) 充放電制御回路及びバッテリ装置
JP5067786B2 (ja) 電力用半導体装置
US7969191B2 (en) Low-swing CMOS input circuit
US6885532B2 (en) Current detection and overcurrent protection for transistors in pulse-width modulation amplifier
US9735767B2 (en) Electronic control apparatus having switching element and drive circuit
JP2009010477A (ja) 半導体装置
KR20150071339A (ko) 게이트 구동 회로
US9722593B2 (en) Gate driver circuit
CN108292916B (zh) 输出电路
JP4618164B2 (ja) スイッチ回路
JP2006086507A (ja) 半導体装置
JP2014155283A (ja) 充放電制御回路及びバッテリ装置
CN101197537A (zh) 驱动外部fet的半导体集成电路及具备其的电源装置
CN109888855B (zh) 充放电控制装置和电池装置
JPWO2016143382A1 (ja) 内部電源回路および半導体装置
KR20070033915A (ko) 반도체 장치
US6859089B2 (en) Power switching circuit with controlled reverse leakage
US7944284B2 (en) System and circuit for a virtual power grid
CN106953627B (zh) 功率器件的栅极驱动电路
US6917227B1 (en) Efficient gate driver for power device
CN103135024A (zh) 短路侦测电路及短路侦测方法
JP2005236731A (ja) 過電流保護回路及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080611