CN101197370A - 一种金属电容耦合otp器件及其制造方法 - Google Patents

一种金属电容耦合otp器件及其制造方法 Download PDF

Info

Publication number
CN101197370A
CN101197370A CNA2006101191904A CN200610119190A CN101197370A CN 101197370 A CN101197370 A CN 101197370A CN A2006101191904 A CNA2006101191904 A CN A2006101191904A CN 200610119190 A CN200610119190 A CN 200610119190A CN 101197370 A CN101197370 A CN 101197370A
Authority
CN
China
Prior art keywords
otp
mim
capacitance
electric capacity
memory transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101191904A
Other languages
English (en)
Inventor
徐向明
龚顺强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNA2006101191904A priority Critical patent/CN101197370A/zh
Publication of CN101197370A publication Critical patent/CN101197370A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种金属电容耦合OTP器件及其制造方法，该器件除包括常规的存储器晶体管(10)、多晶硅栅(9)外，利用MIM电容(11)代替常规OTP结构中的晶体管电容，该MIM电容的下极板(7)与多晶硅栅通过接触孔(6)相连，作为存储器晶体管的浮栅；MIM电容的上电极(8)取代常规的MOS的有源区，作为浮栅的控制端。本发明由于利用现有工艺中MIM电容，通过版图设计与低压逻辑晶体管共同构成OTP器件，并且本发明可完全保持现有MIM工艺不变，不用追加任何额外工艺的条件下，实现结构简单、编程效果良好、可靠性高的嵌入式OTP器件。

Description

一种金属电容耦合OTP器件及其制造方法
技术领域
本发明涉及一种半导体集成电路中一次性编程器件(OTP，One-Time-Programmable)的设计与制造技术，特别涉及一种金属电容耦合OTP器件。
背景技术
目前的OTP基本上采用的是类似EEPROM的结构或用EEPROM代替等方法来实现，其缺点是由于EEPROM复杂的工艺要求和专有的模块工艺，所以很难嵌入普通的逻辑和高压工艺中；也有利用单层多晶硅来做OTP器件的工艺，但由于OTP器件编程时需要用到高压，因此大多都需要追加一些特殊的工艺，从而增加工艺的复杂度、并在器件可靠性方面出现问题。如图1所示，为一种典型的传统单层多晶硅栅OTP结构，包括存储器晶体管(有源区)、多晶硅栅、晶体管电容，其中：1、有源区，2、多晶硅栅，3、存储器晶体管，4、晶体管电容区。由此可见，晶体管电容作为对浮栅的控制端，对OTP的读写编程等起到关键作用。
发明内容
本发明要解决的技术问题是提供一种金属电容耦合OTP器件及其制造方法，改变传统的版图设计，利用现有工艺即达到嵌入式OTP的成功运用。
为解决上述技术问题，本发明提出了一种金属电容耦合OTP器件，除包括常规的存储器晶体管、多晶硅栅外，利用金属-绝缘体-金属(MIM，metal-insulator-metal)电容代替常规OTP结构中的晶体管电容，该MIM电容的下极板与多晶硅栅通过接触孔相连，作为存储器晶体管的浮栅；MIM电容的上电极作为浮栅的控制端。
为解决上述技术问题，本发明还提出了一种制造上述器件的方法，即使用MIM电容与存储器晶体管相结合，且用多晶硅栅通过接触孔与MIM电容的下极板相连，作为存储器晶体管的浮栅；MIM电容的上电极作为浮栅的控制端。
本发明由于利用现有工艺中MIM电容，通过版图设计与低压逻辑晶体管共同构成OTP器件，并且本发明可完全保持现有MIM工艺不变，不用追加任何额外工艺的条件下，实现结构简单、编程效果良好、可靠性高的嵌入式OTP器件。
附图说明
图1是一种传统的单层多晶硅栅OTP设计结构示意图；
图2是本发明的一个具体实施例的OTP设计结构示意图；
附图标记：
1、有源区，2、多晶硅栅，3、存储器晶体管，4、晶体管电容区；
5、有源区，6、接触孔，7、金属#1，8、金属#2，9、多晶硅栅，10、存储器晶体管，11、MIM电容区。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细的说明。
如前所述，图1中是一种传统的单层多晶硅栅OTP结构，其中晶体管电容作为对浮栅的控制端，对OTP的读写编程等起到关键作用。本发明设计思路是，利用MIM电容代替常规OTP结构中的晶体管电容。
实施例：
图2是本发明的一个具体实施例的OTP设计结构示意图，其中：5、有源区，6、接触孔，7、金属#1，8、金属#2，9、多晶硅栅，10、存储器晶体管，11、MIM电容区。在该实施例中，用MIM电容代替常规OTP结构中的晶体管电容，MIM的下电极(金属#1)通过接触孔与多晶硅栅一起作为浮栅控制晶体管的沟道，用MIM的上电极(金属#2)，取代常规的MOS的有源区，作为浮栅的控制端。必须强调指出，制作该结构的OTP的工艺可完全保持现有MIM工艺流程不变，且不用追加任何额外工艺，即使用MIM电容与存储器晶体管相结合，且用多晶硅栅通过接触孔与MIM电容的下极板相连，作为存储器晶体管的浮栅；MIM电容的上电极作为浮栅的控制端。
该实施例可实现结构简单、不需要特别制作OTP编程所需的高压结、编程效果良好、可靠性高的嵌入式OTP器件。
综上所述，本发明由于利用现有工艺中的MIM电容，通过改变版图设计与低压逻辑晶体管共同构成OTP器件，从而达到嵌入式OTP的成功运用。与传统的OTP相比，本发明的OTP结构具有以下效果和优点：保持现有MIM工艺不变，不用追加任何额外工艺，工艺简单，开发成本低；不需要特别制作OTP编程所需的高压结，存储器器件的有源区不经受高压；OTP编程效果好，可靠性良好。

Claims (2)

1.一种金属电容耦合OTP器件，包括存储器晶体管、多晶硅栅，其特征在于，还包括MIM电容，且所述多晶硅栅通过接触孔与所述MIM电容的下极板相连，作为所述存储器晶体管的浮栅；所述MIM电容的上电极作为所述浮栅的控制端。
2.一种制造权利要求1的器件的方法，其特征在于，使用MIM电容与所述存储器晶体管相结合，且用所述多晶硅栅通过接触孔与所述MIM电容的下极板相连，作为所述存储器晶体管的浮栅；所述MIM电容的上电极作为所述浮栅的控制端。
CNA2006101191904A 2006-12-06 2006-12-06 一种金属电容耦合otp器件及其制造方法 Pending CN101197370A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101191904A CN101197370A (zh) 2006-12-06 2006-12-06 一种金属电容耦合otp器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101191904A CN101197370A (zh) 2006-12-06 2006-12-06 一种金属电容耦合otp器件及其制造方法

Publications (1)

Publication Number Publication Date
CN101197370A true CN101197370A (zh) 2008-06-11

Family

ID=39547634

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101191904A Pending CN101197370A (zh) 2006-12-06 2006-12-06 一种金属电容耦合otp器件及其制造方法

Country Status (1)

Country Link
CN (1) CN101197370A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683174A (zh) * 2012-05-04 2012-09-19 上海华力微电子有限公司 一种提高金属-绝缘体-金属电容器介电质质量的方法
CN104218038A (zh) * 2013-06-05 2014-12-17 上海华虹宏力半导体制造有限公司 嵌入式otp结构
US10127993B2 (en) 2015-07-29 2018-11-13 National Chiao Tung University Dielectric fuse memory circuit and operation method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683174A (zh) * 2012-05-04 2012-09-19 上海华力微电子有限公司 一种提高金属-绝缘体-金属电容器介电质质量的方法
CN102683174B (zh) * 2012-05-04 2014-09-03 上海华力微电子有限公司 一种提高金属-绝缘体-金属电容器介电质质量的方法
CN104218038A (zh) * 2013-06-05 2014-12-17 上海华虹宏力半导体制造有限公司 嵌入式otp结构
US10127993B2 (en) 2015-07-29 2018-11-13 National Chiao Tung University Dielectric fuse memory circuit and operation method thereof

Similar Documents

Publication Publication Date Title
US7889553B2 (en) Single-poly non-volatile memory cell
US6552931B2 (en) Low voltage flash EEPROM memory cell with improved data retention
US20090323399A1 (en) Semiconductor memory device
TW200300941A (en) Flash array implementation with local and global bit lines
CN113496988B (zh) 反熔丝单元及反熔丝阵列
US4393474A (en) EPROM and RAM cell layout with equal pitch for use in fault tolerant memory device or the like
CN101197371A (zh) 一种耦接电容结构及其制造方法
CN101197370A (zh) 一种金属电容耦合otp器件及其制造方法
JP2012234940A (ja) 半導体装置
US7449744B1 (en) Non-volatile electrically alterable memory cell and use thereof in multi-function memory array
CN100589248C (zh) 一种可编程非易失性存储器单元、阵列及其制造方法
JP5462863B2 (ja) 半導体記憶装置
CN101170116A (zh) 一种可编程非易失性存储器单元、阵列及其制造方法
CN103094282B (zh) P型一次性可编程器件结构
CN101202283A (zh) 一种多晶硅电容耦合otp器件及其制造方法
US20140219008A1 (en) Semiconductor Memory Device with Hierarchical Bitlines
US6661705B1 (en) Low voltage flash EEPROM memory cell with improved data retention
CN101540194B (zh) 存储电容器及包括存储电容器的半导体存储器件
CN100568510C (zh) 一种可编程非易失性存储单元结构及其制造方法
CN101752382A (zh) 一次性可编程存储器、制造及编程读取方法
CN101207134B (zh) 一次性可编程非易失性存储器单元、阵列及其制造方法
KR100299360B1 (ko) 반도체 장치 및 그 제조 방법
KR20100078244A (ko) Ｏｔｐ 메모리 소자 및 ｏｔｐ 메모리 소자의 제조 방법
CN100426510C (zh) 沟道注入式可一次编程器件
CN101645450B (zh) 高密度反熔丝半导体存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication