CN101197293A - 用相同技术制造薄膜晶体管和液晶显示器件的方法 - Google Patents

用相同技术制造薄膜晶体管和液晶显示器件的方法 Download PDF

Info

Publication number
CN101197293A
CN101197293A CNA2007101990494A CN200710199049A CN101197293A CN 101197293 A CN101197293 A CN 101197293A CN A2007101990494 A CNA2007101990494 A CN A2007101990494A CN 200710199049 A CN200710199049 A CN 200710199049A CN 101197293 A CN101197293 A CN 101197293A
Authority
CN
China
Prior art keywords
conducting wire
class conducting
assembled monolayer
self
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101990494A
Other languages
English (en)
Other versions
CN101197293B (zh
Inventor
李宝铉
文泰亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN101197293A publication Critical patent/CN101197293A/zh
Application granted granted Critical
Publication of CN101197293B publication Critical patent/CN101197293B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites

Abstract

本发明提供薄膜晶体管的制造方法和用相同技术制造液晶显示器件的方法。根据薄膜晶体管的制造方法，栅绝缘层在含有栅极的基板上形成，光刻胶图案在栅绝缘层上形成。然后，在基板上形成带有第一极性电荷的SAM层，并剥离光刻胶图案。因此，将纳米材料滴入基板在SAM层上形成纳米导线，所述纳米材料带有第二极性电荷和纳米导线。然后，在与纳米导线形成的区域邻近的栅绝缘层上形成源极和漏极。施加预定电压到源极和漏极上，根据源极和漏极间电场的方向在一个方向上排列纳米导线。

Description

用相同技术制造薄膜晶体管和液晶显示器件的方法
背景技术
本公开涉及薄膜晶体管，尤其是，包括纳米材料的薄膜晶体管的制造方法和用相同技术制造液晶显示器件的方法。
最近，利用纳米材料如纳米导线、碳纳米管和纳米电缆的研究正在积极发展中。因此，半导体层可由纳米材料形成。
纳米材料本身由一种晶体形成，其电子迁移率与金属氧化物半导体场效应晶体管(MOSFET)几乎相同。
在用纳米材料制造薄膜晶体管的情况下，薄膜晶体管的尺寸能够最小化，因此，能够满足高度集成和小型化的发展趋势。
然而，到目前为止由于缺乏排列纳米材料的技术，在制造纳米薄膜晶体管时受到限制。
因此，需要相当长的制造时间来排列纳米材料。
因此，迫切需要能够很容易排列纳米材料的技术。
尤其是，纳米导线需要带有方向性的排列以提高电子迁移率，然而，在现在的技术水平下很难形成带有方向性的纳米导线。
发明内容
因此，本发明关注尽量避免由于相关技术的限制和缺陷导致的一或多个问题的液晶显示器件。
实施例通过容易的排列纳米材料提供一种能够降低制造时间的薄膜晶体管制造方法，和使用相同技术制造液晶显示器件的方法。
实施例通过有方向性的排列纳米导线同样提供能够提高电子迁移率的薄膜晶体管制造方法。
本发明的附加优势、目的和特性部分将在下面的描述中列举，还有部分在本领域的技术人员细读下面描述后或从本发明的实践中能明显的看出来。通过说明和权利要求以及附图所指出的结构可以了解和获得本发明的目的和其他优势。
在一个实施例中，制造薄膜晶体管的方法包括：在含有栅极的基板上形成栅绝缘层；在栅绝缘层上形成光刻胶图案；在含有光刻胶图案的基板上形成带有第一极性电荷的自组装单层(SAM)；剥离光刻胶图案；在含有SAM层的基板上滴注纳米材料以在SAM层上形成纳米导线，该纳米材料带有第二极性电荷和纳米导线；在与形成纳米导线的区域邻近的栅绝缘层上形成源极和漏极；将一个预定电压应用到源极和漏极，根据源极和漏极之间电场的方向在一个方向排列纳米导线。
在另一个实施例中，制造薄膜晶体管的方法包括：在包含栅极的基板上形成栅绝缘层；在栅绝缘层上形成带有第一极性电荷的SAM层；在掩模上投射深紫外线将SAM层留在形成半导体层的区域；在带有SAM层的基板上滴纳米材料在SAM层上形成纳米导线，该纳米材料有第二极性电荷和纳米导线；在与形成纳米导线的区域邻近的栅绝缘层上形成源极和漏极；将一个已知电压应用到源极和漏极，根据源极和漏极间电场的方向在一个方向排列纳米导线。
在进一步的实施例中，制造液晶显示器件的方法包括：在基板上形成栅极和栅线；在包括栅极的基板上形成栅绝缘层；在栅绝缘层上面形成半导体层的区域形成纳米导线；在与形成半导体层的区域邻近的栅绝缘层上形成源极和漏极；将已知电压施加到源极和漏极，根据源极和漏极间的电场方向在一个方向排列纳米导线；在包含源极和漏极的基板上沉积钝化层，并在暴露漏极的地方形成接触孔；在包含接触孔的钝化层上形成像素电极。
可以理解对于本发明，前面的全面描述和下面的详细描述都是示意性和说明性的，意在根据权利要求对本发明提供更进一步的说明。
附图说明
进一步说明本发明并组成本申请一部分的附图示出了本发明的实施例，连同描述一起解释本发明的原理。
图1A到图1H是依据第一实施例的薄膜晶体管的制造工艺图。
图2A到图2E是依据第二实施例的含有薄膜晶体管的液晶显示器件的制造工艺图。
图3A到3H是依据第三实施例的薄膜晶体管的制造工艺图。
具体实施方式
附图中所示的实施例详细的说明了本公开。
图1A到图1H是依据第一实施例薄膜晶体管的制造工艺图。
如图1A所示，第一金属层沉积在基板1上，然后构图形成栅极3。
然后，在包括栅极3的基板1上沉积绝缘材料以形成栅绝缘层5。
如图1B所示，在栅绝缘层5上沉积光刻胶材料，并暴露以去除与形成薄膜晶体管的区域相对应的光刻胶材料。从而形成光刻胶图案7。
如图1C所示，带有第一极性电荷和-NH2基的自组装单层(SAM)通过气体反应在带有光刻胶图案7的基板1上形成SAM层9。第一极性的电荷可以是正电荷。因此，SAM层有正电荷，因此能吸引带有负电荷的材料并维持被吸引材料的位置。
如图1D所示，剥离光刻胶图案7，只留下SAM层在形成薄膜晶体管的区域。
如图1E所示，通过一个例如滴管的滴液器，包含纳米导线的带有第二极性的纳米材料10滴入基板1上的形成薄膜晶体管的区域。带有纳米导线的纳米材料10可能有负第二极性。
如图1F所示，纳米材料10带有负电荷，因此被带有正电荷的SAM层9吸引，这样在SAM层9上形成纳米导线。SAM层9上的纳米导线11由SAM层9维持在形成薄膜晶体管的区域。
由于纳米导线11没有方向性，SAM层9上的纳米导线呈随机方向分布。可能存在一个随机方向分布的纳米导线11彼此不接触的区域。当这样的纳米导线11用作半导体层时，由于纳米导线11互相不接触的区域，电荷将不迁移，这样薄膜晶体管将不运作。另外，由于纳米导线11以随机方向分布，电荷迁移率降低。
为解决上述限制，本实施例通过电场有方向的排列纳米导线11，下面进行详细描述。
如图1G所示，在与形成纳米导线11的区域邻近的栅绝缘层5上沉积第二金属层，然后构图形成源极13a和漏极13b。
第一和第二金属层可以包括Cu、Al、AlNd、Mo、Cr、Ti、Ta和MoW中的至少一种。
如图1H所示，已知电压施加到源极13a和漏极13b上，以在源极13a和漏极13b之间形成电场E。根据源极13a和漏极13b之间产生的电场E的方向排列纳米导线11的长轴。源极13a和漏极13b之间的纳米导线11以同样的方向排列。因此，纳米导线11排列在一个方向以获得方向性。
所以电荷能够轻易的通过纳米导线，这样电荷迁移率大大提高。
另外，由于纳米导线11以相同的方向排列，纳米导线11互相接触允许电荷迁移，这样薄膜晶体管正常运作，器件特性能够得到提高。
由带有方向性的纳米导线11形成半导体层。
源极13a和漏极13b用作提供用于产生电场E的电压的电源，并在薄膜晶体管中用作信号电源。
换句话说，由于不去除用来产生电场E的源极13a和漏极13b并维持其原样，它们可以成为薄膜晶体管的一部分。因此，当半导体层由于给栅极3提供门信号而变得导电时，施加给源极13a的预定信号通过半导体层并应用到漏极13b。
如果需要，在去除源极13a和漏极13b后，源极13a和漏极13b能够作为薄膜晶体管的一部分再次形成。
图2A到图2E是依据第二实施例的带有薄膜晶体管的液晶显示器件制造工艺图。
图2A到图2E的薄膜晶体管可以用图1A到图1H中相同的方法制造。
如图2A所示，在基板21上沉积第一金属层，然后构图形成栅极23和栅线。第一金属层可以包括Cu、Al、AlNd、Mo、Cr、Ti、Ta和MoW中的至少一种。
在包括栅极23的基板21上形成栅绝缘层25，其含有无机材料，例如SiNx和SiOx。
如图2B所示，用纳米导线29形成半导体层。
更具体的，先在栅绝缘层25上沉积光刻胶材料，然后暴露，以露出与半导体层对应的栅绝缘层25，这样光刻胶图案(图中未示出)就形成了。
通过汽相反应在包含光刻胶图案的基板21上形成SAM材料。该SAM材料带有第一极性电荷(如负电荷)和-NH2基。
在剥离光刻胶图案后，通过滴入包含纳米导线29的纳米材料在与半导体层对应的SAM层27上形成纳米导线29。该纳米材料具有与第一极性电荷相反的第二极性电荷(例如，正电荷)。
如图2C所示，第二金属材料在与形成纳米导线29的区域邻近的栅绝缘层25上沉积，然后构图形成源极31a和漏极31b和数据线。第二金属材料可以包括Cu、Al、AlNd、Mo、Cr、Ti、Ta和MoW中的至少一种。
然后，预定电压施加到源极31a和漏极31b，以在源极31a和漏极31b之间形成电场。从而根据电场方向在一方向上排列SAM层27上的纳米导线。因此，由于纳米导线29有方向性，电荷迁移率能够大幅提高，而且由于没有形成纳米导线29互相不接触的非接触区，电荷迁移能够顺利进行。因此能够提高器件操作特性。
用通过电场排列的纳米导线29形成半导体层。
如图2D所示，在包括源极31a和漏极31b的基板21上形成钝化层，其包括无机层，例如SiNx、SiOx等，或有机层，例如BCB、丙烯酸酯等。
其次，蚀刻钝化层以暴露漏极31b，因此形成接触孔33。
如图2E所示，沉积透明传导层材料，例如铟锡氧化物(ITO)和铟锌氧化物(IZO)，然后构图在接触孔33上形成像素区和像素电极35。像素电极35可以通过接触孔33连接到漏极31b。
通过上述工艺，能够制造带有薄膜晶体管的液晶显示器件，其包括由纳米导线29形成的半导体层。
从而，液晶显示器件用电场在一个方向排列随机分布的纳米导线29。因此，能够提高电荷迁移率和薄膜晶体管的工作速度。此外，薄膜晶体管在不断开纳米导线29的情况下正常工作，这样可以提高薄膜晶体管的操作特性。
图3A到图3H是依据第三实施例的薄膜晶体管的制造工艺图。
第二实施例类似于第一实施例，因此，类似于第一实施例的工艺在第二实施例的描述中只作简要的介绍。
如图3A所示，在基板1上沉积第一金属层，然后构图形成栅极3。
其次，在带有栅极3的基板1上沉积绝缘材料，以形成栅绝缘层5。
如图3B所示，含有第一极性电荷和-NH2基的SAM材料通过气体反应在栅绝缘层5上形成SAM层51。第一极性电荷可以为正。
如图3C所示，在准备好掩模53后，往SAM层51上投射深紫外线(UV)。
如图3D所示，用掩模53封闭深紫外线的SAM层51不变，但深紫外线通过掩模53投射的SAM层51用深紫外线来进行图片分解。因此，除了形成半导体层的区域外，从所有其他区域去除SAM层51。
如图3E所示，包含纳米导线的带有第二极性的纳米材料10滴入到形成薄膜晶体管的区域，带有纳米导线的纳米材料10也将具有负第二极性。
如图3F所示，纳米材料10带负电荷，因此被带正电荷的SAM层51吸引，这样在SAM层51上形成纳米导线11。SAM层51上的纳米导线11由SAM层51维持在形成薄膜晶体管的区域。
SAM层51上的纳米导线11以随机方向排列。
如图3G所示，第二金属层在与纳米导线形成的区域邻近的栅绝缘层5上沉积，然后构图形成源极13a和漏极13b。
如图3H所示，预定电压施加到源极13a和漏极13b，以在源极13a和漏极13b之间形成电场E。根据源极13a和漏极13b之间产生的电场E的方向排列纳米导线11的长轴，源极13a和漏极13b之间的纳米导线11以同样的方向排列。因此，纳米导线11排列在一个方向以获得方向性。
因此电荷可以容易的通过纳米导线11，这样电荷迁移率显著提高。
另外，由于纳米导线11以同样的方向排列，纳米导线11彼此接触允许电荷迁移，这样薄膜晶体管可以正常工作，器件特性也得到提高。
半导体层由有方向性的纳米导线11形成。
源极13a和漏极13b用作提供用于产生电场E的电压的电源，并在薄膜晶体管中用作信号电源。
也就是说，由于不去除用来产生电场E的源极13a和漏极13b并维持其原样，它们可以成为薄膜晶体管的一部分。因此，当半导体层由于给栅极3提供门信号而变得导电时，施加给源极13a的预定信号通过半导体层并应用到漏极13b。
如果需要，在去除源极13a和漏极13b之后，源极13a和漏极13b能够作为薄膜晶体管的一部分再次形成。
由上述制造工艺制造的薄膜晶体管可以很容易的应用到液晶显示器件。含有薄膜晶体管的液晶显示器件提高了薄膜晶体管的灵活性和运行速度，这样高速驱动就成为可能了。另外，液晶显示器件中的纳米导线11排列在一个方向，这样可以避免薄膜晶体管发生故障。
综上所述，根据实施例，由于纳米导线通过电场排列在一个方向，能够提高电荷迁移率，另外还可以大幅提高薄膜晶体管的运行速度。
此外，由于薄膜晶体管是用纳米导线制造的，薄膜晶体管的尺寸能够减小到满足高度和小型化趋势。
根据实施例，由于薄膜晶体管的操作特性提高，产品可靠性也得到提高。
对于本领域的技术人员来说，各种本发明的各种修改和变型显而易见，从而，本发明意欲包含在所附权利要求书及其等同物范围内的本发明的修改和变形。

Claims (21)

1.一种制造薄膜晶体管的方法，所述方法包括：
在含有栅极的基板上形成栅绝缘层；
在所述栅绝缘层上形成光刻胶图案；
在含有所述光刻胶图案的基板上形成含有第一极性电荷的自组装单层；
剥离所述光刻胶图案；
在含有所述自组装单层的基板上滴入纳米材料，以在所述自组装单层上形成纳米导线，所述纳米材料含有第二极性电荷和所述纳米导线；
在与形成纳米导线的区域邻近的栅绝缘层上形成源极和漏极；
将预定电压应用到所述源极和漏极，根据所述源极和漏极之间的电场方向在一个方向排列纳米导线。
2.根据权利要求1所述的方法，其特征在于，所述第一极性电荷为正，所述第二极性电荷为负。
3.根据权利要求1所述的方法，其特征在于，所述自组装单层包括-NH2基。
4.根据权利要求1所述的方法，其特征在于，所述自组装单层由汽相反应形成。
5.根据权利要求1所述的方法，其特征在于，通过剥离光刻胶图案，在与形成半导体的区域对应的栅绝缘层上形成所述自组装单层。
6.根据权利要求1所述的方法，其特征在于，所述纳米导线由所述自组装单层的所述第一极性电荷维持。
7.根据权利要求5所述的方法，其特征在于，其特征在于，所述纳米导线形成所述半导体层。
8.根据权利要求1所述的方法，其特征在于，根据电场方向排列所述纳米导线的长轴。
9.一种薄膜晶体管的制造方法，所述方法包括：
在包含栅极的基板上形成栅绝缘层；
在所述栅绝缘层上形成带有第一极性电荷的自组装单层；
将深紫外线投射到掩模上，以将所述自组装单层留在形成半导体层的区域；
将纳米材料滴注到含有所述自组装单层的基板上，以在自组装单层上形成纳米导线，所述纳米材料含有第二极性和所述纳米导线；
在与纳米导线形成的区域邻近的栅绝缘层上形成源极和漏极；
应用预定电压到所述源极和漏极，以所述根据源极和漏极之间的电场方向在一个方向排列所述纳米导线。
10.根据权利要求9所述的方法，其特征在于，所述第一极性电荷为正，所述第二极性电荷为负。
11.根据权利要求9所述的方法，其特征在于，所述自组装单层包括NH2基。
12.根据权利要求9所述的方法，其特征在于，所述自组装单层由汽相反应形成。
13.根据权利要求9所述的方法，其特征在于，图像分解并去除被深紫外线投射的所述自组装单层。
14.根据权利要求9所述的方法，其特征在于，所述纳米导线由所述自组装单层的所述第一极性电荷维持。
15.根据权利要求9所述的方法，其特征在于，所述纳米导线形成所述半导体层。
16.根据权利要求9所述的方法，其特征在于，根据所述电场方向排列所述纳米导线的长轴。
17.一种液晶显示器件的制造方法，所述方法包括：
在基板上形成栅极和栅线；
在包含所述栅极的基板上形成栅绝缘层；
在所述栅绝缘层上方的形成半导体层的区域形成纳米导线；
在与半导体层形成的区域邻近的栅绝缘层上形成源极和漏极；
施加预定电压到所述源极和漏极，以根据所述源极和漏极间的电场方向在一个方向上排列所述纳米导线；
在包含所述源极和漏极的基板上沉积钝化层，并在暴露所述漏极的地方形成接触孔；
在包含所述接触孔的钝化层上形成像素电极。
18.根据权利要求17所述的方法，其特征在于，所述纳米导线的形成包括：
在所述栅绝缘层上形成光刻胶图案；
在包含所述光刻胶图案的基板上形成带有第一极性电荷的自组装单层；
剥离所述光刻胶图案；
在包含所述自组装单层的基板上滴注纳米材料，在自组装单层上形成纳米导线，所述纳米材料带有第二极性电荷和纳米导线。
19.根据权利要求17所述的方法，其特征在于，纳米导线的形成包括：
在栅绝缘层上形成带有第一极性电荷的自组装单层；
在掩模上投射深紫外线，将自组装单层留在形成半导体层的区域；
在包含自组装单层的基板上滴注纳米导线，以在所述自组装单层上形成纳米导线，所述纳米材料带有第二极性电荷和所述纳米导线。
20.根据权利要求17所述的方法，其特征在于，根据所述电场方向排列所述纳米导线的长轴。
21.根据权利要求17所述的方法，其特征在于，所述栅极、纳米导线、源极和漏极一起组成薄膜晶体管。
CN2007101990494A 2006-12-08 2007-12-07 用相同技术制造薄膜晶体管和液晶显示器件的方法 Expired - Fee Related CN101197293B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060124387A KR101287735B1 (ko) 2006-12-08 2006-12-08 박막 트랜지스터의 제조 방법 및 이를 이용한액정표시장치의 제조 방법
KR10-2006-0124387 2006-12-08
KR1020060124387 2006-12-08

Publications (2)

Publication Number Publication Date
CN101197293A true CN101197293A (zh) 2008-06-11
CN101197293B CN101197293B (zh) 2010-06-09

Family

ID=39498575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101990494A Expired - Fee Related CN101197293B (zh) 2006-12-08 2007-12-07 用相同技术制造薄膜晶体管和液晶显示器件的方法

Country Status (3)

Country Link
US (1) US7842560B2 (zh)
KR (1) KR101287735B1 (zh)
CN (1) CN101197293B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423446B (zh) * 2008-06-27 2014-01-11 Hon Hai Prec Ind Co Ltd 薄膜電晶體面板
CN104143574A (zh) * 2013-05-06 2014-11-12 元太科技工业股份有限公司 主动元件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
KR101071325B1 (ko) * 2008-08-05 2011-10-07 재단법인서울대학교산학협력재단 정렬된 나노구조물을 구비한 회로 기판 및 그 제조 방법
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1243035B1 (en) * 1999-12-21 2016-03-02 Flexenable Limited Forming interconnects
AU2003245004A1 (en) * 2002-07-26 2004-02-23 Koninklijke Philips Electronics N.V. Micro-contact printing method
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US6913649B2 (en) * 2003-06-23 2005-07-05 Sharp Laboratories Of America, Inc. System and method for forming single-crystal domains using crystal seeds
US7829150B2 (en) * 2004-06-17 2010-11-09 Cornell Research Foundation, Inc. Growth of inorganic thin films using self-assembled monolayers as nucleation sites
KR101145146B1 (ko) * 2005-04-07 2012-05-14 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법
US7393699B2 (en) * 2006-06-12 2008-07-01 Tran Bao Q NANO-electronics

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423446B (zh) * 2008-06-27 2014-01-11 Hon Hai Prec Ind Co Ltd 薄膜電晶體面板
CN104143574A (zh) * 2013-05-06 2014-11-12 元太科技工业股份有限公司 主动元件
CN104143574B (zh) * 2013-05-06 2017-11-28 元太科技工业股份有限公司 主动元件

Also Published As

Publication number Publication date
CN101197293B (zh) 2010-06-09
US7842560B2 (en) 2010-11-30
US20080138940A1 (en) 2008-06-12
KR20080052781A (ko) 2008-06-12
KR101287735B1 (ko) 2013-07-18

Similar Documents

Publication Publication Date Title
CN100466206C (zh) 薄膜晶体管基板及其制造方法
Lee et al. Top-down fabrication of fully CMOS-compatible silicon nanowire arrays and their integration into CMOS inverters on plastic
CN101197293B (zh) 用相同技术制造薄膜晶体管和液晶显示器件的方法
CN102916051B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103187423B (zh) 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
JP6001336B2 (ja) 薄膜トランジスタ及びアレイ基板の製造方法
CN106298957B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
JP2006295169A (ja) 薄膜トランジスタ及びその製造方法
CN1573489A (zh) 薄膜晶体管阵列基板及其制造方法
CN106876479A (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
WO2015032138A1 (zh) 阵列基板及其制备方法、显示装置
CN105097845A (zh) 一种阵列基板、其制作方法及显示装置
US8110829B2 (en) Array substrate of liquid crystal display and method for fabricating the same
CN105552028A (zh) 阵列基板及其制作方法、显示面板及显示装置
CN106229348A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
KR101182522B1 (ko) 나노 패턴 형성 방법과 그를 이용한 박막트랜지스터 및액정표시장치의 제조 방법
CN101013740B (zh) 有机薄膜晶体管及其制造方法
CN104051472A (zh) 一种显示装置、阵列基板及其制作方法
CN106252419B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN106298813A (zh) 一种显示基板及其制作方法、显示装置
WO2019127796A1 (zh) 薄膜晶体管及其制造方法
US6961101B2 (en) Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same
CN106298647B (zh) 一种阵列基板及其制备方法、显示面板及其制备方法
CN107665926A (zh) 一种阵列基板及其制备方法、显示装置
CN100419554C (zh) 液晶显示器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20191207

CF01 Termination of patent right due to non-payment of annual fee