CN101188490A - 串行时钟和数据恢复的信号交叉 - Google Patents

串行时钟和数据恢复的信号交叉 Download PDF

Info

Publication number
CN101188490A
CN101188490A CNA2007101596905A CN200710159690A CN101188490A CN 101188490 A CN101188490 A CN 101188490A CN A2007101596905 A CNA2007101596905 A CN A2007101596905A CN 200710159690 A CN200710159690 A CN 200710159690A CN 101188490 A CN101188490 A CN 101188490A
Authority
CN
China
Prior art keywords
signal
inhibit
delay
signals
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101596905A
Other languages
English (en)
Other versions
CN101188490B (zh
Inventor
D·李
S·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lattice Semiconductor Corp
Original Assignee
Silicon Image Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38917733&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101188490(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Silicon Image Inc filed Critical Silicon Image Inc
Publication of CN101188490A publication Critical patent/CN101188490A/zh
Application granted granted Critical
Publication of CN101188490B publication Critical patent/CN101188490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明涉及一种用于从串行数据流恢复时序信息和数据的时钟及数据恢复(CDR)系统和方法。该CDR系统包括一个产生经恢复的时钟/数据信号的采样电路，以及一个将反馈提供给该采样电路的交叉反馈网络。该反馈网络包括一个逻辑电路，该逻辑电路基于该经恢复的时钟/数据信号产生控制信号；一个第一多路复用器，该第一多路复用器基于控制信号从全局时钟信号的四个相位中进行选择；一个第一延迟锁定环，该第一延迟锁定环具有耦合到第二多路复用器的第一组延迟单元，该第二多路复用器基于该所选定的全局时钟信号产生一个延迟信号；以及一个第二延迟锁定环，该第二延迟锁定环具有第二组延迟单元，该第二组延迟单元产生一组移相反馈信号，这些移相反馈信号应用于该采样电路，从而将该采样电路和该接收到串行数据流中的转换进行相位校正。

Description

串行时钟和数据恢复的信号交叉
相关申请的交叉引用
[0001]本申请要求申请号为60/847,342(律师诉讼号为59472-8832.US00)、标题为“移位DLL时钟数据恢复”、于2006年9月25日提交的美国临时专利申请的优先权，因此本申请通过引用合并该临时申请。
技术领域
[0002]本公开涉及一种用于从串行数据流恢复时钟和数据的系统和方法。
背景
[0003]现代处理系统常常依赖于串行数据传输技术，从而和其它系统部件交换数据。例如，许多个人计算机采用USB端口来和外围设备进行通讯。虽然直观地看来串行数据传输慢于并行数据传输，但是在具有更高数据传输率时，串行传输效率胜过并行传输效率。随着数据传输率增大，并行传输对小容抗、互感、符号内部冲突(ISI)、以及噪声更敏感，这些者阿能降低传输速度，造成数据失真。
[0004]然而，串行数据传输的一种缺点是，处理系统不会分离地接收数据流和时序信息。替代地，时序信息嵌入在数据流中。当处理系统接收串行数据时，它需要从一个适当的频率参考产生时钟信号，并将该时钟信号和该接收到的数据流中的转换进行校正。不幸的是，随着数据传输率继续增大，主要由于必须非常迅速地捕获和处理时序信息，因此处理系统越来越难于产生以及校正时钟信号。因而，处理系统必须包括日益复杂并因而昂贵的电路，从而才能精确地产生时钟信号，以接收串行数据流。
附图简要说明
[0005]图1是一幅用于从串行数据流恢复时序信息和数据的时钟及数据恢复(CDR)系统的示意图。
[0006]图2是一幅对应于一种操作图1的CDR系统的方法的时序图。
[0007]图3是一幅对应于一种用于控制该CDR系统的反馈网中的信号转换的方法的时序图。
详细描述
本申请公开了一种用于从串行数据流恢复时序信息和数据的时钟及数据恢复(CDR)系统和方法。该CDR系统包括一个采样电路，该采样电路产生经恢复的时钟/数据信号；和一个交叉反馈网络，该交叉反馈网络提供反馈给该采样电路。该反馈网络包括一个逻辑电路，该逻辑电路基于该经恢复的时钟/数据信号产生控制信号；一个第一多路复用器，该第一多路复用器基于控制信号从全局时钟信号的四个相位中进行选择；一个第一延迟锁定环，该第一延迟锁定环具有耦合到第二多路复用器的第一组延迟单元，第二多路复用器基于该所选择的全局时钟信号产生延迟信号；以及第二延迟锁定环，该第二延迟锁定环具有第二组延迟单元，第二组延迟单元产生一组相移反馈信号，该相移反馈信号应用于该采样电路以将该采样电路和该接收的串行数据流中的转换进行相位校正。该第二延迟锁定环可以在标准操作期间内以开放模式操作，在时序或交叉中的转换期间内以封闭模式操作。在一些实施例中，该逻辑电路操作该第一和第二多路复用器，以产生具有增量分辨率的反馈信号，该具有增量分辨率的反馈信号的产生是基于该全局时钟信号的数量N和周期T1以及该第一延迟锁定环中的延迟单元的数量M。
[0008]该CDR系统可以采用各种各类的电子构造实施，包括集成微电子、可编程设备、以及遍及一类或多类电子元件的电路。例如，实施方式可以合并成集成电路、可编程芯片、计算机软件程序、和/或具有互接芯片组的印刷电路板。因此，本申请不对电子媒介及电路进行细节上的描述和示意，而只是讲公知的特性与之进行联系，以避免造成各个实施方式描述的不必要的模糊。本领域普通技术人员将理解，没有下面所描述的一些细节，也可以实施另外的实施方式，以及其它实施方式也可以包括除了下面参照图1-3描述的细节之外的方面。
[0009]图1是一幅典型时钟和数据(CDR)恢复系统100的方框图，该系统接收串行数据流RXP、RXN，产生单相或多相经恢复的时钟信号SCLK。该经恢复的时钟信号可以用于解码所接收到的串行数据内的数据，或者用于其它系统时序目的。在图1示出的例子中，系统100包括采样电路105和交叉反馈网络110。该采样电路105根据由该反馈网络110产生的反馈信号Fφ1-Fφ8采样该接收到的串行数据流。如这里所描述的，该反馈信号使该采样器迅速精确地对该接收到的串行数据流中的转换进行相位校正。在一些实施例中，该采样电路105可以包括各独立采样器的阵列，这些独立的采样器连接起来，从该反馈网络110接收该反馈信号Fφ1-Fφ8中的一个或多个信号。各独立采样器可以包括例如滤波块、采样及保持电路、以及控制电路。这些独立采样器基于该反馈信号采样串行数据RXP、RXN，产生对应于一个或多个时钟信号相位的离散信号。
[0010]为了产生反馈信号Fφ1-Fφ8，反馈网络110包括控制逻辑电路115，第一和第二多路复用器120、125，以及具有对应相位检测器(PD)、进料泵(CP)、延迟链路140和145、以及电容的第一和第二延迟锁定环(DLL)130、135。DLL中的所有延迟链路由一系列延迟单元构成，这些延迟单元背对背连接。控制逻辑电路115基于该采样串行数据产生多个控制信号(sel0，sel1，sel2)。该控制信号用来调整下列反馈网络110的操作。
[0011]该第一控制信号sel0应用于该第一多路复用器120，用于选择一个将被交叉的四相全局时钟的一个相(P1，P2，P3，P4)。该四相全局时钟由PLL或其它时序电路(未示出)提供。由该控制信号sel0选择的全局时钟的相位应用于该第一DLL 130的输入以及该DLL内的延迟链路140。该延迟链路140产生多个延迟信号D1-DM(其中，M＝2n-1，n是正整数)。在一些实施例中，n＝4，因此提供15个时钟信号延迟的增量，每个对应于相位延迟的24？。第二多路复用器125连接到该第一DLL 130中的延迟链路140的每个延迟单元上。控制信号sel1应用于第二多路复用器125，以选择要从中分接延迟信号D1-DM的期望延迟单元。由控制逻辑115选择特定全局时钟信号和特定延迟单元信号被称为交叉该信号。
[0012]从第二多路复用器125输出的延迟信号(即，信号D1-DM之一)耦合到第二DLL 135的输入。第二DLL可以以两种操作模式操作。在“开放”操作模式下，第二DLL 135中的转换多路复用器150配置成接收从多路复用器125输出的延迟信号，并将该延迟信号应用于该DLL的输入和该DLL内的延迟链路145。在“封闭”操作模式下，转换多路复用器150配置成接收延迟链路145的输出，并将该延迟链路的输出应用于该DLL的输入。如将参照图3进一步详细讨论的，当改变该交叉时(即，当改变经由多路复用器120的时钟选择，或者改变经由多路复用器125的延迟单元选择时)，临时启动该封闭操作模式。用于第二DLL的选定操作模式由控制信号sel2决定，控制信号sel2由控制逻辑115应用于转换多路复用器150。第二DLL 135根据特定单位区间(UI)产生对应于串行数据RXP、RXN的反馈信号Fφ1-Fφ8。反馈信号从第二DLL 135中的延迟链路145的每个延迟单元分接，并应用于采样电路105。在一些实施例中，延迟链路145中的分级数目是8，因此产生8个反馈信号，每个反馈信号的相位按40？分离，其可以由采样电路使用。
[0013]本领域技术人员将认识到，在实施例中可以省略第二DLL 135，或者系统100可以使用一种或多种其它类型用于产生反馈信号Fφ1-Fφ8的中间电路(例如，滤波器、延迟网络、PLL等)。本领域技术人员将进一步认识到，控制逻辑115一般包括各种各样的寄存器、触发器或其它时序部件的装置，用于监视经恢复的时钟信号SCLK，以及调整第一和第二DLL 130、135的至少一部分输入及输出信号。
[0014]图2是一幅描述一个信号交叉实施例的时序图，该信号交叉可以由反馈网络110执行。尤其是，图2示出了全局时钟信号P1-P4，延迟信号D1-D15(其中M＝15)的上升沿，以及反馈信号Fφ之一。全局时钟信号P1-P4具有周期T1，彼此偏移相位差UI，UI等于T1/4。延迟信号D1-D15彼此偏移T1/M的最小延迟时间tMIN，在所描述的实施例中其等于4UI/15或相差的24？。实线示出的反馈信号Fφ对应于反馈网络110，反馈网络110选择全局时钟信号P2(经由第一多路复用器120)和延迟信号D12(经由第二多路复用器125)。一般来说，反馈信号具有等于T1/(M×N)或UI/M的分辨率tRES。因而，在所描述的实施例中，反馈网络110可以以UI/15的整数倍前移或后移反馈信号Fφ，即以周期T1以上大约6的相位增量。例如，当第一多路复用器120选择P1，第二多路复用器125选择D1时，反馈信号Fφ的相位前移。可选择地，当第一多路复用器120选择P3，第二多路复用器125选择D8时，反馈信号Fφ的相位后移。反馈信号Fφ的前移或后移由图2中的反馈信号上的虚线反映。因此，当试图和所接收到的串行数据流进行相位校正时，反馈网络提供高分辨度。
[0015]在操作中，当或者通过转换时钟选择(经由多路复用器120)，或者通过改变延迟单元选择(经由多路复用器125)更改交叉时，可能出现各种不稳定性。当响应于所接收到的数据流中的改变，必须更改反馈信号时，可能出现交叉中的这种改变。图3是一幅反映可能出现的不稳定性之一的时序图。图3描绘了用于延迟信号D12和D7，以及两个反馈信号的时序图，这两个反馈信号可以作为将D12转换到D7的结果而生成。第一反馈信号Fφ180是从D12到D7进行无规则转换的结果。反馈信号180具有拉伸部分184，该拉伸部分由从D12到D7的转换之间缺乏规则而产生的。(在其它无规则转换中，反馈信号可能具有缩短部分而不是拉伸部分。)相反，第二反馈信号Fφ182是从D12到D7进行有规则转换的结果，由此，这种规则逐渐横跨两个或多个UI来转移反馈信号中的必要改变。例如，信号调节可以由第二DLL 135(图1)的转换多路复用器150执行。通过转变转换多路复用器150以便DLL以封闭操作模式操作一个或两个周期，多路复用器可以临时延迟延迟信号D7直接应用到延迟链路145。这隔绝了正在延迟链路145中的延迟信号D12，允许第二DLL 135中的相位探测器PD逐渐调整信号的相位，直到DLL可以切换到开放操作模式并且延迟信号D7直接应用到延迟链路145。如图3所示，第二反馈信号Fφ182在小于两个周期之内进行转换。在其它实施例中，信号调节可以以其它方式执行。例如，反馈网络110可以包括第三DLL，以逐渐转移延迟信号D1-DM进行转换的速率。
[0016]与所公开的CDR系统100相比，传统的反馈网络难于以快速串行数据传输率获得高分辨值。尤其是，在0.13um特征尺寸范围内及之外，传统的反馈网络的分辨率一般受限于反馈装置(即，DLL、PLL、或者其它类型的回路装置)内的延迟元件。例如，以5Gbps或更高的数据率(即，UI≥200ps)以及具有UI/15的分辨率(见，例如，图2)，传统的基于DLL的反馈装置需要60个串联耦合在一起的延迟单元。串联序列里的每个延迟单元需要有大约13ps的最小延迟时间tMIN。除了大量的延迟单元之外，较短的延迟时间需求极大地增大了反馈网络中的能量消耗。这使得难于获得这样的分辨率，并因此由于运算管理费用，这种数据传输率是不可行的。
[0017]然而，该交叉反馈网络110及其相关实施例减轻了这些不利之处，以及其它与以高数据传输率恢复时序数据相关的问题。相对于传统反馈网络，该反馈网络110具有需要更少延迟单元以获得高分辨率的反馈装置。例如，对于分辨率UI/15，第一DLL需要少至15个延迟单元。这是传统基于DLL的反馈装置60个延迟单元的四分之一。而且，独立的延迟单元的最小延迟时间可以更长，使第一DLL 107的能源消耗最小。例如，对于5Gbps的数据率，独立延迟单元可能具有大约53 ps的最小延迟时间tMIN，这是传统基于DLL的反馈装置的最小延迟时间的四倍。因此，延迟链路140、145具有更长的延迟时间和更少的延迟单元。这降低了反馈网络110中的能源消耗，从而能获得更高的反馈信号分辨率以及更能获得更高的数据传输率。
[0018]在其它实施例中，和特定串行数据传输率相关联的CDR系统可以通过设计具有特定UI和分辨率tRES的交叉反馈网络而产生。例如，表1示出了特定实施例的指定T1、N和M值，其可以选择来获取不同tRES、tMIN和/或UI值。I列示出了tRES、tMIN和UI与T1直接成比例；II列示出了tRES、tMIN和UI与N成反比；以及III列示出了tRES、tMIN和M成反比，而UI保持不变。
[0019]
          I            II            III
 tRES(ps) 9  13  17  17  13  10  28  13  6
 TMIN(ps) 36  52  68  52  52  52  111  52  25
 UI(ps) 135  195  255  260  195  156  195  195  195
 T1(ps) 540  780  1020  780  780  780  780  780  780
 N  4  4  4  3  4  5  4  4  4
 M(2n-1)  15  15  15  15  15  15  7  15  31
表1-tRES、tMIN和UI的值对应于T1、N和M的指定值。
[0020]从前述内容看，可知，这里已描述的特定的、有代表性的CDR系统的实施例目的在于说明，但可以对这些实施例进行各种修改。例如，可以产生更多或更少的时钟信号、延迟信号、以及反馈信号。这些信号也可以具有无数种信号形状，包括各种类型的上升沿和下降沿轮廓。另外，在特定实施例上下文中描述的CDR系统的某些方面可以在其它实施例中进行组合或省略。例如，第一和第二多路复用器可以合并成第一和第二DLL中的至少一个的控制逻辑。亦或，其它部件可以包括在反馈网络之内，和/或和控制逻辑耦合。例如，可以可操作地耦合控制逻辑以控制产生时钟信号的PLL或DLL。而且，当改变交叉时，除了转换多路复用器150之外的电路也可以用于确保反馈网络的稳定性。此外，当和特定实施方式相关联的优点已在那些实施例的上下文中描述过时，其它实施例也可以展示这些优点，并且并非所有实施例必须展示这些优点。
[0021]还应当知道，该CDR系统及其相关实施例可以合并成各种各样在无数不同操作环境下运作的装置。该装置的实施例可以包括中央处理单元、存储器、输入装置(例如，键盘和定点设备)、输出装置(例如，显示装置)以及存储装置(例如，磁盘驱动器)。操作环境的实施例可以包括个人计算机、服务器计算机、手持或膝上装置、多处理器系统、基于微处理器的系统、可编程的消费者电子组件、数字照相机、网络PC、小型机、大型计算机、包括任意上述系统或装置的分布式计算环境，等等。计算机系统可以是蜂窝式电话、个人数字助理、智能电话、个人计算机、可编程的消费者电子组件、数字照相机等等。因此，本发明除了所附的权利要求之外，并不限于所附的权利要求。
[0022]从前述内容看，可以看出出于描述的目的，这里已经描述了本发明的特定实施例，但可以对这些实施例进行各种修改，而不会脱离本发明的精神和范围。因此，本发明除了所附的权利要求之外，并不限于所附的权利要求。

Claims (25)

1.一种用于从串行数据流恢复时序信息的系统，其包括：
采样电路，该采样电路通过采用反馈信号采样串行数据流来产生经恢复的数据信号；以及
交叉反馈网络，该交叉反馈网络产生该反馈信号，该交叉反馈网络包括：
控制电路，该控制电路基于该经恢复的数据信号产生控制信号；
第一多路复用器，被耦合为接收多个周期信号，并基于第一控制信号选择一个单独的周期信号；
第一延迟锁定环，该第一延迟锁定环具有第一系列的延迟单元，第一系列的延迟单元基于该选定的周期信号产生多个延迟信号；以及第二多路复用器，被耦合为接收多个延迟信号，并基于第二控制信号选择一个单独的延迟信号作为该采样电路的反馈信号。
2.权利要求1的系统，其中该第一系列的延迟单元包括M个延迟单元，其中M是一个从数列(2n-1)中选择的值，n为正整数值。
3.权利要求2的系统，其中该单独的周期信号具有周期T1，并具有单位时间的相移T1/N，其中N是由该第一多路复用器接收的单独周期信号的数目。
4.权利要求3的系统，其中该控制电路配置成控制该第一和第二多路复用器，以便该反馈信号具有增量分辨率T1/(N×M)。
5.权利要求1的系统，进一步包括第二延迟锁定环，该第二延迟锁定环耦合到该第二多路复用器，并具有第二系列延迟单元，其基于一个经选定的延迟信号产生该反馈信号。
6.权利要求5的系统，其中该第二延迟锁定环进一步包括转换多路复用器，耦合该转换多路复用器以从该控制电路接收控制信号，该转换多路复用器导致该第二延迟锁定环响应于该控制信号进入一封闭操作模式。
7.权利要求6的系统，其中当响应来自该控制电路的控制信号选择该多个周期信号中的一个周期信号时，进入该封闭操作模式。
8.权利要求6的系统，其中当响应来自该控制电路的控制信号选择该多个经延迟的信号中的一个信号时，进入该封闭操作模式。
9.一种用于从串行数据流恢复时序信息的方法，该方法包括：
基于一个由采样电路所恢复的串行数据流相关联的数据信号，选择多个周期信号中的一个周期信号；
延迟该选定的周期信号，以产生多个延迟信号；
基于该经恢复的数据信号选择该延迟信号中的一个信号；
以及
将该选定的延迟信号用作该采样电路的反馈，该采样电路为了对该数据流中的转换进行相位校正而产生该经恢复的数据信号。
10.权利要求9的方法，其中该多个周期信号中的一个周期信号相应于一个全局时钟信号的一个单独相位，并且其中该多个周期信号进一步包括N个单独的周期信号，该单独的周期信号具有周期T1，并彼此之间具有T1/N的相差偏移。
11.权利要求10的方法，其中延迟该选定的周期信号以产生该多个延迟信号进一步包括，基于该N个单独的周期信号中的一个产生M个单独的延迟信号，其中该M个单独的延迟信号彼此之间偏移T1/M的相差，以及其中M是一个选自该系列(2n-1)的值，n是正整数。
12.权利要求11的方法，其中该多个延迟信号由第一延迟锁定环产生，该第一延迟锁定环具有第一系列的M个延迟单元。
13.权利要求12的方法，其中选择该延迟信号中的一个延迟信号进一步包括控制第一多路复用器的操作，该第一多路复用器将该N个单独的周期信号中的一个耦合到该第一延迟锁定环，并且其中选择该周期信号相位中的一个包括控制第二多路复用器的操作，该第二多路复用器将该M个单独的延迟信号中的一个耦合到该采样电路。
14.权利要求9的方法，进一步包括产生使用了该选定的延迟信号的反馈信号。
15.权利要求14的方法，其中至少由第二延迟锁定环产生部分该反馈信号，该第二延迟锁定环具有第二系列的延迟单元。
16.一种串行时钟数据恢复电路，包括：
参考时钟，提供多个具有不同相位的时钟信号；
第一延迟锁定环，耦合到该参考时钟，并从该多个时钟信号中的所选定的一个时钟信号产生多个延迟信号；
第二延迟锁定环，耦合到该第一延迟锁定环，并从该多个延迟信号中的所选定的一个延迟信号产生反馈信号；以及
采样阵列，从该第二延迟锁定环接收该反馈信号，其中该采样阵列使用该反馈信号来采样输入串行比特流以及恢复串行数据，该采样阵列进一步输出用于选择该多个时钟信号中的该时钟信号和该多个延迟信号中的该延迟信号的信号。
17.权利要求16的串行时钟数据恢复电路，其中该第一延迟锁定环由多个延迟单元组成，并且其中由该多个延迟单元中的对应的延迟单元产生多个延迟信号中的每个延迟信号。
18.权利要求16的串行时钟数据恢复电路，进一步包括一个控制电路，该控制电路用于接收从该采样阵列输出的信号，并产生多个控制信号。
19.权利要求16的串行时钟数据恢复电路，进一步包括一个第一开关，该第一开关耦合到该参考时钟以及该控制电路，该第一开关响应于来自该控制电路的控制信号而选择该多个时钟信号中的一个时钟信号。
20.权利要求16的串行时钟数据恢复电路，进一步包括一个第二开关，该第二开关耦合到该多个延迟单元以及该控制电路，该第二开关响应于来自该控制电路的控制信号而选择该多个延迟信号中的一个延迟信号。
21.权利要求16的串行时钟数据恢复电路，进一步包括一个第三开关，该第三开关耦合到该第二延迟锁定环以及该控制电路，该第三开关响应于来自该控制电路的控制信号，使该第二延迟锁定环进入一封闭操作模式。
22.权利要求21的串行时钟数据恢复电路，其中当响应于来自该控制电路的控制信号选择该多个时钟信号中的一个时钟信号时，进入该封闭操作模式。
23.权利要求21的串行时钟数据恢复电路，其中当响应于来自该控制电路的控制信号选择该多个延迟信号中的一个延迟信号时，进入该封闭操作模式。
24.权利要求21的串行时钟数据恢复电路，其中，进入该封闭操作模式的时间少于多个时钟信号中所选定的时钟信号的两个周期。
25.权利要求16的串行时钟数据恢复电路，其中第二延迟锁定环由多个延迟单元构成，并且其中多个反馈信号由多个延迟单元产生并提供给采样阵列。
CN2007101596905A 2006-09-25 2007-09-25 从串行数据流恢复时序信息的方法、系统及串行时钟数据恢复电路 Active CN101188490B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US84734206P 2006-09-25 2006-09-25
US60/847,342 2006-09-25

Publications (2)

Publication Number Publication Date
CN101188490A true CN101188490A (zh) 2008-05-28
CN101188490B CN101188490B (zh) 2013-04-10

Family

ID=38917733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101596905A Active CN101188490B (zh) 2006-09-25 2007-09-25 从串行数据流恢复时序信息的方法、系统及串行时钟数据恢复电路

Country Status (6)

Country Link
US (1) US8160192B2 (zh)
EP (1) EP1903712B1 (zh)
JP (2) JP5269387B2 (zh)
KR (1) KR101421481B1 (zh)
CN (1) CN101188490B (zh)
TW (1) TWI369115B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594337A (zh) * 2010-12-17 2012-07-18 Nxp股份有限公司 多相位时钟和数据恢复系统
CN110086463A (zh) * 2019-05-17 2019-08-02 湖北京邦科技有限公司 延迟电路和包括该延迟电路的半导体装置
CN111211883A (zh) * 2018-11-22 2020-05-29 三星电子株式会社 配置为调整用于恢复数据的采样定时的电子电路

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7742507B1 (en) * 2006-03-28 2010-06-22 Nortel Networks Limited Method and system for phase and byte alignment on a multiplexed high speed bus
US8204166B2 (en) * 2007-10-08 2012-06-19 Freescale Semiconductor, Inc. Clock circuit with clock transfer capability and method
GB2456517A (en) * 2008-01-15 2009-07-22 Andrzej Radecki Serial data communication circuit for use with transmission lines using both data and clock to enable recovery of data synchronously
KR20100129017A (ko) * 2009-05-29 2010-12-08 칭화대학교 지연 동기 루프 및 이를 포함하는 전자 장치
US8878792B2 (en) * 2009-08-13 2014-11-04 Samsung Electronics Co., Ltd. Clock and data recovery circuit of a source driver and a display device
US8222941B2 (en) * 2010-04-14 2012-07-17 Himax Technologies Limited Phase selector
US8548323B2 (en) * 2010-04-23 2013-10-01 Broadcom Corporation Daisy chainable ONU
WO2012025982A1 (ja) 2010-08-23 2012-03-01 トヨタ自動車株式会社 電気加熱式触媒
JP2012149604A (ja) 2011-01-20 2012-08-09 Ibiden Co Ltd 保持シール材、排ガス浄化装置、及び、排ガス浄化装置の製造方法
US9331878B2 (en) * 2011-06-14 2016-05-03 Agency For Science, Technology And Research Frequency shift keying transmitter
JP5673852B2 (ja) 2011-11-02 2015-02-18 トヨタ自動車株式会社 電気加熱式触媒の制御装置
TWI449926B (zh) * 2012-04-09 2014-08-21 Wistron Corp 傳輸介面及判斷傳輸訊號之方法
TWI487287B (zh) * 2013-01-11 2015-06-01 Himax Tech Ltd 資料及時脈恢復裝置
CN104253620B (zh) * 2014-09-17 2016-03-30 清华大学 一种新型的高速串行接口发射机
CN105991136B (zh) * 2015-03-03 2020-12-01 上海联影医疗科技股份有限公司 模数转换器的串行接口及其数据对齐方法和装置
US11380395B2 (en) * 2020-09-04 2022-07-05 Micron Technology, Inc. Access command delay using delay locked loop (DLL) circuitry

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247903A (ja) * 1997-03-04 1998-09-14 Oki Electric Ind Co Ltd ビット同期回路
US6100735A (en) * 1998-11-19 2000-08-08 Centillium Communications, Inc. Segmented dual delay-locked loop for precise variable-phase clock generation
JP2001186111A (ja) * 1999-12-24 2001-07-06 Nec Corp ビット同期回路
JP4526194B2 (ja) * 2001-01-11 2010-08-18 ルネサスエレクトロニクス株式会社 オーバーサンプリングクロックリカバリ方法及び回路
KR100400041B1 (ko) * 2001-04-20 2003-09-29 삼성전자주식회사 정밀한 위상 조절이 가능한 지연 동기 루프 및 위상 조절방법
US7154978B2 (en) * 2001-11-02 2006-12-26 Motorola, Inc. Cascaded delay locked loop circuit
GB2385728B (en) * 2002-02-26 2006-07-12 Fujitsu Ltd Clock recovery circuitry
DE102004014695B4 (de) * 2003-03-26 2007-08-16 Infineon Technologies Ag Takt- und Datenwiedergewinnungseinheit
US6861886B1 (en) * 2003-05-21 2005-03-01 National Semiconductor Corporation Clock deskew protocol using a delay-locked loop
CN1307566C (zh) * 2003-10-29 2007-03-28 威盛电子股份有限公司 时钟及数据恢复电路
EP1686388A4 (en) * 2003-11-20 2009-01-07 Advantest Corp TIMING COMPARATOR, DATA SAMPLING DEVICE, AND TEST DEVICE
US7034597B1 (en) * 2004-09-03 2006-04-25 Ami Semiconductor, Inc. Dynamic phase alignment of a clock and data signal using an adjustable clock delay line
TWI256539B (en) 2004-11-09 2006-06-11 Realtek Semiconductor Corp Apparatus and method for generating a clock signal
US8085880B2 (en) * 2004-12-23 2011-12-27 Rambus Inc. Amplitude monitor for high-speed signals
US20070230646A1 (en) * 2006-03-28 2007-10-04 Talbot Gerald R Phase recovery from forward clock

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594337A (zh) * 2010-12-17 2012-07-18 Nxp股份有限公司 多相位时钟和数据恢复系统
CN111211883A (zh) * 2018-11-22 2020-05-29 三星电子株式会社 配置为调整用于恢复数据的采样定时的电子电路
CN110086463A (zh) * 2019-05-17 2019-08-02 湖北京邦科技有限公司 延迟电路和包括该延迟电路的半导体装置
CN110086463B (zh) * 2019-05-17 2024-06-07 湖北锐光科技有限公司 延迟电路和包括该延迟电路的半导体装置

Also Published As

Publication number Publication date
KR20080028341A (ko) 2008-03-31
JP2008099303A (ja) 2008-04-24
JP5269387B2 (ja) 2013-08-21
TW200828933A (en) 2008-07-01
US8160192B2 (en) 2012-04-17
EP1903712B1 (en) 2012-11-21
EP1903712A2 (en) 2008-03-26
CN101188490B (zh) 2013-04-10
EP1903712A3 (en) 2011-08-03
TWI369115B (en) 2012-07-21
US20080075222A1 (en) 2008-03-27
JP2013179671A (ja) 2013-09-09
KR101421481B1 (ko) 2014-07-22

Similar Documents

Publication Publication Date Title
CN101188490B (zh) 从串行数据流恢复时序信息的方法、系统及串行时钟数据恢复电路
CN101536313B (zh) 用于在fpga上的ddr3应用的读取对准实现
US7599457B2 (en) Clock-and-data-recovery system having a multi-phase clock generator for one or more channel circuits
CN101267204B (zh) 用于可编程逻辑器件中高速串行接口的与协议无关的自动速率协商
CN1909439B (zh) 可编程逻辑器件集成电路上用于高速串行数据接收机的解串器
US8170168B2 (en) Clock data recovery circuit
US20030080790A1 (en) Programmable divider with built-in programmable delay chain for high-speed/low power application
US9020053B2 (en) Clocking architectures in high-speed signaling systems
US20040084537A1 (en) Method and apparatus for data acquisition
US20070280392A1 (en) Clock and data recovery method and corresponding device
CN101018049B (zh) 延迟锁相回路
CN1532663A (zh) 用于从第一时钟域向第二时钟域传送数据的系统和方法
US6933761B2 (en) Techniques for dynamically selecting phases of oscillator signals
EP1798887B1 (en) Isochronous synchronizer
US20040225910A1 (en) Controller arrangement for a programmable clock synchronizer
CN102754407B (zh) 串行接收机及其方法与通信系统
CN101071553A (zh) 数据恢复装置与方法
US7675336B1 (en) Clock duty cycle recovery circuit
JP2007312321A (ja) シリアル・パラレル変換用の半導体集積回路
EP1743430B1 (en) Serial self-adaptable transmission line
Zhang et al. High-Speed Data Transfer Based on SERDES
TWI326997B (en) A working method of multiplexer
CN117151011A (zh) 一种时钟切换系统、方法、装置、计算机设备和存储介质
Du A CDR with a digital threshold decision technique and a cyclic reference injected DLL frequency multiplier wtih a period error compensation loop
WO2007126820A1 (en) Phase recovery from forward clock

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151209

Address after: oregon

Patentee after: LATTICE SEMICONDUCTOR CORPORATION

Address before: American California

Patentee before: Silicon Image Inc. A. Delaware C.