CN101188250B - 包括场效应晶体管的半导体器件及其形成方法 - Google Patents

包括场效应晶体管的半导体器件及其形成方法 Download PDF

Info

Publication number
CN101188250B
CN101188250B CN200710305140XA CN200710305140A CN101188250B CN 101188250 B CN101188250 B CN 101188250B CN 200710305140X A CN200710305140X A CN 200710305140XA CN 200710305140 A CN200710305140 A CN 200710305140A CN 101188250 B CN101188250 B CN 101188250B
Authority
CN
China
Prior art keywords
germanium
content
source
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710305140XA
Other languages
English (en)
Other versions
CN101188250A (zh
Inventor
金明宣
李化成
上野哲嗣
李�浩
李智惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101188250A publication Critical patent/CN101188250A/zh
Application granted granted Critical
Publication of CN101188250B publication Critical patent/CN101188250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Abstract

本发明公开了一种半导体器件及其形成方法。该半导体器件包括堆叠在衬底上的栅绝缘体和栅电极，填充凹槽区域的源/漏图形，该凹槽区域形成在邻近于该栅电极的相对侧面处，该源/漏图形由掺杂杂质的硅-锗构成，且金属硅化锗层布置在该源/漏图形上。该金属硅化锗层电连接到该源/漏图形。在该金属硅化锗层中的锗的含量和硅的含量的总和中的锗的含量的比例低于在该源/漏图形中的锗的含量和硅的含量的总和中的锗的含量的比例。

Description

包括场效应晶体管的半导体器件及其形成方法
技术领域
本发明涉及一种半导体器件及其形成方法。更特别地，本发明涉及一种包括场效应晶体管的半导体器件及其形成方法。
背景技术
场效应晶体管(在下文中称作“晶体管”)是一种构成半导体器件的元件。通常，晶体管包括彼此隔开地形成在半导体衬底上的源极区域和漏极区域以及布置成覆盖位于源极区域和漏极区域之间的沟道区域的顶部的栅电极。通过向衬底中注入掺杂离子而形成源极区域和漏极区域。栅电极通过插入在衬底和栅电极之间的栅氧化层与沟道区域绝缘。这种晶体管被广泛地用作构成半导体器件中的开关器件和/或逻辑电路的单个元件。
近些年来，半导体器件的处理速度已变得更快，同时其尺度已经减小。所以，晶体管的尺寸在减小。因此，晶体管的开启电流可能减小从而降低了晶体管的处理速度。并且，在晶体管的漏极区域(或源极区域)和接触结构之间的接触电阻可能增加从而降低该晶体管的处理速度。由于这些原因，半导体器件的处理速度可能降低。从而，人们进行了各种研究以提高高度集成的晶体管的处理速度。
发明内容
本发明的典型实施例涉及一种半导体器件及其形成方法。依照本发明的一个典型实施例，提供了一种半导体器件。该半导体器件包括堆叠在衬底上的栅绝缘体和栅电极，填充凹槽区域的源/漏图形，该凹槽区域形成在邻近栅电极的相对的侧面上，该源/漏图形由掺杂杂质的硅-锗(silicon-germanium)构成，以及布置在源/漏图形上的金属硅化锗(metal germanosilicide)层。该金属硅化锗层电连接到该源/漏图形。并且，在该金属硅化锗层中锗的含量与硅的含量的总和中的锗的含量所占的比例低于在源/漏图形中锗的含量与硅的含量的总和中的锗的含量所占的比例。
依照本发明的一个典型实施例，提供了一种形成半导体器件的方法。该方法包括在衬底上形成栅极图形，该栅极图形包括堆叠在该衬底上的栅绝缘体和栅电极，蚀刻与该栅极图形的相对的侧面相邻的衬底以形成凹槽区域，形成掺杂杂质的硅-锗的源/漏图形来填充该凹槽区域；在源/漏图形上形成硅-锗封盖层；在该封盖层上形成金属层并且通过实施退火工艺使该金属层与封盖层发生反应以形成金属硅化锗层，其中在该封盖层中锗的含量与硅的含量的总和中的锗的含量所占的比例低于在源/漏图形中锗的含量与硅的含量的总和中的锗的含量所占的比例。
附图说明
图1-6是描述根据本发明的一个典型实施例的形成半导体器件的方法的截面图。
图7A是表示在根据本发明的一个典型实施例的形成半导体器件的方法中在封盖层中的一种锗浓度的曲线图。
图7B是表示在根据本发明的一个典型实施例的形成半导体器件的方法中在封盖层中的另一种锗浓度的曲线图。
图7C是表示在根据本发明的一个典型实施例的形成半导体器件的方法中在封盖层中的又一种锗浓度的曲线图。
图8是根据本发明的一个典型实施例的半导体器件的截面图。
图9是根据本发明的一个典型实施例的半导体器件的截面图。
具体实施方式
可是，本发明可以以多种不同的形式实现，并且不应当理解为限制于这里所述的典型实施例。在该附图中，该层和区域的厚度为了清楚而被夸大。也应理解，当提到一层在另一层或衬底“上”时，那可以是直接在该另一层或衬底上，或者也可能存在中间层。同样的附图标记始终代表同样的元件。
图1-6是描述根据本发明的一个典型实施例的形成半导体器件的方法的截面图。
根据图1，器件隔离层102形成在半导体衬底100(在下文中称作“衬底”)上，从而限定有源区。例如，该衬底100可以是硅衬底。该器件隔离层102可以是沟槽隔离层。该有源区掺杂第一类型杂质。
栅极图形110形成在该有源区上。该栅极图形110包括栅绝缘体104、栅电极106和硬掩模图形108，它们按所给出的顺序堆叠。例如，该栅绝缘体104可以由氧化物形成。可选择的，该栅绝缘体104可以由另一种绝缘材料形成。该栅电极106由导电材料形成。该栅电极106可以包含选自由例如掺杂硅、导电金属氮化物(例如氮化钛，氮化钽等)、金属(例如钨，钼等)和金属硅化物构成的组中的至少一种。
用该栅极图形110作为掩模，将第二类型杂质离子注入到有源区以形成杂质掺杂区111。有时，可以省略形成该杂质掺杂区111。
间隔壁层形成在该衬底100的整个表面上。各向异性地蚀刻该间隔壁层以在栅极图形110的相对的侧壁上形成栅间隔壁112。栅间隔壁112由绝缘材料形成。该硬掩模图形108和该栅间隔壁112都是由相对于该有源区(例如该衬底100)具有蚀刻选择性的绝缘材料构成。该硬掩模图形108和该栅间隔壁112具有相对于彼此的蚀刻选择性。在这种情况下，该硬掩模图形108可以由氮化物和氧化物中的一种形成，则该栅间隔壁112可以由另一种形成。可选择的，该硬掩模图形108和该栅间隔壁112可以包括具有相同蚀刻速率的材料。在这种情况下，该硬掩模图形108和该栅间隔壁112都包括氮化物。
参考图2，使用该栅极图形110和该栅间隔壁112作为掩模，蚀刻该有源区以形成凹槽区域115。例如可以通过各向异性蚀刻的方法形成该凹槽区域115。在这种情况下，可以在该凹槽区域115形成之后执行修整工艺。该修整工艺包括热氧化工艺和用于移除热氧化层的湿法刻蚀工艺。由于该修整工艺，可以修复该凹槽区域115的侧壁和底部表面的刻蚀损伤。在通过各向异性刻蚀的方法形成该凹槽区域115的情况下，可以实施形成杂质掺杂区111的工艺。
可选择的，可以通过各向同性蚀刻的方法，尤其是湿法蚀刻，以形成该凹槽区域115。在这种情况下，该凹槽区域115可以延伸到该栅间隔壁112下面。当用湿法刻蚀的方法形成该凹槽区域115时，该修整工艺可以省略。该凹槽区域115延伸到该栅间隔壁112下面，所以该杂质掺杂区111可以省略。
在本发明的典型实施例中，该凹槽区域115用各向异性刻蚀的方法形成。该杂质掺杂区111的一部分可以仍保留在该栅间隔壁112之下。
参考图3，形成源/漏图形117来填充该凹槽区域115。该源/漏图形117完全填充该凹槽区域115。该源/漏图形117的顶表面可以高于该有源区的顶表面。例如，由硅-锗形成该源/漏图形117。由于锗的原子大小大于硅的原子大小，所以由硅-锗形成的源/漏图形117提供压缩力到在该栅电极106之下的沟道区域。因此，当晶体管开启时，沿沟道区迁移的载流子的迁移率增长。结果，包含该源/漏图形117的晶体管的处理速度被提高以增加高度集成的半导体器件的处理速度。
为了获得足够有效的载流子迁移率，在源/漏图形117中的硅的含量与锗的含量的总和中锗的含量所占的比例为约百分之15至约百分之90(其中，锗的含量是指锗原子的数量，并且硅的含量是指硅原子的数量)。在图形或层中锗的含量在硅的含量与锗的含量的总和中所占的比例在下文中将被定义为锗的比例。因此，在源/漏图形117中的硅的含量与锗的含量的总和中锗的含量所占的比例可以被定义为源/漏图形117的锗的比例。例如，该源/漏图形117的锗的比例为约百分之15至约百分之30。
例如，沿沟道区域迁移的空穴迁移率可能由于该源/漏图形117的压缩力而增加。因此，可能第一类型杂质是N型杂质，第二类型杂质是P型杂质。即，该包括源/漏图形117的晶体管是PMOS晶体管。该栅电极106可以具有适合该PMOS晶体管的栅极的功函数。例如，该栅电极106可以由掺杂P型杂质的硅形成。可选择的，该栅电极106可以由其他导电材料形成，该导电材料具有接近硅的价带的功函数。
例如，可以通过选择性外延生长的方法形成源/漏图形117。因此，该源/漏图形117由于衬底100将呈现单晶状态。该源/漏图形117由第二类型杂质掺杂。即，该源/漏图形117由例如掺杂的锗-硅形成。该源/漏图形117可以用例如原位掺杂的方法掺杂。可选择的，该源/漏图形117可以用例如离子注入的方法掺杂。该杂质掺杂区域111与该源/漏图形117横向接触以与之电连通。该杂质掺杂区域111的掺杂浓度可以远远低于或者接近该源/漏图形117的掺杂浓度。
参考图4，移除该硬掩模图形108来暴露该由掺杂硅形成的栅电极106的顶表面。该硬掩模图形108和该栅间隔壁112具有相对彼此的刻蚀选择性。在该栅电极106由除了掺杂硅以外的另一种导电材料形成的情况下，可以省略用于移除该硬掩模108的工艺。
第一封盖层120形成在源/漏图形117的顶表面上。该第一封盖层120由硅-锗形成。第一封盖层120的锗的比例低于源/漏图形117的锗的比例。例如，该第一封盖层120是由选择性外延生长的方法形成。所以，该第一封盖层120可以只形成在源/漏图形117上。由于该源/漏图形117，该第一封盖层120可能呈现单晶状态。当该第一封盖层120形成时，第二封盖层122可以形成在暴露的栅电极106上。该第二封盖层122也是由例如硅-锗形成。该第二封盖层122可能呈现多晶状态。该第一封盖层120可能呈现未掺杂状态。可选择的，该第一封盖层120可以掺杂第二类型杂质。
如上所述，该第一封盖层120的锗的比例低于该源/漏图形117的锗的比例。例如，该第一封盖层120的锗的比例为约百分之5至约百分之10。该硅-锗的第一封盖层120形成在硅-锗源/漏图形117上以提高该第一封盖层120的生长速率。
如果用外延生长法在锗的比例为约百分之20的硅-锗层上形成纯硅层，那么该纯硅层的生长速率可能接近每秒0.03埃。相反，如果在锗的比例为约百分之20的硅-锗层上形成锗的比例为约百分之10的硅-锗层，那么该锗的比例为约百分之10的硅-锗层的生长速率可能接近每秒0.15埃。即，具有锗的比例为约百分之10的硅-锗层的生长速率大约是纯硅层的生长速率的五倍。
总之，该第一封盖层120可以由硅-锗形成以使第一封盖层的生产量高于在源/漏图形117上形成纯硅层的情况。
锗在第一封盖层120中的浓度可能具有多种形态，接下来将参考图7A，7B和7C描述。
图7A是描述在根据本发明的一个典型实施例的形成半导体器件的方法中在封盖层中的一种锗浓度的曲线图，且图7B是描述在根据本发明的形成半导体器件的方法中在封盖层中的另一锗浓度的曲线图。图7C仍然是描述在根据本发明的一个典型实施例的形成半导体器件的方法中在封盖层中的又一锗浓度的曲线图。在这些曲线图中，X轴表示距离封盖层顶表面的深度，Y轴表示锗浓度。
如上文所述，参考图4、7A、7B和7C，第一封盖层120的锗的比例低于源/漏图形117的锗的比例。该源/漏图形117的锗浓度在整个源/漏图形117中大体一致。该第一封盖层120的锗浓度和该源/漏图形117的锗浓度是不连续的。如图7A所示，该第一封盖层120的锗浓度在整个第一封盖层120中是大体一致的。
可选择的，如图7B和7C所示，该第一封盖层120顶表面的锗浓度可能低于该第一封盖层120的底表面的锗浓度。在这种情况下，第一封盖层120顶表面的锗的比例和该第一封盖层120的底表面的锗的比例可能都是大约百分之5至大约百分之10。
例如，如图7B描述的，该第一封盖层120的锗浓度可以从第一封盖层120的底表面到顶表面逐步减小。可选择的，如图7C所示，该第一封盖层120的锗浓度可以从第一封盖层120的底表面到第二封盖层122的顶表面非连续地减小。换句话说，该第一封盖层120可以包括多个具有大体一致的锗浓度并且按顺序堆叠的区域。在该多个区域中的一对相邻区域中，上面的一个的锗浓度低于下面的一个的。
形成在该栅电极106上的第二封盖层122的锗的比例、锗浓度和锗浓度的分布形态可以与第一封盖层120的那些是一样的。
参考图5，金属层123形成在包括第一封盖层120和第二封盖层122在内的衬底100的全部表面上。例如，该金属层123可以由镍形成。可选择的，该金属层123可以由其他金属例如钴或钛形成。该金属层123与第一封盖层120和第二封盖层122接触。
参考图6，对包括金属层123的衬底100执行退火工艺，使得该金属层123和该第一封盖层120相互反应。这样，第一金属硅化锗层125形成在该源/漏图形117上。该退火工艺也可以使该金属层123和该第二封盖层相互反应，在该栅电极106上形成第二金属硅化锗层。该第一金属硅化锗层125包括该金属层123的金属以及第一封盖层120的锗和硅。该第二金属硅化锗层127包括该金属层123的金属以及第二封盖层122的硅和锗。在该第一封盖层120掺杂杂质的情况下，该第一金属硅化锗层125和第二金属硅化锗层127可能进一步包含杂质。该形成金属层123的工艺和该退火工艺包括在锗硅化工艺中。
该退火工艺可以与形成该金属层123的工艺原位实施。可选择的，该退火工艺可以在形成该金属层123后进行。特别是在由镍制成金属层123的情况下，该退火工艺可以包括第一退火处理和第二退火处理。该第一退火处理的工艺温度低于第二退火处理的工艺温度。可以在大约300摄氏度到大约400摄氏度的温度范围进行第一退火处理，并且可以在大约400摄氏度至大约450摄氏度的温度范围进行第二退火处理。
在该金属层123由镍制成的情况下，该第一金属硅化锗层125和第二金属硅化锗层127由硅化锗镍形成。在该金属层123由钴或钛制成的情况下，该第一金属硅化锗层125和第二金属硅化锗层127由硅化锗钴或硅化锗钛形成。
由于该第一封盖层120，该第一金属硅化锗层125的锗的比例低于源/漏图形117的锗的比例。由于该第一封盖层120，该第一金属硅化锗层125的锗的比例为大约百分之5至大约百分之10。该第一金属硅化锗层125的锗的比例的分布由该第一封盖层120引起。因此，该第一金属硅化锗层125的锗浓度始终一致。可选择的，该第一金属硅化锗层125的顶表面的锗浓度可能低于该第一金属硅化锗层125的底表面的锗浓度。在这种情况下，该第一金属硅化锗层125的锗浓度可以从底表面到顶表面逐渐减小或非连续地减小。第二金属硅化锗层127的锗的比例、锗浓度和锗浓度的分布形态可以与第一金属硅化锗层125的那些是一样的。
在退火工艺的过程中，该金属层123可能与该第一封盖层120和第二封盖层122的上部反应。这样，该第一封盖层120的下部120’可以保留在该第一金属硅化锗层125和该源/漏图形117之间。更进一步的，该第二封盖层122的下部122’可以保留在该第二金属硅化锗层127和该栅电极106之间。该保留的下部120’被定义为第一缓冲导电图形120’，并且该保留的上部122’被定义为第二缓冲导电图形122’。在这种情况下，该第一封盖层120为掺杂有第二类型杂质的状态。因此，该第一金属硅化锗层125和第二金属硅化锗层127通过该第一导电图形120’和第二导电图形122’分别电连接到该源/漏图形117和该栅电极106。
该第一金属硅化锗层125的锗的比例等于或小于该第一缓冲导电图形120’的锗的比例。该第一和第二缓冲导电图形120’和122’分别是该第一封盖层120的下部和该第二封盖层122的下部。
可选择的，在退火工艺中，该金属层123与该第一封盖层120的全部反应以形成图9中的金属硅化锗层125’。该金属硅化锗层125’可能与该源/漏图形117直接接触。在这种情况下，该第一封盖层120可以掺杂第二类型杂质或不掺杂。由于在金属(特别是例如镍)和硅之间的结合力大于在金属(特别是例如镍)和锗之间的结合力，所以锗可能用来抑制金属-硅的结合。为此，在执行锗硅化工艺以形成如图9所示的半导体器件的过程中，该具有非连续的高锗的比例的源/漏图形117可以作为反应屏障。
其后，在退火工艺过程中移除该金属层123’的未反应部分以形成如图8或9所示的半导体器件。
如上所述，该第一金属硅化锗层125由该金属层123与该第一封盖层120反应形成，该第一封盖层120具有比源/漏图形117低的锗浓度。更确切的说，该第一金属硅化锗层125的锗浓度由于该第一封盖层120而变小。因此，该第一金属硅化锗层125的电阻可以减小，并且可以抑制在该第一金属硅化锗层125的边界处的退化。第一金属硅化锗层125的边界是指该第一金属硅化锗层125和该第一缓冲导电图形120’之间的边界，或者在第一金属硅化锗层125和该源/漏图形117之间的边界。结果，在该源/漏图形117和与该第一金属硅化锗层125接触的接触结构之间的电阻减小以获得高处理速度的晶体管。
在金属硅化锗的锗浓度增长的情况下，金属-硅-锗三元化合物的凝聚量(agglomerate amount)增加。这样，该金属硅化锗的电阻可以增加并且在该金属锗硅的边界处的特性可以退化。在硅-锗层中在硅的含量与锗的含量的总和中的锗的含量的比例为约百分之15或更高的情况下，该凝聚量可以显著增加。
可选择的，根据前面所述的典型实施例，在该具有大约百分之5到大约百分之10低的锗的比例的第一封盖层120形成在具有大约百分之15或更高的锗的比例的源/漏图形117上之后，执行该锗硅化工艺以形成该第一金属硅化锗层125。这样，该第一金属层硅化锗层125的锗的比例可以减少以大大降低上述凝聚量。结果，该第一金属硅化锗层125的电阻可以变小并且可以抑制边界特性的退化。
由于该第一封盖层120，该第一金属硅化锗层125形成在该源/漏图形117上以防止金属渗透到该沟道区域中。这样，可以获得具有有益特性的晶体管。
根据上文所述的方法，该第一封盖层120具有比该源/漏图形117小的锗的比例。所以，该第一金属硅化锗层125的电阻可以降低，并且可以抑制该边界特性的退化。由于该第一封盖层120具有少量的锗，所以该第一封盖层120的生长速率可能增加。这样，形成晶体管所需的时间减少而提高生产量并且获得具有高处理速度和有益特性的晶体管。
下面将参考附图描述根据本发明的一个典型实施例的半导体器件。
图8描述了根据本发明的一个典型实施例的半导体器件。参考图8，器件隔离层102布置在半导体衬底100上以限定有源区。该有源区为衬底100的一部分且由第一类型杂质掺杂。栅绝缘体102和栅电极106按顺序堆叠在该有源区上。布置源/漏图形117以填充形成在相邻于该栅电极106的相对侧面的有源区上的凹槽区域115。该源/漏图形117由例如掺杂的硅-锗(由第二类型杂质掺杂的硅)构成。该源/漏图形117的锗的比例为约百分之15至约百分之90。例如，该源/漏图形117的锗的比例可以是大约百分之15至大约百分之30。
栅间隔壁112布置在该栅电极106的相对的侧壁上。掺杂第二类型杂质的杂质掺杂区域111可以布置在该栅间隔壁112下方的该有源区上。该杂质掺杂区域111与该源/漏图形117横向接触。布置以填充该凹槽区域115的该源/漏图形117可以延伸到该栅隔离112下面。在这种情况下，可以省略该杂质掺杂区111。
该第一类型杂质为N型杂质，且该第二类型杂质为P型杂质。即，包括栅电极106和源/漏图形117的晶体管为PMOS晶体管。
第一金属硅化锗层125布置在该源/漏图形117上。该第一金属硅化锗层125的锗的比例小于该源/漏图形117的锗的比例。例如，该第一金属硅化锗层125的锗的比例为大约百分之5至大约百分之10。如前面参考图6所描述的，该第一硅化锗层125的锗浓度基本上全部一致。可选择的，该第一金属硅化锗层125顶表面处的锗浓度低于该第一金属硅化锗层125底表面的锗浓度。在这种情况下，该第一金属硅化锗层125的锗浓度自底表面至顶表面逐渐减小或者非连续地减小。
第二金属硅化锗层127可以布置在该栅电极106上。该栅间隔壁112可以向上延伸以覆盖该第二金属硅化锗层127的相对的侧壁。该第二金属硅化锗层127的锗的比例和锗浓度可以与该第一金属硅化锗层125的那些相同。第一金属硅化锗层125和第二金属硅化锗层127中的每个可以由例如硅化锗镍构成。可选择的，该第一金属硅化锗层125和第二金属硅化锗层127中的每个可以包括例如钴或钛。
第一缓冲导电图形120’可以插置在该第一金属硅化锗层125和该源/漏图形117之间。第二导电缓冲122’可以插置在该第二金属硅化锗层125和该栅电极106之间。该第一和第二缓冲导电图形120’和122’中的每个由硅-锗构成，并且由第二类型杂质掺杂。这样，该第一金属硅化锗层125通过该第一缓冲导电图形120’与该源/漏图形117电连接。在第一缓冲导电图形120’和第二缓冲导电图形122’中的锗的性质在前面参考图6已经描述，在此不在重复。
下面将参考附图描述根据本发明的另一个典型实施例的半导体器件。
图9描述了根据本发明的另一个典型实施例的半导体器件。参考图9，布置源/漏图形117以填充形成在邻近栅电极106的相对的侧面处的有源区的凹槽区域115。第一金属硅化锗层125’布置在该源/漏图形117上。该金属硅化锗层125’与该源/漏图形117直接接触。第二金属硅化锗层127’可以布置在该栅电极106上。该第二金属硅化锗层127’与该栅电极106直接接触。
该第一金属硅化锗层125’的锗的比例低于该源/漏图形117的锗的比例。例如，该第一金属硅化锗层125’的锗的比例为大约百分之5至大约百分之10。该第一硅化锗层125’的锗浓度基本上全部一致。可选择的，该第一金属硅化锗层125’的顶表面的锗浓度可以低于该第一金属硅化锗层125’的底表面的锗浓度。在这种情况下，该第一金属硅化锗层125’的锗浓度可以自底表面至顶表面逐渐减小或非连续地减小。
该第二金属硅化锗层127’的锗的比例和锗浓度可以与该第一金属硅化锗层125’的那些相等。该第一金属硅化锗层125’和第二金属硅化锗层127’中的每个可以由例如硅化锗镍、硅化锗钴或硅化锗钛构成。
总之，可以形成硅-锗的源/漏图形以填充形成在邻近于栅电极的相对侧面处的凹槽区域。这样，该源/漏图形可以对在该栅电极下方的沟道区域提供压缩力以提高沿沟道区域迁移的载流子的迁移率。结果，就可以得到具有高处理速度的晶体管。硅-锗封盖层可以形成在该源/漏图形上，以使该封盖层和金属层在锗硅化工艺中相互反应。该封盖层的锗的比例低于该源/漏图形的锗的比例。这样，该封盖层的生长速率可以增加以提高半导体器件的产量。并且，该形成在源/漏图形上的金属锗硅的电阻可以减小，并且可以抑制边界特性退化。结果，晶体管的处理速度可以进一步提高。由于该封盖层和该金属层相互反应，所以该硅化锗层和该沟道区域之间的距离可以增加以防止在锗硅化工艺中使用的金属渗透到沟道区域中。这样，就可以获得具有有益特性的高速晶体管。
已经对本发明的典型实施例进行了描述，还应注意到，在不背离由的权利要求的边界所限定的本发明的范围和精神的前提下，可以形成多种替换、修正和变化，这些对本领域技术人员来说是显而易见的。

Claims (26)

1.一种半导体器件，包括：
堆叠在衬底上的栅绝缘体和栅电极；
填充凹槽区域的源/漏图形，该凹槽区域形成在与该栅电极相邻的相对的侧面处，该源/漏图形由掺杂了杂质的硅-锗构成；和
布置在该源/漏图形上的金属硅化锗层，该金属硅化锗层电连接到该源/漏图形，
其中在该金属硅化锗层中的锗的含量和硅的含量的总和中的锗的含量的比例低于在该源/漏图形中的锗的含量和硅的含量的总和中的锗的含量的比例。
2.根据权利要求1所述的半导体器件，其中在该源/漏图形中的锗的含量和硅的含量的总和中的锗的含量的比例为百分之15至百分之90。
3.根据权利要求1所述的半导体器件，其中在该金属硅化锗层中的锗的含量和硅的含量的总和中的锗的含量的比例为百分之5至百分之10。
4.根据权利要求1所述的半导体器件，还包括：
栅间隔壁，布置在该栅电极的相对的侧壁上。
5.根据权利要求1所述的半导体器件，其中该衬底由N型杂质掺杂，且该源/漏图形由P型杂质掺杂。
6.根据权利要求1所述的半导体器件，其中该金属硅化锗层的锗浓度在整个该金属硅化锗层中基本上一致。
7.根据权利要求1所述的半导体器件，其中该金属硅化锗层的顶表面处的锗浓度低于该金属硅化锗层的底表面处的锗浓度。
8.根据权利要求1所述的半导体器件，其中该金属硅化锗层与该源/漏图形直接接触。
9.根据权利要求1所述的半导体器件，还包括：
缓冲导电图形，插置于该金属硅化锗层和该源/漏图形之间，并且掺杂了与该源/漏图形相同类型的杂质，
其中该缓冲导电图形由硅-锗构成；并且
其中在该缓冲导电图形中的锗的含量和硅的含量的总和中的锗的含量的比例低于在该源/漏图形中的锗的含量和硅的含量的总和中的锗的含量的比例。
10.根据权利要求9所述的半导体器件，其中该金属硅化锗层中的锗的含量和硅的含量的总和中的锗的含量的比例等于或低于在该缓冲导电图形中的锗的含量和硅的含量的总和中的锗的含量的比例。
11.根据权利要求9所述的半导体器件，其中在该缓冲导电图形中的锗的含量和硅的含量的总和中的锗的含量的比例为百分之5至百分之10。
12.根据权利要求9所述的半导体器件，其中该缓冲导电图形的锗浓度在整个该缓冲导电图形中基本上一致。
13.根据权利要求9所述的半导体器件，其中在该缓冲导电图形的顶表面处的锗浓度低于在该缓冲导电图形的底表面处的锗浓度。
14.根据权利要求1所述的半导体器件，其中该金属硅化锗层由硅化锗镍构成。
15.一种形成半导体器件的方法，包括：
在衬底上形成栅极图形，该栅极图形包括堆叠在该衬底上的栅绝缘体和栅电极；
刻蚀与该栅极图形的相对的侧面相邻的衬底以形成凹槽区域；
形成掺杂有杂质的硅-锗的源/漏图形以填充该凹槽区域；
在该源/漏图形上形成硅-锗的封盖层；
在该封盖层上形成金属层；并且
通过执行退火工艺使该金属层与该封盖层相互反应以形成金属硅化锗层，
其中在该封盖层中的锗的含量和硅的含量的总和中的锗的含量的比例低于在该源/漏图形中的锗的含量和硅的含量的总和中的锗的含量的比例。
16.如权利要求15所述的方法，其中在该源/漏图形中的锗的含量和硅的含量的总和中的锗的含量的比例为百分之15至百分之90。
17.如权利要求15所述的方法，其中在该封盖层中的锗的含量和硅的含量的的总和中的锗的含量的比例为百分之5至百分之10。
18.如权利要求15所述的方法，在形成该凹槽区域之前还包括：
在该栅极图形的相对的侧壁上形成栅间隔壁，
其中通过使用该栅极图形和栅间隔壁作为掩模刻蚀该衬底而形成该凹槽区域。
19.如权利要求15所述的方法，其中该衬底由N型杂质掺杂，且该源/漏图形由P型杂质掺杂。
20.如权利要求15所述的方法，其中该封盖层的锗浓度在整个该封盖层中基本上一致。
21.如权利要求15所述的方法，其中在该封盖层的顶表面处的锗浓度低于在该封盖层的底表面处的锗浓度。
22.如权利要求15所述的方法，其中在该退火工艺中该封盖层的全部与该金属层发生反应，并且该金属硅化锗层形成得与该源/漏图形直接接触。
23.如权利要求15所述的方法，其中在该退火工艺中该封盖层的上部与该金属层反应，该封盖层的下部保留在该金属硅化锗层和该源/漏图形之间，并且该封盖层的该保留的部分掺杂有与该源/漏图形相同类型的杂质。
24.如权利要求15所述的方法，其中该金属层由镍形成以形成为硅化锗镍的金属硅化锗层。
25.如权利要求15所述的方法，在形成该金属硅化锗层之后还包括：
移除剩余的金属层。
26.如权利要求15所述的方法，其中该退火工艺包括第一退火处理和第二退火处理，并且该第一退火处理的工艺温度低于该第二退火处理的工艺温度。
CN200710305140XA 2006-09-20 2007-09-20 包括场效应晶体管的半导体器件及其形成方法 Active CN101188250B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR91360/06 2006-09-20
KR1020060091360A KR100798814B1 (ko) 2006-09-20 2006-09-20 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법

Publications (2)

Publication Number Publication Date
CN101188250A CN101188250A (zh) 2008-05-28
CN101188250B true CN101188250B (zh) 2011-01-26

Family

ID=39187694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710305140XA Active CN101188250B (zh) 2006-09-20 2007-09-20 包括场效应晶体管的半导体器件及其形成方法

Country Status (4)

Country Link
US (2) US7791146B2 (zh)
KR (1) KR100798814B1 (zh)
CN (1) CN101188250B (zh)
TW (1) TWI421949B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009015748B4 (de) * 2009-03-31 2014-05-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verringern des Silizidwiderstands in SiGe-enthaltenden Drain/Source-Gebieten von Transistoren
CN102214608A (zh) * 2010-04-09 2011-10-12 中国科学院微电子研究所 一种半导体器件及其制造方法
US8501569B2 (en) * 2011-06-10 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having gradient doping profile
TWI549298B (zh) * 2011-07-22 2016-09-11 聯華電子股份有限公司 具有磊晶結構之半導體元件
US8716750B2 (en) * 2011-07-25 2014-05-06 United Microelectronics Corp. Semiconductor device having epitaxial structures
US20140307997A1 (en) * 2011-12-20 2014-10-16 Hanan Bar Hybrid integration of group iii-v semiconductor devices on silicon
US8735255B2 (en) 2012-05-01 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device
US20140057399A1 (en) * 2012-08-24 2014-02-27 International Business Machines Corporation Using Fast Anneal to Form Uniform Ni(Pt)Si(Ge) Contacts on SiGe Layer
EP2704199B1 (en) 2012-09-03 2020-01-01 IMEC vzw Method of manufacturing a semiconductor device
CN104851911A (zh) * 2014-02-14 2015-08-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9202751B2 (en) * 2014-04-07 2015-12-01 Globalfoundries Inc. Transistor contacts self-aligned in two dimensions
KR102326316B1 (ko) * 2015-04-10 2021-11-16 삼성전자주식회사 반도체 소자의 제조 방법
US9806194B2 (en) * 2015-07-15 2017-10-31 Samsung Electronics Co., Ltd. FinFET with fin having different Ge doped region
US10522359B2 (en) * 2016-11-29 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming
US20210408275A1 (en) * 2020-06-26 2021-12-30 Intel Corporation Source or drain structures with high surface germanium concentration

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343881A (ja) * 2001-03-13 2002-11-29 Toshiba Corp 半導体装置及びその製造方法
CN1685520A (zh) * 2002-09-30 2005-10-19 先进微装置公司 具有镍锗硅化物栅极的mosfet及其形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050568A (ko) * 1999-01-12 2000-08-05 윤종용 융기된 소스/드레인 구조를 갖는 모스 트랜지스터 및 그 제조방법
JP3859439B2 (ja) * 1999-09-30 2006-12-20 シャープ株式会社 Ｍｏｓｆｅｔ構造の製造方法
KR20010045773A (ko) 1999-11-08 2001-06-05 윤종용 니켈 실리사이드막을 갖는 반도체 소자의 트랜지스터제조방법
KR100385857B1 (ko) * 2000-12-27 2003-06-02 한국전자통신연구원 SiGe MODFET 소자 제조방법
TWI284348B (en) 2002-07-01 2007-07-21 Macronix Int Co Ltd Method for fabricating raised source/drain of semiconductor device
US8097924B2 (en) * 2003-10-31 2012-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-shallow junction MOSFET having a high-k gate dielectric and in-situ doped selective epitaxy source/drain extensions and a method of making same
US6949482B2 (en) 2003-12-08 2005-09-27 Intel Corporation Method for improving transistor performance through reducing the salicide interface resistance
US6881635B1 (en) * 2004-03-23 2005-04-19 International Business Machines Corporation Strained silicon NMOS devices with embedded source/drain
US7321155B2 (en) * 2004-05-06 2008-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Offset spacer formation for strained channel CMOS transistor
US7413957B2 (en) * 2004-06-24 2008-08-19 Applied Materials, Inc. Methods for forming a transistor
US7135372B2 (en) * 2004-09-09 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon device manufacturing method
US7112848B2 (en) * 2004-09-13 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thin channel MOSFET with source/drain stressors
US20060091490A1 (en) * 2004-11-03 2006-05-04 Hung-Wei Chen Self-aligned gated p-i-n diode for ultra-fast switching
US7432559B2 (en) * 2006-09-19 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation on SiGe

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343881A (ja) * 2001-03-13 2002-11-29 Toshiba Corp 半導体装置及びその製造方法
CN1685520A (zh) * 2002-09-30 2005-10-19 先进微装置公司 具有镍锗硅化物栅极的mosfet及其形成方法

Also Published As

Publication number Publication date
US20080067609A1 (en) 2008-03-20
US7791146B2 (en) 2010-09-07
TW200822238A (en) 2008-05-16
US8338261B2 (en) 2012-12-25
KR100798814B1 (ko) 2008-01-28
CN101188250A (zh) 2008-05-28
US20100304543A1 (en) 2010-12-02
TWI421949B (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
CN101188250B (zh) 包括场效应晶体管的半导体器件及其形成方法
CN104377199B (zh) 嵌入在mos器件中的锗阻挡件
KR101639771B1 (ko) 패싯 형상의 실리사이드 콘택들을 갖는 반도체 디바이스, 및 관련 제조 방법
CN1130762C (zh) 减少寄生电阻和电容的场效应晶体管及其制造方法
EP3392905B1 (en) Pmos transistor strain optimization with raised junction regions
CN102983165B (zh) 控制沟道厚度的FinFET设计
US6621131B2 (en) Semiconductor transistor having a stressed channel
US9070774B2 (en) Process for fabricating silicon-on-nothing MOSFETs
CN101677110B (zh) 用于通过减少自对准硅化物界面电阻改善晶体管性能的方法
CN101836282B (zh) 具有较低接触电阻的mos结构及其制造方法
CN101834141B (zh) 一种不对称型源漏场效应晶体管的制备方法
US20080067545A1 (en) Semiconductor device including field effect transistor and method of forming the same
KR100440840B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN101145576B (zh) 沟槽型mos晶体管及其制造方法
US7670914B2 (en) Methods for fabricating multiple finger transistors
CN103545370A (zh) 用于功率mos晶体管的装置和方法
CN104347688A (zh) 调节mos器件中的锗百分比
KR101753076B1 (ko) 채널과 드레인 영역들 사이의 도핑 영역들을 포함하는 전자 디바이스 및 이를 형성하는 공정
JP2009099702A (ja) 半導体装置及びその製造方法
CN101268543A (zh) 用于更低的米勒电容和改善的驱动电流的单个栅极上的多个低和高介电常数栅级氧化物
KR20110092222A (ko) 매립된 절연 층 및 그를 통해 연장하는 수직 도전 구조를 포함하는 전자 디바이스 및 이를 형성하는 공정
US20130337644A1 (en) Method and Apparatus for Forming a Semiconductor Gate
JP2009524260A (ja) エピタキシャル成長したソース・ドレインに選択的に堆積させたキャッピング層の構造および製造方法
US7183593B2 (en) Heterostructure resistor and method of forming the same
JP2008270575A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant