CN101176258B - 锁相环、用于锁相环的相位检测方法及使用其的接收器 - Google Patents

锁相环、用于锁相环的相位检测方法及使用其的接收器 Download PDF

Info

Publication number
CN101176258B
CN101176258B CN2006800161863A CN200680016186A CN101176258B CN 101176258 B CN101176258 B CN 101176258B CN 2006800161863 A CN2006800161863 A CN 2006800161863A CN 200680016186 A CN200680016186 A CN 200680016186A CN 101176258 B CN101176258 B CN 101176258B
Authority
CN
China
Prior art keywords
signal
input signal
valued
real
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800161863A
Other languages
English (en)
Other versions
CN101176258A (zh
Inventor
卢熙琎
尹秀真
金民龟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101176258A publication Critical patent/CN101176258A/zh
Application granted granted Critical
Publication of CN101176258B publication Critical patent/CN101176258B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G01R25/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller, or for passing one of the input signals as output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

提供了一种锁相环(PLL)，用于在相位检测期间改进采集状态中的采集性能、同时防止在低SNR环境下稳定状态中的性能劣化，一种用于PLL的相位检测方法，以及一种使用其的接收器。该PLL使用输入信号和反馈信号确定输入信号所属的时间段，通过使用为该确定的时间段设置的公式(或算法)输出对应于该输入信号的误差信号，根据误差信号振荡预定的频率信号，并将振荡的信号反馈。

Description

锁相环、用于锁相环的相位检测方法及使用其的接收器 
技术领域
本发明一般涉及用于恢复载波信号的相位的装置和方法。具体地，本发明涉及锁相环(PLL)、用于PLL的相位检测方法、以及使用其的接收器。 
背景技术
图1是根据第一种传统技术系统的PLL电路的方框图。 
参照图1，该PLL电路包括：相位检测器101，用于提取输入信号xn和反馈信号vn之间的相位位移分量；环路滤波器(LF)102，用于基于从相位检测器101接收的误差信号en，控制该环路的运行特征；以及数控振荡器(NCO)103，用于根据LF102的输出振荡反馈信号vn。 
为了简化后续描述，该PLL将在以下描述，主要集中在配置为包括乘法器的相位检测器。 
为了检测输入信号xn和反馈信号vn之间的相位差，相位检测器101包括：乘法器111，用于将输入信号xn和反馈信号vn相乘，并输出作为结果的乘积信号cn；以及虚值提取器112，用于将乘积信号cn的虚部分量的幅值输出作为误差信号en。 
图3图示PLL电路中的相位检测器101的输出特征曲线，以及图4是图示相位检测器101中的误差信号检测。 
根据上述第一种传统技术系统，从输入信号xn到反馈信号vn在复平面上的投射得来的幅度分量(图4中的Im())，被用作误差信号en。 
如图3中所示，相位检测器101的输出en展示了正弦特征曲线。如果信号en接近不稳定点B，则它长久不收敛于稳定点A(称为“挂起现象”)，由此降低了采集性能。因此，可以推断由于它的长采集时间(acquisition time)，上面的相位检测器101对于要求快速同步的应用是不可行的。 
图2是根据第二种传统技术系统的PLL的方框图。 
参照图2，该PLL电路包括：相位检测器201，用于提取输入信号xn和反馈信号vn之间的相位位移分量；LF 202，用于基于从相位检测器201接收 的误差信号en，确定NCO 203的振荡频率；以及NCO 103，用于根据LF 202的输出振荡反馈信号vn。 
为了检测输入信号xn和反馈信号vn之间的相位差，相位检测器201包括：乘法器211，用于将输入信号xn和反馈信号vn相乘，并输出作为结果的乘积信号cn；以及除法器212，用于用乘积信号cn的虚部Im()除以它的实部；以及角度计算器213，用于计算反正切以从除法器212的输出中提取角度分量。 
图5和图6图示根据第二种传统技术系统的误差信号检测方法。具体地，图5图示相位检测器201的输出特征曲线，以及图6是图示相位检测器201中的误差信号检测的图。 
根据第二种传统技术系统，计算在复平面上的输入信号xn和反馈信号vn 之间的角度，并用作误差信号en。 
如图5中所示，相位检测器201的特征曲线是锯形函数。因此，如果输出信号en接近不稳定点D，则它的值高，因此到稳定点C的采集时间短。由于相位检测器201克服了第一种传统技术系统相位检测器PLL 101遇到的挂起现象，所以它更适于要求快速采集的应用。 
然而，由于大多数使用锯形函数的相位检测器被配置以接收复值并且输出它的角度，低信噪比(SNR)环境中的噪声增强降低了稳定状态的性能。 
发明内容
此外，当相位检测器201的输出位于不稳定点D时，在低SNR环境中采集时间可能延长。 
此外，为了执行除法和反正切函数，可以使用查找表。然而，对于大量的位，该查找表需要大容量的硬件计算。 
此外，尽管在低SNR下稳定状态中的抖动增加问题可以通过降低环路增益来解决，然而这导致增加的采集时间。 
因此，存在对用于改进采集状态中的采集性能、同时防止在低SNR环境下稳定状态中的性能劣化的系统和方法的需要。 
技术解决方案 
本发明的目标是基本上解决至少上面的问题和/或缺点，并且提供至少以下优点。因此，本发明的各实施例提供一种PLL，用于在相位检测期间改进采集状态中的采集性能、同时防止在低SNR环境下稳定状态中的性能劣化，用于PLL的相位检测方法，以及一种使用其的接收器。
根据本发明的各实施例的一个方面，在PLL电路中，相位检测器使用输入信号和反馈信号确定输入信号所属的时间段(period)，并且通过使用为该确定的时间段设置的公式(或算法)输出对应于该输入信号的误差信号。环路滤波器环路滤波误差信号。振荡器根据环路滤波的误差信号振荡预定的频率信号，并将振荡的信号作为反馈信号提供给相位检测器。 
根据本发明的各实施例的另一方面，在数字锁相方法中，使用输入信号和反馈信号确定输入信号所属的时间段。通过使用为该确定的时间段设置的公式(或算法)计算对应于输入信号的误差信号并对其环路滤波。根据环路滤波的误差信号振荡预定的频率信号，并将振荡的信号反馈。 
根据本发明的各实施例的另一方面，在接收器中，接收部分从天线接收RF信号并输出IF信号。ADC将该IF信号转换为数字信号。PLL补偿该数字信号的相位。同步器基于该PLL的输出同步该数字信号的频率。该PLL使用输入信号和反馈信号确定输入信号所属的时间段，通过使用为该确定的时间段设置的公式(或算法)输出对应于该输入信号的误差信号，根据环路滤波的误差信号振荡预定的频率信号，并将振荡的信号反馈。 
根据本发明的各实施例的另一方面，在接收器中，接收部分从天线接收RF信号并输出基带信号。ADC将该基带信号转换为数字信号。PLL补偿该数字信号的相位。具体地，该PLL使用输入信号和反馈信号确定输入信号所属的时间段，通过使用为该确定的时间段设置的公式(或算法)输出对应于该输入信号的误差信号，根据环路滤波的误差信号振荡预定的频率信号，并将振荡的信号反馈。 
根据本发明的各实施例的另一方面，在接收器中，接收部分从天线接收RF信号并输出基带信号。ADC将该基带信号转换为数字信号。采样器采集用于该数字信号的时间同步。PLL补偿该数字信号的相位。具体地，该PLL使用输入信号和反馈信号确定输入信号所属的时间段，输出对应于该确定的时间段的误差信号，根据环路滤波的误差信号振荡预定的频率信号，并将振荡的信号反馈。 
具体来讲，根据本发明的第一方面，提供了一种锁相环PLL电路，该电路包括：相位检测器，该相位检测器包括误差信号发生器，用于使用输入信 号的实值和虚值确定该输入信号所属的时间段，并且使用所确定的时间段选择性地输出该输入信号的三个值之一，作为相应于该输入信号的误差信号，其中所述三个值为输入信号的虚值、将该虚值减去输入信号的实值得到的差值、以及该实值和该虚值的和值；环路滤波器，用于环路滤波误差信号；以及振荡器，用于根据环路滤波的误差信号振荡预定频率信号，并将振荡的信号作为反馈信号提供给相位检测器，其中误差信号发生器被配置为：如果所述输入信号的实值等于或大于预定阈值，则确定所述输入信号属于第一时间段，并且输出所述虚值作为误差信号，如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值等于或大于0，则确定所述输入信号属于第二时间段，并且输出所述差值作为误差信号，以及如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值小于0，则确定所述输入信号属于第三时间段，并且输出所述和值作为误差信号。 
根据本发明的第二方面，提供了一种数字锁相方法，该方法包括以下各步骤：使用输入信号的实值和虚值确定该输入信号所属的时间段；使用所确定的时间段选择性地输出所述输入信号的三个值之一，作为相应于该输入信号的误差信号，其中所述三个值为输入信号的虚值、将该虚值减去输入信号的实值得到的差值、以及该实值和该虚值的和值；环路滤波该误差信号；以及根据环路滤波的误差信号振荡预定频率信号；以及反馈该振荡的信号，其中时间段确定步骤包括以下各步骤：如果所述输入信号的实值等于或大于预定阈值，则确定所述输入信号属于第一时间段，并且输出所述虚值作为误差信号，如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值等于或大于0，则确定所述输入信号属于第二时间段，并且输出所述差值作为误差信号，以及如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值小于0，则确定所述输入信号属于第三时间段，并且输出所述和值作为误差信号。 
根据本发明的第三方面，提供了一种接收器，包括：接收部分，用于从天线接收射频RF信号并输出中频IF信号；模数转换器ADC，将IF信号转换为数字信号；锁相环PLL，用于补偿该数字信号的相位；以及同步器，用于基于该PLL的输出同步该数字信号的频率，其中所述PLL包括相位检测器，用于使用输入信号的实值和虚值确定该输入信号所属的时间段，并且使用所确定的时间段选择性地输出该输入信号的三个值之一，作为相应于该输入信 号的误差信号，其中所述三个值为输入信号的虚值、将该虚值减去输入信号的实值得到的差值、以及该实值和该虚值的和值，并且，所述PLL包括振荡器，用于根据误差信号振荡预定频率信号，并用于反馈振荡的信号，其中，所述相位检测器包括误差信号发生器，用于如果所述输入信号的实值等于或大于预定阈值，则确定所述输入信号属于第一时间段，并且输出所述虚值作为误差信号；如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值等于或大于0，则确定所述输入信号属于第二时间段，并且输出所述差值作为误差信号；以及，如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值小于0，则确定所述输入信号属于第三时间段，并且输出所述和值作为误差信号。 
根据本发明的第四方面，提供了一种接收器，该接收器包括：接收部分，用于从天线接收射频RF信号并输出基带信号；模数转换器ADC，将基带信号转换为数字信号；以及锁相环PLL，用于补偿该数字信号的相位；其中所述PLL包括相位检测器，用于使用输入信号的实值和虚值确定该输入信号所属的时间段，并且使用所确定的时间段选择性地输出该输入信号的三个值之一，作为相应于该输入信号的误差信号，其中所述三个值为输入信号的虚值、将该虚值减去输入信号的实值得到的差值、以及该实值和该虚值的和值，并且，所述PLL包括振荡器，用于根据所述误差信号以及所述实值和所述虚值振荡预定频率信号，并用于反馈振荡的信号，其中，所述相位检测器包括误差信号发生器，用于如果所述输入信号的实值等于或大于预定阈值，则确定所述输入信号属于第一时间段，并且输出所述虚值作为误差信号；如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值等于或大于0，则确定所述输入信号属于第二时间段，并且输出所述差值作为误差信号；以及，如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值小于0，则确定所述输入信号属于第三时间段，并且输出所述和值作为误差信号。 
根据本发明的第五方面，提供了一种接收器，该接收器包括：接收部分，用于从天线接收射频RF信号并输出基带信号；模数转换器ADC，将基带信号转换为数字信号；锁相环PLL，用于补偿该数字信号的相位；以及采样器，用于采集该数字信号的时间同步；其中所述PLL包括相位检测器，用于使用输入信号的实值和虚值确定该输入信号所属的时间段，并且使用所确定的时间段选择性地输出该输入信号的三个值之一，作为相应于该输入信号的误差 信号，其中所述三个值为输入信号的虚值、将该虚值减去输入信号的实值得到的差值、以及该实值和该虚值的和值，并且，所述PLL包括振荡器，用于根据误差信号振荡预定频率信号，并用于反馈振荡的信号，其中，所述相位检测器包括误差信号发生器，用于如果所述输入信号的实值等于或大于预定阈值，则确定所述输入信号属于第一时间段，并且输出所述虚值作为误差信号；如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值等于或大于0，则确定所述输入信号属于第二时间段，并且输出所述差值作为误差信号；以及，如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值小于0，则确定所述输入信号属于第三时间段，并且输出所述和值作为误差信号。 
有利作用 
本发明的各实施例提供了以下益处。由于在PLL中的具有高相位误差的采集状态中改进了收敛特性，所以获得了与传统的锯齿形相位检测的收敛特性相同的收敛特性。同样，通过将PLL中的相位检测器配置为使用简单的硬件加法，显著地降低了硬件的复杂性。在稳定状态中，相位检测器展现了正弦特征曲线。因此，它在低SNR的抖动性能方面优于具有锯齿形特征曲线的传统相位检测器。结果，与传统技术相比，改进了整个收敛特性。 
附图说明
从下面结合附图时进行的详细描述，本发明各实施例的上面和其它目标、特征和优点将变得更加明显，在附图中： 
图1是根据第一种传统技术系统的PLL电路的方框图； 
图2是根据另一第二种传统技术系统的PLL电路的方框图； 
图3和图4图示根据第一种传统技术系统的误差信号检测方法； 
图5和图6图示根据第二种传统技术系统的误差信号检测方法； 
图7是图示根据误差信号的相位检测器的示例性输出波形的图； 
图8是图示根据本发明实施例的PLL中的相位检测器的示例性输出波形的图； 
图9是根据本发明实施例的示例性PLL电路的方框图； 
图10是根据本发明实施例的、图9中图示的示例性误差信号发生器的详细方框图； 
图11和图12图示表示残留相位偏移随时间改变的示例性收敛曲线； 
图13是使用根据本发明第一实施例的PLL的示例性接收器的方框图； 
图14是使用根据本发明第二实施例的PLL的示例性接收器的方框图； 
图15是使用根据本发明第三实施例的PLL的示例性接收器的方框图；以及 
图16是图示根据本发明各实施例的示例性相位检测方法的流程图。 
贯穿附图，相同的标号将被理解为指代相同的部分、部件和结构。 
具体实施方式
以下将参照附图详细描述本发明的各示例性实施例。在以下描述中，公知功能或构架没有详细描述，因为它们会在不必要的细节上遮掩本发明。 
为了提供根据本发明各实施例的示例性PLL的操作的描述，将呈现使用 该PLL的相位偏移补偿装置作为示例性实施例。因此，在接收器处，如以下等式(1)中所示，将输入数字信号xn表达为 
xn＝αnexp(j2πθn)+wn
……(1) 
其中αn是输入信号的幅度，wn是包括在对应信道中的噪声分量，以及θn是由在接收器和发射器的振荡器之间的差、和由该信道增加的相位偏移。为了补偿该相位偏移θn，接收器通过NCO产生表达为vn＝exp(j2π
Figure 2006800161863_0
n)的相位校正信号。为了相位校正，如下面等式(2)中所示，将输入信号xn乘以相位校正信号vn。 
c n = x n × v n * . . . . . . ( 2 )
其中z*表示z的复共轭。根据本发明的各实施例，相位检测器展示了修正的特征曲线。 
图7是图示根据误差信号的相位检测器的示例性输出波形的图，并且图6是图示根据本发明实施例的PLL中的相位检测器的示例性输出波形的图。 
参照图7，为了克服传统相位检测器的正弦输出波形的缺点，需要改变相位检测器的特征曲线，使得当误差接近π时，相位检测器的输出为高。 
为此目的，如图7中所示，本发明的各实施例使用相位检测器输出cn的虚部和实部。由于cn的实部具有余弦曲线的形状，所以它被用于确定是否误差接近π、或是否收敛已经出现。如果cn的实部接近0，则相位检测器具有传统的正弦曲线特性。如果它接近π，则相位特征通过将cn的实部加到cn的虚部、或从cn的虚部减去cn的实部而被增强。 
参照图8，根据本发明各实施例的相位检测器的特征曲线类似于锯形函数曲线，除了它在0误差附近是正弦曲线。更具体地，为了从相位检测器获得期望的信号，预设了阈值TH，并且作为余弦波形的cn的实部Re(cn)被分为两时间段。在一时间段中Re(cn)等于或高于TH，而在另一时间段中Re(cn)小于TH。后一时间段还依赖于cn的虚部Im(cn)等于或大于0、还是小于0，被进一步分为两时间段。 
尽管TH被设置为0，但是它能够在预定的范围内展开。如果TH增加，那么正弦曲线时间段延长，适于宽采集状态时间段。如果TH减小，那么正弦曲线时间段缩短，适于窄采集状态时间段。 
在图7和8中，参考符号F表示Re(cn)等于或大于TH的时间段。参 考符号E表示Re(cn)小于TH并且Im(cn)小于0的时间段。参考符号G表示Re(cn)小于TH并且Im(cn)等于或大于0的时间段。 
在时间段归类后，在段F中得到正弦曲线的虚值Im(cn)，并且在段E中得到作为正弦值的虚值Im(cn)与作为余弦值的实值Re(cn)的和。在段G中得到通过将实值Re(cn)从虚值Im(cn)中减去获得的差。 
如图8中所示，因此如段F中所示当相位误差小时，相位检测器的输出特征曲线是正弦函数。如段E和G中所示当相位误差大时，相位检测器的输出特征曲线类似于锯形函数。 
如以下算法A-1所示，用于获得图8中所示的输出波形(误差信号)的示例性算法能够以C语言写。 
if(Re[cn]≥TH){ 
en＝Im[cn]； 
} 
else{ 
if(Im[cn]≥0) 
en＝Im[cn]-Re[cn]； 
else 
en＝Im[cn]+Re[cn]； 
}    ......A-1 
图9是根据本发明实施例的示例性PLL电路的方框图，该PLL电路通过执行上述算法A-1操作。 
参照图9，该PLL电路包括：相位检测器701，用于通过将输入信号与预定阈值相比分割输入信号的时间段，并且为每个分割的时间段输出具有不同波形的误差信号；LF 702，用于基于从相位检测器701接收的误差信号执行环路滤波；以及振荡器703，用于根据环路滤波的误差信号振荡处于期望的频率信号，并在反馈环路中将振荡的信号提供给相位检测器701。 
输入信号xn包括具有实部和虚部的数字信号。相位检测器701比较实部和虚部的值。如果实值等于或大于阈值，则相位检测器701输出虚值。如果实值小于阈值，则相位检测器701还将虚值与0比较。如果虚值等于或大于0，则相位检测器701通过将实值从虚值中减去创建误差信号。如果虚值小于0，则相位检测器701将误差信号设置为实值和虚值的和。 
为了检测输入信号xn和反馈信号vn之间的差，相位检测器701包括：乘法器711，用于将输入信号xn乘以反馈信号vn，并输出作为结果的信号cn；以及误差信号发生器712，用于基于乘积信号cn，在每个段中输出具有不同特征的误差信号。 
振荡器703包括用于数字操作的NCO、或用于模拟操作的压控振荡器(VCO)。 
图10是根据本发明实施例的示例性误差信号发生器712的详细方框图。 
参照图10，误差信号发生器712包括：实值提取器801，用于从由乘法器711接收的乘积信号cn提取实值；虚值提取器802，用于从乘积信号cn提取虚值；计算器804，用于使用实值和虚值产生多个计算值；选择器805，用于选择各计算值之一；以及控制器803，用于输出用于控制选择器805的选择信号。 
计算器804包括：减法器8041，用于计算实值和虚值之间的差；以及加法器8042，用于将实值和虚值相加。 
在图10所示的情况中，计算器804输出三个计算值，并且选择器805根据选择信号选择一个计算值。 
与图2中所示的传统相位检测器相比，具有图9和10中所示的配置的示例性相位检测器701执行阈值比较和加法/减法每个一次，因此，具有更简化的结构。 
如果阈值为0，那么加法/减法就足够而不用比较。 
当相位检测器701被配置、使得实值提取器801和虚值提取器802分别从输入信号cn提取实值和虚值时，并且控制器803也从输入信号cn提取实值和虚值，从而控制图8中的选择器805，在本发明的另一实施例中，控制器803能够从实值提取器801和虚值提取器802接收实值和虚值。 
如图8、9和10中所示，本发明各实施例的相位检测器具有更简单的配置，同时展现近似于传统锯齿形相位检测特征的相位检测特征。 
将按照稳定状态中的抖动性能和采集性能，描述根据本发明各实施例的PLL中的相位检测器的仿真结果。 
图11和图12图示表示残留相位偏移随时间改变的示例性收敛曲线。 
参照图11，按照收敛时间相对于时间，显示了在初始相位偏移为0.5、SNR为10dB以及阈值为0下执行，以评估传统技术和本发明各实施例的收 敛特性的仿真。 
C1和C2的值表示第一种和第二种传统技术的收敛曲线，以及C3表示本发明实施例的收敛曲线。各收敛曲线具有基本上相同的稳定状态误差方差。如从图9注意的，本发明各实施例具有近似于根据第二种传统技术的、使用具有锯齿形特征曲线的相位检测器的PLL的性能的收敛特性。此外，与具有锯齿形特征曲线的相位检测器相比，本发明各实施例简化了相位检测器的硬件配置。 
图12在初始相位偏移为0.5、SNR为0dB以及阈值为0的仿真条件下、按照收敛时间相对于时间图示了收敛特性。 
参照图12，结果图示本发明各实施例在低SNR(如SNR降低到0dB，)下按照采集性能优于第二种传统技术。这是因为具有锯齿形特征曲线的相位检测器的PLL由于在低SNR环境下的增加的噪声，所以经历相位误差信号评估性能的劣化，从而降低了收敛特性。 
如上所示，本发明实施例的PLL实质上具有与使用具有正弦特征曲线的传统相位检测器的PLL的稳定状态抖动性能相同的稳定状态抖动性能，并且与使用具有锯齿形特征曲线的传统相位检测器的PLL的稳定状态采集性能相比，具有加强的稳定状态采集性能。 
图16是图示根据本发明实施例的示例性相位检测方法的流程图。 
参照图16，在步骤S1401中，相位检测器接收具有实部和虚部的数字中频(IF)信号cn。信号cn通过将输入信号xn乘以反馈信号vn获得。 
在步骤S1402中，将cn的实值Re(cn)与阈值TH相比。如果实值Re(cn)等于或大于TH，则在步骤S1403中采用cn的虚值Im(cn)作为误差信号en。 
如果实值Re(cn)小于TH，则在步骤S1404中相位检测器将虚值Im(cn)与0比较。如果虚值Im(cn)等于或大于0，则在步骤S1405中，相位检测器将误差信号en设为将Re(cn)从Im(cn)中减去得到的差。 
如果Im(cn)小于0，则在步骤S1406中相位检测器将误差信号en设为Re(cn)和Im(cn)的和。 
在步骤S1403、S1405和S1406之后，LF和振荡器被激活并且振荡器的相位值被更新。然后重复上面过程。 
PLL中的相位检测器根据上面的相位检测算法操作。将输入信号固定在 特定相位点用于同步的PLL能够在有线/无线接收器中找到广泛用途。 
以下，将描述使用根据本发明实施例的PLL的示例性接收器。图13是使用根据本发明第一实施例的PLL的示例性接收器的方框图。 
参照图13，该接收器包括：接收部分1101，用于以预定方式，通过天线(ANT)将射频(RF)信号处理为IF信号；模数转换器(ADC)1102，用于将IF信号转换为数字信号；同步器1103，用于使用PLL 1104的输出，采集用于IF数字信号的频率同步；解调器1105，用于解调从同步器1103接收的基带信号；以及信道解码器1106，用于解码经解调的信号。 
PLL 1104具有如图7中所示的配置。PLL 1104包括：相位检测器，用于通过比较输入信号和阈值分类各段，并为每段输出具有不同输出波形的误差信号；LF，用于基于误差信号执行环路滤波；以及振荡器，用于基于环路滤波的误差信号振荡预期的频率信号，并将振荡的信号提供给相位检测器和同步器1103。 
尽管在上面的示例性实施例中使用PLL在数字信号级别实现了相位补偿，然而在本发明的其它实施例中，相位补偿还能够在模拟信号级别实现。 
图14是使用根据本发明第二实施例的PLL的示例性接收器的方框图。 
参照图14，该接收器包括：接收部分1201，用于以预定方法，将通过天线接收的RF信号处理为基带信号；ADC 1202，用于将基带信号转换为数字信号；PLL 1203，用于补偿基带数字信号的相位并输出期望的频率信号；解调器1205，用于解调基带信号；以及信道解码器1106，用于解码经解调的信号。 
该接收器还包括：数模转换器(DAC)1204，用于将PLL 1203的输出转换为模拟信号，并将该模拟信号提供给在反馈回路中作为模拟信号处理器的接收部分1201，用于在模拟级别的相位补偿。PLL 1203的转换的模拟输出被提供给接收部分1201的混频器。 
尽管在本发明的第一和第二实施例中都将ADC输出提供给PLL，但是在本发明的其它实施例中，解调器输出能够提供给PLL。 
本发明的第一和第二实施例使用PLL执行相位补偿(Df)。然而，它们也适于使用PLL的时间补偿(Dt)。 
图15是使用根据本发明第三实施例的对于时间补偿使用PLL的示例性接收器的方框图。 
参照图15，该接收器包括：接收部分1301，用于以预定方法，将通过天线接收的RF信号处理为基带信号；ADC 1302，用于将基带信号转换为数字信号；采样器1203，用于使用PLL 1304的输出对基带数字信号执行时间补偿；PLL 1304；解调器1305，用于解调从采样器1303接收的基带信号；以及信道解码器1306，用于解码经解调的信号。 
在上述各实施例中，使用本发明的相位检测器维持了稳定状态的性能，因为它在稳定点附近展现了正弦特征曲线，并且减少了挂起现象以及减少了采集时间，因为它在不稳定点附近展现了修改的锯齿形特征曲线。 

Claims (25)

1.一种锁相环PLL电路，包括：
相位检测器，该相位检测器包括误差信号发生器，用于使用输入信号的实值和虚值确定该输入信号所属的时间段，并且使用所确定的时间段选择性地输出该输入信号的三个值之一，作为相应于该输入信号的误差信号，其中所述三个值为输入信号的虚值、将该虚值减去输入信号的实值得到的差值、以及该实值和该虚值的和值；
环路滤波器，用于环路滤波误差信号；以及
振荡器，用于根据环路滤波的误差信号振荡预定频率信号，并将振荡的信号作为反馈信号提供给相位检测器，
其中误差信号发生器被配置为：
如果所述输入信号的实值等于或大于预定阈值，则确定所述输入信号属于第一时间段，并且输出所述虚值作为误差信号，
如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值等于或大于0，则确定所述输入信号属于第二时间段，并且输出所述差值作为误差信号，以及
如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值小于0，则确定所述输入信号属于第三时间段，并且输出所述和值作为误差信号。
2.如权利要求1所述的PLL电路，其中所述相位检测器包括：
乘法器，用于通过将所述输入信号乘以反馈信号，检测所述输入信号和所述反馈信号之间的相位差，
其中，所述误差信号发生器用于根据从所述乘法器接收的信号的实值和虚值的幅度确定所述输入信号所属的时间段，并根据确定的时间段输出误差信号。
3.如权利要求2所述的PLL电路，其中所述误差信号发生器包括：
实值提取器，用于从由所述乘法器接收的信号提取所述实值；
虚值提取器，用于从由所述乘法器接收的信号提取所述虚值；
计算器，用于使用所述实值和所述虚值产生多个计算值，并且输出所述虚值、所述将虚值减去实值得到的差值、以及所述实值和虚值的和值；
控制器，用于输出用于选择一个计算值的选择信号；以及
选择器，用于根据该选择信号选择一个计算值。
4.如权利要求3所述的PLL电路，其中所述计算器包括：
加法器，用于将实值和虚值相加；以及
减法器，用于将虚值减去实值。
5.一种数字锁相方法，包括以下各步骤：
使用输入信号的实值和虚值确定该输入信号所属的时间段；
使用所确定的时间段选择性地输出所述输入信号的三个值之一，作为相应于该输入信号的误差信号，其中所述三个值为输入信号的虚值、将该虚值减去输入信号的实值得到的差值、以及该实值和该虚值的和值；
环路滤波该误差信号；以及
根据环路滤波的误差信号振荡预定频率信号；以及
反馈该振荡的信号，
其中时间段确定步骤包括以下各步骤：
如果所述输入信号的实值等于或大于预定阈值，则确定所述输入信号属于第一时间段，并且输出所述虚值作为误差信号，
如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值等于或大于0，则确定所述输入信号属于第二时间段，并且输出所述差值作为误差信号，以及
如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值小于0，则确定所述输入信号属于第三时间段，并且输出所述和值作为误差信号。
6.如权利要求5所述的数字锁相方法，还包括步骤：
通过将所述输入信号乘以反馈信号，检测所述输入信号和所述反馈信号之间的相位差，并且其中所述时间段确定步骤包括根据乘积信号的实值和虚值的幅度确定所述输入信号所属的时间段的步骤。
7.一种接收器，包括：
接收部分，用于从天线接收射频RF信号并输出中频IF信号；
模数转换器ADC，将IF信号转换为数字信号；
锁相环PLL，用于补偿该数字信号的相位；以及
同步器，用于基于该PLL的输出同步该数字信号的频率，
其中所述PLL包括相位检测器，用于使用输入信号的实值和虚值确定该输入信号所属的时间段，并且使用所确定的时间段选择性地输出该输入信号的三个值之一，作为相应于该输入信号的误差信号，其中所述三个值为输入信号的虚值、将该虚值减去输入信号的实值得到的差值、以及该实值和该虚值的和值，并且，所述PLL包括振荡器，用于根据误差信号振荡预定频率信号，并用于反馈振荡的信号，
其中，所述相位检测器包括误差信号发生器，用于如果所述输入信号的实值等于或大于预定阈值，则确定所述输入信号属于第一时间段，并且输出所述虚值作为误差信号；如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值等于或大于0，则确定所述输入信号属于第二时间段，并且输出所述差值作为误差信号；以及，如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值小于0，则确定所述输入信号属于第三时间段，并且输出所述和值作为误差信号。
8.如权利要求7所述的接收器，其中所述PLL还包括：
环路滤波器，用于环路滤波该误差信号，
其中，所述振荡器用于根据环路滤波的误差信号振荡预定频率信号，并将振荡的信号作为反馈信号提供给相位检测器。
9.如权利要求8所述的接收器，其中所述相位检测器还包括：
乘法器，用于通过将输入信号乘以反馈信号，检测输入信号和反馈信号之间的相位差，
其中，所述误差信号发生器用于根据从乘法器接收的信号的实值和虚值的幅度确定所述输入信号所属的时间段，并根据所确定的时间段选择性地输出所述输入信号的所述三个值之一作为所述误差信号。
10.如权利要求9所述的接收器，其中所述误差信号发生器包括：
实值提取器，用于从由乘法器接收的信号提取实值；
虚值提取器，用于从由乘法器接收的信号提取虚值；
计算器，用于使用实值和虚值产生多个计算值，并且输出所述虚值、所述将虚值减去实值得到的差值、以及所述实值和虚值的和值；
控制器，用于输出用于选择一个计算值的选择信号；以及
选择器，用于根据该选择信号选择一个计算值。
11.如权利要求10所述的接收器，其中计算器包括：
加法器，用于将实值和虚值相加；以及
减法器，用于将虚值减去实值。
12.如权利要求7所述的接收器，还包括：
解调器，用于在相位补偿之后解调基带信号；以及
信道解码器，用于解码经解调的信号。
13.一种接收器，包括：
接收部分，用于从天线接收射频RF信号并输出基带信号；
模数转换器ADC，将基带信号转换为数字信号；以及
锁相环PLL，用于补偿该数字信号的相位；
其中所述PLL包括相位检测器，用于使用输入信号的实值和虚值确定该输入信号所属的时间段，并且使用所确定的时间段选择性地输出该输入信号的三个值之一，作为相应于该输入信号的误差信号，其中所述三个值为输入信号的虚值、将该虚值减去输入信号的实值得到的差值、以及该实值和该虚值的和值，并且，所述PLL包括振荡器，用于根据所述误差信号以及所述实值和所述虚值振荡预定频率信号，并用于反馈振荡的信号，
其中，所述相位检测器包括误差信号发生器，用于如果所述输入信号的实值等于或大于预定阈值，则确定所述输入信号属于第一时间段，并且输出所述虚值作为误差信号；如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值等于或大于0，则确定所述输入信号属于第二时间段，并且输出所述差值作为误差信号；以及，如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值小于0，则确定所述输入信号属于第三时间段，并且输出所述和值作为误差信号。
14.如权利要求13所述的接收器，还包括：
数模转换器DAC，用于将所述PLL的输出转换为模拟信号，并将该模拟信号反馈到接收部分。
15.如权利要求13所述的接收器，其中所述PLL还包括：
环路滤波器，用于环路滤波该误差信号，
其中，所述振荡器用于根据环路滤波的误差信号振荡预定频率信号，并将振荡的信号作为反馈信号提供给相位检测器。
16.如权利要求15所述的接收器，其中所述相位检测器还包括：
乘法器，用于通过将输入信号乘以反馈信号，检测输入信号和反馈信号之间的相位差，
其中，所述误差信号发生器用于根据从乘法器接收的信号的实值和虚值的幅度确定所述输入信号所属的时间段，并根据所确定的时间段选择性地输出所述三个值之一作为所述误差信号。
17.如权利要求16所述的接收器，其中所述误差信号发生器包括：
实值提取器，用于从由乘法器接收的信号提取实值；
虚值提取器，用于从由乘法器接收的信号提取虚值；
计算器，用于使用实值和虚值产生多个计算值，并且输出所述虚值、所述将虚值减去实值得到的差值、以及所述实值和虚值的和值；
控制器，用于输出用于选择一个计算值的选择信号；以及
选择器，用于根据该选择信号选择一个计算值。
18.如权利要求17所述的接收器，其中所述计算器包括：
加法器，用于将实值和虚值相加；以及
减法器，用于将虚值减去实值。
19.如权利要求13所述的接收器，还包括：
解调器，用于解调其相位在PLL中被补偿的基带信号；以及
信道解码器，用于解码经解调的信号。
20.一种接收器，包括：
接收部分，用于从天线接收射频RF信号并输出基带信号；
模数转换器ADC，将基带信号转换为数字信号；
锁相环PLL，用于补偿该数字信号的相位；以及
采样器，用于采集该数字信号的时间同步；
其中所述PLL包括相位检测器，用于使用输入信号的实值和虚值确定该输入信号所属的时间段，并且使用所确定的时间段选择性地输出该输入信号的三个值之一，作为相应于该输入信号的误差信号，其中所述三个值为输入信号的虚值、将该虚值减去输入信号的实值得到的差值、以及该实值和该虚值的和值，并且，所述PLL包括振荡器，用于根据误差信号振荡预定频率信号，并用于反馈振荡的信号，
其中，所述相位检测器包括误差信号发生器，用于如果所述输入信号的实值等于或大于预定阈值，则确定所述输入信号属于第一时间段，并且输出所述虚值作为误差信号；如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值等于或大于0，则确定所述输入信号属于第二时间段，并且输出所述差值作为误差信号；以及，如果所述输入信号的实值小于预定阈值、并且所述输入信号的虚值小于0，则确定所述输入信号属于第三时间段，并且输出所述和值作为误差信号。
21.如权利要求20所述的接收器，其中所述PLL还包括：
环路滤波器，用于环路滤波该误差信号，
其中，所述振荡器用于根据环路滤波的误差信号振荡预定频率信号，并将振荡的信号作为反馈信号提供给相位检测器。
22.如权利要求21所述的接收器，其中所述相位检测器还包括：
乘法器，用于通过将输入信号乘以反馈信号，检测输入信号和反馈信号之间的相位差，
其中，所述误差信号发生器用于根据从乘法器接收的信号的实值和虚值的幅度确定输入信号所属的时间段，并根据所确定的时间段选择性地输出所述三个值之一作为所述误差信号。
23.如权利要求22所述的接收器，其中所述误差信号发生器包括：
实值提取器，用于从由乘法器接收的信号提取实值；
虚值提取器，用于从由乘法器接收的信号提取虚值；
计算器，用于使用实值和虚值产生多个计算值，并且输出所述虚值、所述将虚值减去实值得到的差值、以及所述实值和虚值的和值；
控制器，用于输出用于选择一个计算值的选择信号；以及
选择器，用于根据该选择信号选择一个计算值。
24.如权利要求23所述的接收器，其中计算器包括：
加法器，用于将实值和虚值相加；以及
减法器，用于将实值从虚值中减去。
25.如权利要求20所述的接收器，还包括：
解调器，用于解调其相位在PLL中被补偿的信号；以及
信道解码器，用于解码经解调的信号。
CN2006800161863A 2005-06-17 2006-06-15 锁相环、用于锁相环的相位检测方法及使用其的接收器 Expired - Fee Related CN101176258B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2005-0052434 2005-06-17
KR1020050052434 2005-06-17
KR1020050052434A KR100724895B1 (ko) 2005-06-17 2005-06-17 위상고정루프와 위상고정루프에서의 위상 검출방법 및 그를이용하는 수신기
PCT/KR2006/002305 WO2006135210A1 (en) 2005-06-17 2006-06-15 Phase locked loop, phase detecting method for the phase locked loop, and receiver using the same

Publications (2)

Publication Number Publication Date
CN101176258A CN101176258A (zh) 2008-05-07
CN101176258B true CN101176258B (zh) 2011-04-20

Family

ID=37038380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800161863A Expired - Fee Related CN101176258B (zh) 2005-06-17 2006-06-15 锁相环、用于锁相环的相位检测方法及使用其的接收器

Country Status (6)

Country Link
US (1) US7688149B2 (zh)
EP (1) EP1737131A1 (zh)
JP (1) JP4744600B2 (zh)
KR (1) KR100724895B1 (zh)
CN (1) CN101176258B (zh)
WO (1) WO2006135210A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101292669B1 (ko) * 2008-12-02 2013-08-02 한국전자통신연구원 타임투디지털컨버터의 오차 보정 장치
US8724764B2 (en) * 2012-05-30 2014-05-13 Xilinx, Inc. Distortion tolerant clock and data recovery
CN103580681B (zh) * 2012-07-31 2017-04-19 上海联影医疗科技有限公司 锁相环相位差调节装置
CN103647525B (zh) * 2013-12-19 2016-06-29 中国电子科技集团公司第四十一研究所 一种提高yig滤波器扫描准确度的驱动电路及驱动方法
CN105187346B (zh) * 2015-09-25 2019-03-05 海能达通信股份有限公司 发射机相位自适应调整的方法以及发射机

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4458355A (en) * 1981-06-11 1984-07-03 Hycom Incorporated Adaptive phase lock loop
US5410573A (en) * 1991-08-07 1995-04-25 Kabushiki Kaisha Toshiba Digital phase-locked loop circuit
US5909148A (en) * 1996-04-26 1999-06-01 Nec Corporation Carrier phase synchronizing circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347643A (ja) * 1992-06-12 1993-12-27 Toshiba Corp 位相比較器
US5450447A (en) * 1992-09-30 1995-09-12 Rockwell International Corporation Adaptive variable-gain phase and frequency locked loop for rapid carrier acquisition
JPH06291788A (ja) * 1993-04-05 1994-10-18 Sony Corp 無線受信装置
JP3495568B2 (ja) * 1997-07-11 2004-02-09 株式会社ケンウッド クロック再生回路
JP3185867B2 (ja) * 1997-11-28 2001-07-11 日本電気株式会社 誤差検出方法および装置、信号復調方法および装置
JP3206550B2 (ja) 1998-05-11 2001-09-10 日本電気株式会社 位相同期ループ付き信号推定器
JP2000022770A (ja) 1998-06-30 2000-01-21 Toshiba Corp 周波数誤差検出回路および復調回路
KR100320477B1 (ko) 2000-01-12 2002-01-16 구자홍 디지털 텔레비전의 타이밍 복원 장치
KR100400752B1 (ko) * 2001-02-07 2003-10-08 엘지전자 주식회사 디지털 ｔｖ 수신기에서의 ｖｓｂ 복조 장치
EP1244241B1 (en) * 2001-03-20 2006-10-18 Agilent Technologies, Inc. (a Delaware corporation) Network measurement method and apparatus
JP2006022770A (ja) * 2004-07-09 2006-01-26 Toyota Motor Corp 内燃機関の排気浄化装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4458355A (en) * 1981-06-11 1984-07-03 Hycom Incorporated Adaptive phase lock loop
US5410573A (en) * 1991-08-07 1995-04-25 Kabushiki Kaisha Toshiba Digital phase-locked loop circuit
US5909148A (en) * 1996-04-26 1999-06-01 Nec Corporation Carrier phase synchronizing circuit

Also Published As

Publication number Publication date
KR20060132213A (ko) 2006-12-21
WO2006135210A1 (en) 2006-12-21
US20060284690A1 (en) 2006-12-21
JP4744600B2 (ja) 2011-08-10
US7688149B2 (en) 2010-03-30
KR100724895B1 (ko) 2007-06-04
CN101176258A (zh) 2008-05-07
JP2008544632A (ja) 2008-12-04
EP1737131A1 (en) 2006-12-27

Similar Documents

Publication Publication Date Title
US6023491A (en) Demodulation apparatus performing different frequency control functions using separately provided oscillators
US8373472B2 (en) Digital PLL with automatic clock alignment
EP0526836A2 (en) QPSK demodulator with automatic frequency control
CN101176258B (zh) 锁相环、用于锁相环的相位检测方法及使用其的接收器
CN103181137B (zh) Pll电路
KR20150134282A (ko) 넓은 대역폭을 갖는 위상 동기 루프 회로
EP0920759A1 (en) Symbol timing recovery based on complex sample magnitude
US8036332B2 (en) Communication signal symbol timing error detection and recovery
JP2000022772A (ja) 搬送波再生回路並びに搬送波再生方法
CN107359898B (zh) 用于高灵敏度和同步解调信号的通信方法和系统
WO2013036952A1 (en) Systems and methods for performing phase tracking within an adc-based tuner
JP2009503982A (ja) 振幅被変調信号用受信機
US6389082B1 (en) Receiver
JP2012060603A (ja) 半導体集積回路および無線通信装置
JP5136854B2 (ja) クロック再生回路、復調回路、受信機、及び無線通信システム、並びにクロック再生回路の動作方法
JP3919343B2 (ja) 受信機
JP2002217992A (ja) 復調装置および復調方法
US8774323B2 (en) Device and method for determining a symbol during reception of a signal coupled with a quadrature signal pair (I,Q) for QAM frequency control and/or rotation control
JP3410841B2 (ja) 位相変調波キャリア再生回路
JPS6089155A (ja) 位相同期方式
JP4332966B2 (ja) テレビ放送用ｐｌｌ選局制御方法およびテレビ放送用ｐｌｌ選局制御装置
EP1944872B1 (en) Am receiving apparatus and am receiving method
EP1363436A2 (en) Synchronization of multicarrier symbols
Lee et al. A 0.5-to-4 Gbps continuous-rate clock and data recovery circuit with bidirectional frequency detection
JP2004140790A (ja) 無線通信装置における自動周波数制御信号発生回路、受信装置、基地局装置、無線送受信システム、及び周波数誤差検出方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420

Termination date: 20210615