CN101174823A - 振荡电路及具有该振荡电路的半导体器件 - Google Patents

振荡电路及具有该振荡电路的半导体器件 Download PDF

Info

Publication number
CN101174823A
CN101174823A CNA2007101850075A CN200710185007A CN101174823A CN 101174823 A CN101174823 A CN 101174823A CN A2007101850075 A CNA2007101850075 A CN A2007101850075A CN 200710185007 A CN200710185007 A CN 200710185007A CN 101174823 A CN101174823 A CN 101174823A
Authority
CN
China
Prior art keywords
terminal
electrically connected
circuit
control
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101850075A
Other languages
English (en)
Other versions
CN101174823B (zh
Inventor
松嵜隆德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101174823A publication Critical patent/CN101174823A/zh
Application granted granted Critical
Publication of CN101174823B publication Critical patent/CN101174823B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032—Dc control of switching transistors
    • H03K2005/00039—Dc control of switching transistors having four transistors serially
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/0013—Avoiding variations of delay due to power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种振荡电路，该振荡电路抑制对电源电压的变化等导致的振荡频率的变化，且输出更稳定的频率。在本发明中，通过振荡电路输出稳定的频率，该振荡电路包括：电连接在第一端子和第二端子之间的恒流电路；根据电源电压端子之间的电位差，改变振荡频率的电压控制振荡电路；n沟道型晶体管；通过恒流电路，使栅源之间的电压为恒定的p沟道型晶体管；以及电容，其中，p沟道型晶体管的源电极连接到第一端子，漏电极连接到n沟道型晶体管的漏电极及栅电极，且n沟道型晶体管的源电极连接到第二端子，栅电极通过电容电连接到第二端子。此外，n沟道型晶体管的栅电极相当于电压控制振荡电路的输入电压端子，第一端子和第二端子相当于电压控制振荡电路的电源电压端子。

Description

振荡电路及具有该振荡电路的半导体器件
技术领域
本发明涉及一种振荡电路及具有该振荡电路的半导体器件。
背景技术
近年来，已经开发了各种电路被集成在同一个绝缘表面上的半导体器件，且已知各种振荡电路作为电路所需要的时钟电路。
振荡电路是通过使用CMOS而开发出来的，作为典型例子，可以举出利用CMOS反相器的振荡电路(例如，参照专利文件1)。
专利文件1：日本特开2003-283307号公报
然而，现有的振荡电路存在如下问题：当供给到振荡电路的电源电压变化时，流入到反相器的电流值变化，所以振荡频率发生变化。因此，将来自振荡电路的输出用作时钟信号的情况下，振荡频率的变化导致时钟信号的改变，从而引起电路的错误动作。
此外，近年来，在作为通过无线通讯进行数据交换的半导体器件引人注目的RFID(射频识别)标签等上，当利用来自外部的电波或电磁波等的无线信号来获得电源电压情况等下，电源电压根据与信号发送部分的距离，容易变化，并且该电源电压的变化引起振荡频率的变化。
此外，振荡频率不耐电源电压的波纹和因无线信号的噪音，因而维持恒定水平是很困难的。
发明内容
因此，本发明鉴于上述问题，其目的在于提供一种振荡电路及具有该振荡电路的半导体器件，该振荡电路抑制对电源电压的变化导致的振荡频率的变化，且输出频率更稳定的信号。
本发明的振荡电路之一包括：不管电源电压端子之间的电位差如何，提供恒定电流的恒流电路；根据电源电压端子之间的电位差，改变振荡频率的电压控制振荡电路；n沟道型晶体管；p沟道型晶体管；以及电容。此外，电源电压端子由第一端子和第二端子构成，并且由这些端子供给电源电压。
在电源电压端子之间的电位差恒定的情况下，具有上述结构的电压控制振荡电路，可以根据输入端子的电压改变振荡频率。此外，当输入端子的电压变大时，振荡频率升高，而当输入端子的电压变小时，振荡频率降低。另外，在输入电压端子的电压恒定的情况下，振荡频率根据电源电压端子之间的电位差变化。在此情况下，当电源电压端子之间的电位差变大时，振荡频率降低，当电源电压端子之间的电位差变小时，振荡频率升高。
另外，恒流电路与p沟道型晶体管的栅电极在第二节点相连接，并且，p沟道型晶体管的源电极连接到第一端子。此外，可以将与恒流电路的电流值相对应的电流提供到p沟道型晶体管。
另外，p沟道型晶体管的漏电极与n沟道型晶体管的漏电极相连接，并且，n沟道型晶体管的源电极连接到第二端子。由于流过p沟道型晶体管的电流，在n沟道型晶体管的栅电极中发生电压。
另外，电压控制振荡电路与n沟道型晶体管的栅电极在第一节点相连接，并且，电压控制振荡电路的振荡频率取决于在n沟道型晶体管的栅电极中发生的电压。第一节点也通过电容连接到第二端子。此外，第一节点相当于电压控制振荡电路的输入端子。
当电源电压端子之间的电位差变化时，流过恒流电路的电流恒定。但是，即使栅源之间的电压恒定，连接在恒流电路的p沟道型晶体管的电流根据漏源之间的电压而改变。当p沟道型晶体管的电流改变时，n沟道型晶体管的栅端子电压改变。
在电源电压端子之间的电位差变化，并电压控制振荡电路的输入端子恒定的情况下，电压控制振荡电路的振荡频率根据电源电压端子之间的电位差而改变。然而，在本发明中，由于n沟道型晶体管的栅端子电压改变，因此可以抑制因电源电压端子之间的电位差导致的振荡频率的变化。
另外，在电源电压端子之间的电位差突然变化时，连接在第一节点的电容可以抑制第一节点的电压变化。
本发明的振荡电路之一包括：电连接在第一端子和第二端子之间的恒流电路；根据电源电压端子之间的电位差，改变振荡频率的电压控制振荡电路；n沟道型晶体管；通过恒流电路，使栅源之间的电压为恒定的p沟道型晶体管；以及电容，其中，p沟道型晶体管的源电极和漏电极中的一方电连接到第一端子，并且，p沟道型晶体管的源电极和漏电极中的另一方电连接到n沟道型晶体管的源电极和漏电极中的一方以及栅电极，并且，n沟道型晶体管的源电极和漏电极中的另一方电连接到第二端子，并且，n沟道型晶体管的栅电极通过电容电连接到第二端子。此外，n沟道型晶体管的栅电极相当于电压控制振荡电路的输入电压端子，第一端子和第二端子相当于电压控制振荡电路的电源电压端子。另外，恒流电路不必提供有电阻。
另外，本发明的振荡电路之一包括：电连接在第一端子和第二端子之间的恒流电路；根据电源电压端子之间的电位差，改变振荡频率的电压控制振荡电路；p沟道型晶体管；通过恒流电路，使栅源之间的电压为恒定的n沟道型晶体管；以及电容，其中，n沟道型晶体管的源电极和漏电极中的一方电连接到第二端子，并且，n沟道型晶体管的源电极和漏电极中的另一方电连接到p沟道型晶体管的源电极和漏电极中的一方以及栅电极，并且，p沟道型晶体管的源电极和漏电极中的另一方电连接到第一端子，并且，p沟道型晶体管的栅电极通过电容电连接到第一端子。此外，p沟道型晶体管的栅电极相当于电压控制振荡电路的输入电压端子，第一端子和第二端子相当于电压控制振荡电路的电源电压端子。另外，恒流电路不必提供有电阻。
另外，本发明的半导体器件之一包括：信号处理电路、以及发送/接收用于发送存储在信号处理电路的数据的信号的天线电路，其中，信号处理电路包括：具有上述结构的振荡电路、以及利用天线电路接收的信号生成电源电压的整流电路，并且，电源电压供给到振荡电路的第一端子及第二端子。
本发明的半导体器件之一包括：信号处理电路、以及发送/接收用于发送存储在信号处理电路的数据的信号的天线电路，其中，信号处理电路包括：具有上述结构的振荡电路、利用天线电路接收的信号生成电源电压的整流电路、以及电源电路，并且，电源电压通过电源电路，供给到振荡电路的第一端子及第二端子。此外，电源电路也可以为调节电路。
而且，具有上述结构的半导体器件，也可以包括存储电源电压的电池。
在本发明中，对晶体管的种类没有特别的限制。可以适用：使用以非晶硅和多晶硅为代表的非单晶半导体膜的薄膜晶体管(TFT)、使用半导体衬底或SOI衬底形成的晶体管、结合型晶体管、双极晶体管、使用ZnO或a-InGaZnO等化合物半导体的晶体管、使用有机半导体或碳纳米管的晶体管等。另外，对配置有晶体管的衬底的种类也没有特别的限制，例如可以使用单晶衬底、SOI衬底、玻璃衬底、塑料衬底等。
本发明中的“连接”和“电连接”是同义的。因此，在本发明提出的结构中，不仅具有规定的连接关系，例如在文章或图中所描述的连接关系，而且可以在它们之间设置能够实现电连接的其他元件(例如，开关、晶体管、电容元件、电感器、电阻元件或二极管等)。当然，也可以配置成在中间没夹有其他元件，“电连接”包括直接连接的情况。
根据本发明，能够实现一种振荡电路，该振荡电路输出对由电源变化等所造成的噪声混入很强且具有在宽范围的电压区域中变化量小的稳定频率的信号。另外，通过采用本发明的振荡电路，可以产生稳定的时钟，从而可以提供可靠性高且能够无线地发送/接收信息的半导体器件。
附图说明
图1是说明本发明的振荡电路的图；
图2是说明本发明的振荡电路的图；
图3是说明本发明的半导体器件的结构的图；
图4A至4E是说明本发明的半导体器件的结构的图；
图5A和5B是说明本发明的半导体器件的结构的图；
图6是说明本发明的半导体器件的结构的图；
图7A至7D是本发明的半导体器件的部分剖视图；
图8A至8C是本发明的半导体器件的部分剖视图；
图9A和9B是本发明的半导体器件的部分剖视图；
图10A至10C是本发明的振荡电路或半导体器件所具有的晶体管的部分剖视图；
图11A至11C是本发明的振荡电路或半导体器件所具有的晶体管的部分剖视图；
图12是本发明的振荡电路或半导体器件所具有的晶体管的部分剖视图；
图13A至13C是本发明的振荡电路或半导体器件所具有的晶体管的部分剖视图；
图14A至14C是本发明的振荡电路或半导体器件所具有的晶体管的部分剖视图；
图15A至15C是本发明的振荡电路或半导体器件所具有的晶体管的部分剖视图；
图16A和16B是本发明的振荡电路或半导体器件所具有的晶体管的部分剖视图；
图17A至17E是说明根据本发明的物品的一个例子的图。
具体实施方式
下面，参照附图说明本发明的实施方式。但是，本发明可以通过多种不同的方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围内可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下的实施方式所记载的内容中。此外，在以下说明的本发明的结构中，表示相同对象的附图标记在不同的附图中共同使用。
实施方式1
图1示出了本发明的振荡电路的结构。在图1中，端子208是输入电压端子，端子209是输入电压的基准电压端子。在本说明书中，输入电压端子和输入电压的基准电压端子也分别被称作第一端子和第二端子，它们被总称为电源电压端子。将n沟道型晶体管(以下称作“NMOS”)206的栅电极连接到节点N1，将NMOS206的源电极连接到端子209。p沟道型晶体管(以下称作“PMOS”)205的漏电极与NMOS206的漏电极相连接，它们的连接部分也连接到节点N1。将PMOS205的源电极连接到端子208，将PMOS205的栅电极连接到节点N2。此外，节点N1通过电容224连接到端子209。根据节点N2的电压在PMOS205中流过电流，并且由于NMOS206与PMOS205相连接，也在NMOS206中流过电流。当在NMOS206中流过电流时，在节点N1中发生对应于该电流的电压。此外，即使节点N2的电压或端子208的电压突然变化而PMOS205的电流变化，电容224也可以抑制由NMOS206产生的电压变化。
另外，将恒流电路10连接到节点N2。
恒流电路10包括：构成电流镜电路的PMOS201、202、NMOS203、204、以及电阻207。PMOS201、202的栅电极和PMOS202的漏电极连接到节点N2，PMOS201、202的源电极连接到端子208。PMOS201的漏电极连接到NMOS204的栅电极和NMOS203的漏电极。NMOS204的漏电极连接到节点N2。NMOS204的源电极连接到NMOS203的栅电极，而且通过电阻207连接到端子209。NMOS203的源电极连接到端子209。
恒流电路10可以将流过电阻207的恒定电流提供给NMOS203、204及PMOS201、202。可以根据电阻207的电阻值改变流过电阻207的恒定电流。这样，在N2中发生与流过电阻207的恒定电流相对应的电压。
另一方面，将电压控制振荡电路11连接到节点N1。
电压控制振荡电路11包括：PMOS210、212、213、216、217、220、221、以及NMOS211、214、215、218、219、222、223。NMOS211、215、219、223的栅电极连接到节点N1。将NMOS211、215、219、223的源电极连接到端子209，将PMOS210、212、216、220的源电极连接到端子208。将NMOS211的漏电极连接到PMOS210的栅电极和漏电极、以及PMOS212、216、220的栅电极。将PMOS212的漏电极连接到PMOS213的源电极，将PMOS216的漏电极连接到PMOS217的源电极，将PMOS220的漏电极连接到PMOS221的源电极。将NMOS215的漏电极连接到NMOS214的源电极，将NMOS219的漏电极连接到NMOS218的源电极，将NMOS223的漏电极连接到NMOS222的源电极。将PMOS213的漏电极连接到NMOS214的漏电极、PMOS217的栅电极和NMOS218的栅电极。将PMOS217的漏电极连接到NMOS218的漏电极、将PMOS221的栅电极和NMOS222的栅电极。将PMOS221的漏电极连接到NMOS222的漏电极、PMOS213的栅电极、NMOS214的栅电极和输出端子230。
流过NMOS211、215、219、223的电流，取决于发生在节点N1的电压。在PMOS210中，也流过与NMOS211相同的电流。因此，在PMOS2 10的栅电极中，发生与流过PMOS210的电流相对应的电压。流过PMOS212、216、220的电流，取决于所述PMOS210的栅电极中发生的电压。
另外，PMOS213和NMOS214具有反相器的结构，其中PMOS213、NMOS214的栅电极成为输入端子，漏电极成为输出端子。PMOS217和NMOS218、PMOS221和NMOS222也同样地具有反相器的结构。构成各个反相器的输入端子与构成其它反相器的输出端子相连接，它们构成了将输出信号用作输出信号的反馈电路。这被称为环形振荡器，可以从输出端子230输出具有频率的信号。由于在构成各个反相器的PMOS和NMOS中流过与节点N1的电压相对应的电流，因此，振荡频率根据流过其的电流而变化。也就是说，可以根据节点N1的电压改变振荡频率。
接着，将说明上述振荡电路的动作。当在端子208和端子209之间施加电压时，由于在节点N2中发生的电压，电流从恒流电路10向PMOS205流过。而且，在NMOS206中也流过与PMOS205相同的电流，从而在N1中发生对应于电流的电压。这样，与产生电压的节点N1相连接的电压控制振荡电路11输出信号，该信号具有与在节点N1中发生的电压相对应的频率。
此外，即使增加端子208与端子209之间的电压，由于在恒流电路10中流过恒定电流，因此PMOS205的栅源之间的电压也不改变。即使PMOS205的栅源之间的电压为恒定，流过PMOS205的电流根据PMOS205的漏源之间的电压而变化。这样，当PMOS205的电流变化时，流过NMOS206的电流变化，因此在节点N1中发生的电压变化。
另外，当端子208与端子209之间的电压为恒定时，电压控制振荡电路11输出信号，该信号具有与节点N1的电压相对应的频率。在节点N1的电压从V1变化到比V1更大的V2的情况下(V1＜V2)，当对应于V1的频率为F1，对应于V2的频率为F2时，F2大于F1(F1＜F2)。另一方面，当节点N1的电压为恒定时，电压控制振荡电路11输出信号，该信号具有与端子208和端子209之间的电压相对应的频率。在端子208与端子209之间的电压从V3变化到比V3更大的V4的情况下(V3＜V4)，当使对应于V3的频率为F3，而使对应于V4的频率为F4时，F4小于F3(F3＞F4)。
例如，即使端子208与端子209之间的电压增高，节点N1的电压也同时增高，从而可以使电压控制振荡电路11的振荡频率保持为恒定。另一方面，当端子208与端子209之间的电压下降时，节点N1的电压也同时下降，从而可以使电压控制振荡电路11的振荡频率保持为恒定。
如上所述，即使端子208与端子209之间的电压变化，本发明的振荡电路也可以抑制振荡频率的变化，并且可以输出具有更稳定的频率的信号。
恒流电路10不局限于上述方式，只要具有提供恒定电流的结构、并且使PMOS205的栅源之间的电压为恒定，即可。
电压控制振荡电路11不局限于上述方式，只要根据节点N1的电压产生具有频率的信号，即可。
实施方式2
在本实施方式中，将使用图2示出与实施方式1不同的本发明的振荡电路的一个结构。在图2中，端子1708是输入电压端子，端子1709是输入电压的基准电压端子。将PMOS1705的栅电极连接到节点N11，将PMOS1705的源电极连接到端子1708。PMOS1705的漏电极与NMOS1706的漏电极相连接，它们的连接部分也连接到节点N11。将NMOS1706的源电极连接到端子1709，将NMOS1706的栅电极连接到节点N12。此外，节点N11通过电容1724连接到端子1708。根据节点N12的电压在NMOS1706中流过电流，并且由于PMOS1705与NMOS1706相连接，也在PMOS1705中流过电流。当在PMOS1705中流过电流时，在节点N11中发生对应于该电流的电压。此外，即使节点N12的电压或端子1708的电压突然变化而NMOS1706的电流变化，电容1724也可以抑制由PMOS1705产生的电压变化。
另外，将恒流电路110连接到节点N12。
恒流电路110包括：构成电流镜电路的PMOS1701、1702、NMOS1703、1704、以及电阻1707。将NMOS1703、1704的栅电极和NMOS1704的漏电极连接到节点N12，NMOS1703、1704的源电极连接到端子1709。将NMOS1703的漏电极连接到PMOS1702的栅电极和PMOS1701的漏电极。将PMOS1702的漏电极连接到节点N12。将PMOS1702的源电极连接到PMOS1701的栅电极，而且通过电阻1707连接到端子1708。将PMOS1701的源电极连接到端子1708。
恒流电路110可以将流过电阻1707的恒定电流，提供给PMOS1701、1702及NMOS1703、1704。可以根据电阻1707的电阻值，改变流过电阻1707的恒定电流。这样，在N12中发生与流过电阻1707的恒定电流相对应的电压。
另一方面，将电压控制振荡电路111连接到节点N11。
电压控制振荡电路111包括：PMOS1710、1712、1713、1716、1717、1720、1721、以及NMOS1711、1714、1715、1718、1719、1722、1723。PMOS1710、1712、1716、1720的栅电极连接到节点N11。将PMOS1710、1712、1716、1720的源电极连接到端子1708，将NMOS1711、1715、1719、1723的源电极连接到端子1709。将PMOS1710的漏电极连接到NMOS1711的栅电极和漏电极、以及NMOS1715、1719、1723的栅电极。将PMOS1712的漏电极连接到PMOS1713的源电极，将PMOS1716的漏电极连接到PMOS1717的源电极，将PMOS1720的漏电极连接到PMOS1721的源电极。将NMOS1715的漏电极连接到NMOS1714的源电极，NMOS1719的漏电极连接到NMOS1718的源电极，将NMOS1723的漏电极连接到NMOS1722的源电极。将PMOS1713的漏电极连接到NMOS1714的漏电极、PMOS1717的栅电极和NMOS1718的栅电极。将PMOS1717的漏电极连接到NMOS1718的漏电极、PMOS1721的栅电极和NMOS1722的栅电极。将PMOS1721的漏电极连接到NMOS1722的漏电极、PMOS1713的栅电极、NMOS1714的栅电极、以及输出端子1730。
流过PMOS1710、1712、1716、1720的电流，取决于发生在节点N11中的电压。在PMOS210中也流过与PMOS1710相同的电流。因此，在NMOS1711的栅电极中发生与流过NMOS1711的电流相对应的电压。流过NMOS1715、1719、1723的电流，取决于所述NMOS1711的栅电极中发生的电压。
另外，PMOS1713和NMOS1714具有反相器的结构，其中PMOS1713、NMOS1714的栅电极成为输入端子，漏电极成为输出端子。PMOS1717和NMOS1718、PMOS1721和NMOS1722也同样地具有反相器的结构。构成各个反相器的输入端子与构成其它反相器的输出端子相连接，它们构成了将输出信号用作输出信号的反馈电路。这被称为环形振荡器，可以从输出端子1730输出具有频率的信号。由于在构成各个反相器的PMOS和NMOS中流过与节点N11的电压相对应的电流，因此，振荡频率根据流过其的电流而变化。也就是说，可以根据节点N11的电压，使具有频率的信号变化。
接着，将说明上述振荡电路的动作。当在端子1708和端子1709之间施加电压时，由于在节点N12中发生的电压，电流从恒流电路110向NMOS1706流过。而且，在PMOS1705中也流过与NMOS1706相同的电流，从而在N11中发生对应于电流的电压。这样，与产生电压的节点N11相连接的电压控制振荡电路111输出信号，该信号具有与在节点N11中发生的电压相对应的频率。
此外，即使增加端子1708与端子1709之间的电压，由于在恒流电路110中流过恒定电流，因此NMOS1706的栅源之间的电压也不改变。即使NMOS1706的栅源之间的电压为恒定，流过NMOS1706的电流根据NMOS1706的漏源之间的电压而变化。这样，当NMOS1706的电流变化时，流过PMOS1705的电流变化，因此在节点N11中发生的电压变化。
另外，当端子1708与端子1709之间的电压为恒定时，电压控制振荡电路111输出信号，该信号具有与端子1708和节点N11之间的电压相对应的频率。在端子1708和节点N11之间的电压从V5变化到比V5更大的V6的情况下(V5＜V6)，当使对应于V5的频率为F5，而使对应于V6的频率为F6时，F6大于F5(F5＜F6)。另一方面，当端子1708和节点N11之间的电压为恒定时，电压控制振荡电路111输出信号，该信号具有与端子1708和端子1709之间的电压相对应的频率。在端子1708与端子1709之间的电压从V7变化到比V7更大的V8的情况下(V7＜V8)，当使对应于V7的频率为F7，而使对应于V8的频率为F8时，F8小于F7(F7＞F8)。
例如，即使端子1708与端子1709之间的电压增高，端子1708与节点N11之间的电压也同时增高，从而可以使电压控制振荡电路111的振荡频率保持为恒定。另一方面，当端子1708与端子1709之间的电压下降时，节点N11的电压也同时下降，从而可以使电压控制振荡电路111的振荡频率保持为恒定。
如上所述，即使端子1708与端子1709之间的电压变化，本发明的振荡电路也可以抑制振荡频率的变化，并且可以输出具有更稳定的频率的信号。
恒流电路110不局限于上述方式，只要具有提供恒定电流的结构，且使NMOS1706的栅源之间的电压为恒定，即可。
电压控制振荡电路111不局限于上述方式，只要根据端子1708与节点N1之间的电压产生具有频率的信号，即可。
实施方式3
在本实施方式中，将参照附图来说明一种半导体器件，其中包括上述实施方式所示的振荡电路，且能够无线地发送/接收信息。
近年来，组合超小型IC芯片和无线通信用天线的RFID标签等的半导体器件引人注目。RFID标签可以通过使用无线通信装置(也称为读取写入器)进行通信信号的授受来进行数据的写入和读出。RFID标签(以下简称为RFID)还被称为IC(集成电路)标签、IC芯片、RF标签、无线标签、电子标签。
作为RFID等能够无线地发送/接收信息的半导体器件的应用领域，例如可以举出在流通业中的产品管理。目前，使用条形码等的产品管理还占主流，然而，由于条形码是通过光学方式读取的，因此在存在屏蔽时无法读取数据。然而，对于RFID而言，由于其通过无线方式读取数据，因此即使存在屏蔽时也能够读取数据。因此，可以期待产品管理的高效率、低成本。除了上述以外，已提出了如在票券、航空客票、自动结帐等上的广泛应用。
用图3所示的方框图来说明采用本发明作为上述RFID的半导体器件的一个结构。
图3的RFID300，由天线电路301和信号处理电路302构成。信号处理电路302，由整流电路303、电源电路304、解调电路305、振荡电路306、逻辑电路307、存储控制电路308、存储电路309、逻辑电路310、放大器311、以及调制电路312构成。
在RFID300中，由天线电路301接收的通信信号被输入到信号处理电路302的解调电路305。被接收的信号，即在第一天线电路301和读取写入器之间被发送/接收的信号的频率为125kHz、13.56MHz、915MHz、2.45GHz等，都分别按照ISO标准等设定。当然，在天线电路301和读取写入器之间被发送/接收的信号的频率并不局限于此，例如，可以使用300GHz至3THz的亚毫米波、30GHz至300GHz的毫米波、3GHz至30GHz的微波、300MHz至3GHz的极超短波、30MHz至300MHz的超短波、3MHz至30MHz的短波、300KHz至3MHz的中波、30KHz至300KHz的长波、以及3KHz至30KHz的超长波中的任何频率。此外，在天线电路301和读取写入器之间被发送/接收的信号是调制载波而成的信号。载波的调制方式可以为模拟调制或数字调制，并且也可以为振幅调制、相位调制、频率调制、以及频谱扩散中的任一种。优选采用振幅调制或频率调制。
在本实施方式中，描述用作通信信号的载波为915MHz的情况。在RFID中，为了处理信号需要作为基准的时钟信号，在此通过使用实施方式1或实施方式2所示的振荡电路306来生成时钟信号。从振荡电路306输出的振荡信号作为时钟信号供给到逻辑电路307。调制了的载波被解调电路305解调。解调了的信号也传送到逻辑电路307并接受分析。被逻辑电路307分析了的信号传送到存储控制电路308，该存储控制电路308根据上述信号控制存储电路309，将存储在存储电路309中的数据取出并传送到逻辑电路310。传送到逻辑电路310的信号被逻辑电路310编码后被放大器311放大，并且调制电路312根据该信号对载波进行调制。根据该调制了的载波，读取写入器识别来自RFID的信号。另一方面，加到整流电路303的载波被整流后输入到电源电路304。将这样所获得的电源电压从电源电路304供给到解调电路305、振荡电路306、逻辑电路307、存储控制电路308、存储电路309、逻辑电路310、放大器311、调制电路312等。此外，尽管不必提供电源电路304，但是这里的电源电路具有使输入电压升压、降压或正负反转的功能。这样，RFID300进行工作。
此外，对在天线电路301中的天线的形状没有特别的限制。例如，如图4A所示，也可以采用在衬底上的信号处理电路352的周围，配置一面的天线351的结构。此外，如图4B所示，也可以采用在衬底上的信号处理电路352的周围，配置细天线351以使其围绕信号处理电路352的结构。此外，如图4C所示，也可以采用对衬底上的信号处理电路352具有接收高频电磁波的天线351的形状。此外，如图4D所示，也可以采用对衬底上的信号处理电路352具有180度无方向性(能够从所有方向均匀地接收)的天线351的形状。此外，如图4E所示，可以采用对衬底上的信号处理电路352具有拉伸成棒状的天线351的形状。此外，对在信号处理电路和天线电路中的与天线的连接没有特别的限制。例如，可以采用如下方法：利用引线键合连接或凸块连接来连接天线351和信号处理电路352；或者被芯片化了的信号处理电路352的一表面设为电极并贴在天线351上。此外，也可以使用ACF(anisotropic conductive film：各向异性导电薄膜)来贴合信号处理电路352和天线351。此外，天线所需要的长度根据用于接收的频率而不同。例如，在频率为2.45GHz的情况下，当设置半波长偶极天线时，天线的长度大约为60mm(1/2波长)，当设置单极天线时，天线的长度大约为30mm(1/4波长)，即可。
另外，既可以采用与信号处理电路352相同的衬底上层叠形成天线351的结构，又可以采用使用外部天线的结构。当然，也可以采用在信号处理电路352的上方或下方设置有天线351的结构。
另外，当图3的天线电路301采用图4B的形状时，天线电路301可以如图5A所示地由天线401和共振电容402构成。在此情况下，将天线401和共振电容402统称为天线电路403。
另外，整流电路303只要为将由天线电路301接收的载波感应出的交流信号转换为直流信号的电路，即可。例如，如图5B所示，整流电路407由二极管404、二极管405和平滑电容406构成，即可。
RFID可获得的电源电压值，根据与读取写入器的距离等容易变化，但通过采用本发明的振荡电路，即使在电源电压值变化的情况下，也可以抑制因电源电压值引起的时钟信号的变化，从而可以产生稳定的时钟。因此，可以获得可靠性高且能够无线地发送/接收信息的半导体器件。
另外，本发明的RFID除了图3所示的结构之外，还可以如图6所示那样具有电池361。在从整流电路303输出的电源电压不足以使信号处理电路302工作的情况下，也可以将电源电压从电池361供给到构成信号处理电路302的各个电路，例如，解调电路305、振荡电路306、逻辑电路307、存储控制电路308、存储电路309、逻辑电路310、放大器311、调制电路312等。此外，由于其他的模拟电路产生的噪声或数字电路产生的脉冲噪声的影响，即使在从电池361向振荡电路306供给电源电压的情况下，也不一定能够将恒定的电源电压供给到振荡电路306。因此，也在图6所示的RFID360中使用本发明的振荡电路是很有效的，并且可以提高RFID的可靠性。例如，当从整流电路303输出的电源电压比使信号处理电路302工作所需要的电源电压足够大的情况下，可以从整流电路303输出的电源电压之中的剩余电压充电电池361中，来获得存储能量。此外，也可以除了天线电路301和整流电路303，另外提供天线电路和整流电路，来从任意发生的电波等获得存储在电池361中的能量。
这里，电池是指通过充电可以恢复连续使用时间的电池。作为电池，优选使用形成为片状的电池，例如，通过使用凝胶状电解质的锂聚合物电池、锂离子电池、锂二次电池等，可以实现小型化。当然，只要是可充电的电池，就可以使用任何电池，既可使用镍氢电池、镍镉电池，又可使用大容量的电容器等。
另外，也可以使用调节器电路来将稳定的电源电压供给到电源电路304。在此情况下，与上述情况相同，由于其他的模拟电路产生的噪声或数字电路产生的脉冲噪声的影响，不一定能够将恒定的电源电压供给到振荡电路306。因此，使用本发明的振荡电路是很有效的，并且可以进一步提高RFID的可靠性。当然，也可以在图6的RFID所具有的电源电路中应用调节器电路。
此外，本实施方式可以与本说明书中的其他实施方式的记载适当地进行组合。
实施方式4
在本实施方式中，将参照部分剖视图来说明上述实施方式所示的RFID等半导体器件的制造方法的一个例子。
首先，如图7A所示，在衬底501的一个表面上夹着绝缘膜502形成剥离层503，接着，层叠形成用作基底膜的绝缘膜504和半导体膜(例如，包含非晶硅的膜)505。此外，绝缘膜502、剥离层503、绝缘膜504、以及半导体膜505可以连续形成。
衬底501是选自玻璃衬底、石英衬底、金属衬底(例如，不锈钢衬底等)、陶瓷衬底以及Si衬底等的半导体衬底中的衬底。此外，作为塑料衬底，也可以选择聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、以及丙烯等的衬底。此外，在本工序中，剥离层503夹着绝缘膜502地设置在衬底501的整个面上，但是，根据需要，也可以在衬底501的整个面上设置剥离层后，通过光刻法选择性地设置。
作为绝缘膜502、绝缘膜504，通过CVD法或溅射法等，使用如下绝缘材料来形成：氧化硅、氮化硅、氧氮化硅、氮氧化硅等。例如，当将绝缘膜502、绝缘膜504成为两层结构时，优选作为第一层绝缘膜形成氮氧化硅膜并且作为第二层绝缘膜形成氧氮化硅膜。此外，也可以作为第一层绝缘膜形成氮化硅膜并且作为第二层绝缘膜形成氧化硅膜。绝缘膜502用作防止杂质元素从衬底501混入到剥离层503或形成在其上的元件的阻挡层，而且绝缘膜504用作防止杂质元素从衬底501、剥离层503混入到形成在其上的元件的阻挡层。这样，通过形成作为阻挡层发挥功能的绝缘膜502、504，可以防止来自衬底501的Na等碱金属和碱土金属、来自剥离层503中的杂质元素给形成在其上的元件造成不良影响。此外，在使用石英作为衬底501的情况下，也可以省略绝缘膜502、504。
作为剥离层503，可以使用金属膜或金属膜和金属氧化膜的叠层结构等。作为金属膜，可以使用由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、以及铱(Ir)中的元素或以上述元素为主要成分的合金材料或化合物材料构成的膜的单层结构或叠层结构而形成。另外，可以通过溅射法或各种CVD法如等离子体CVD法等而形成上述材料。作为金属膜和金属氧化膜的叠层结构，可以在形成上述金属膜之后，进行在氧气气氛中或在N2O气氛中的等离子体处理、在氧气气氛中或在N2O气氛中的加热处理，以在金属膜的表面上设置该金属膜的氧化物或氧氮化物。例如，在使用溅射法或CVD法等形成钨膜作为金属膜的情况下，通过对钨膜进行等离子体处理，可以在钨膜的表面上形成由钨氧化物而成的金属氧化膜。此外，在此情况下，用WOX表示钨的氧化物。其中X是2至3，存在如下情况：X是2(WO2)、X是2.5(W2O5)、X是2.75(W4O11)、以及X是3(WO3)等。当形成钨的氧化物时，对如上举出的X的值没有特别的限制，优选根据蚀刻速率等确定要形成的氧化物。此外，例如，也可以在形成金属膜(例如，钨)之后，通过溅射法在该金属膜上设置氧化硅(SiO2)等的绝缘膜的同时，在金属膜上形成金属氧化物(例如，在钨上形成钨氧化物)。此外，作为等离子体处理，例如也可以进行高密度等离子体处理。此外，除了金属氧化膜以外，也可以使用金属氮化物或金属氧氮化物。在此情况下，在氮气气氛中或在氮气和氧气气氛中对金属膜进行等离子体处理或加热处理即可。
通过溅射法、LPCVD法、等离子体CVD法等，以25nm至200nm(优选为30nm至150nm)的厚度形成半导体膜505。
接下来，如图7B所示，对半导体膜505照射激光束来进行晶化。此外，也可以通过将激光束的照射、利用RTA(快速热退火)或退火炉的热结晶法、使用促进晶化的金属元素的热结晶法组合的方法等进行半导体膜505的晶化。之后，将获得的半导体膜蚀刻为所希望的形状来形成晶化了的半导体膜505a至505f，并且覆盖该半导体膜505a至505f地形成栅极绝缘膜506。
作为栅极绝缘膜506，通过CVD法或溅射法等，使用如下绝缘材料来形成：氧化硅、氮化硅、氧氮化硅、氮氧化硅等。例如，当将栅极绝缘膜506作为两层结构时，优选作为第一层绝缘膜形成氧氮化硅膜并且作为第二层绝缘膜形成氮氧化硅膜。此外，也可以作为第一层绝缘膜形成氧化硅膜并且作为第二层绝缘膜形成氮化硅膜。
以下，简单地说明半导体膜505a至505f的制造工序的一个例子。首先，通过等离子体CVD法形成50nm至60nm厚的非晶半导体膜。接着，将包含作为促进晶化的金属元素的镍的溶液保持在非晶半导体膜上，接着，对非晶半导体膜进行脱氢处理(在500℃下，一个小时)和热结晶处理(在550℃下，四个小时)，来形成结晶半导体膜。然后，通过照射激光束且使用光刻法，来形成结晶的半导体膜505a至505f。此外，也可以只通过照射激光束而不进行使用促进晶化的金属元素的热结晶，来使非晶半导体膜晶化。
作为用来晶化的激光振荡器，可以使用连续振荡激光器(CW激光器)或脉冲振荡激光器(脉冲激光器)。作为此处可采用的激光束，可以采用从如下激光器中的一种或多种振荡的激光束，即气体激光器如Ar激光器、Kr激光器、受激准分子激光器等；将在单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器；玻璃激光器；红宝石激光器；变石激光器；Ti：蓝宝石激光器；铜蒸气激光器；以及金蒸气激光器。通过照射这种激光束的基波以及这些基波的二次谐波到四次谐波的激光束，可以获得大粒径的晶体。例如，可以使用Nd：YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。此时，需要大约0.01MW/cm2至100MW/cm2(优选为0.1MW/cm2至10MW/cm2)的激光功率密度。而且，以大约10cm/sec至2000cm/sec的扫描速度照射。此外，将在单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器、Ar离子激光器、或者Ti：蓝宝石激光器可以进行连续振荡，也可以通过Q开关动作或模式同步等以10MHz以上的振荡频率进行脉冲振荡。当使用10MHz以上的振荡频率来使激光束振荡时，在半导体膜由激光束熔化之后并在凝固之前，对半导体膜照射下一个脉冲。因此，由于不同于使用振荡频率低的脉冲激光的情况，可以在半导体膜中连续地移动固液界面，所以可以获得沿扫描方向连续生长的晶粒。
也可以通过对半导体膜505a至505f进行高密度等离子体处理来使其表面氧化或氮化，以形成栅极绝缘膜506。例如，通过引入了稀有气体如He、Ar、Kr、Xe等与氧气、氧化氮(NO2)、氨气、氮气或氢气等的混合气体的等离子体处理，形成栅极绝缘膜506。在此情况下，通过引入微波激发等离子体，可以产生低电子温度且高密度的等离子体。可以通过使用由该高密度等离子体产生的氧自由基(有可能含有OH自由基)或氮自由基(有可能含有NH自由基)，使半导体膜的表面氧化或氮化。
通过上述使用了高密度等离子体的处理，厚度为1nm至20nm，典型地为5nm至10nm的绝缘膜形成在半导体膜上。由于在此情况下的反应为固相反应，因此可以使该绝缘膜和半导体膜之间的界面能级密度极低。由于上述高密度等离子体处理直接使半导体膜(晶体硅或多晶硅)氧化(或氮化)，因此在理想上可以使被形成的绝缘膜的厚度的不均匀性极小。再者，由于即使在晶体硅的晶粒界面也不会进行强烈的氧化，因此成为非常优选的状态。换句话说，通过在此所示的高密度等离子体处理使半导体膜的表面固相氧化，可以形成具有良好的均匀性且界面能级密度较低的绝缘膜而不会在晶粒界面中引起异常的氧化反应。
作为栅极绝缘膜506，既可仅使用通过高密度等离子体处理形成的绝缘膜，此外，又可通过利用了等离子体或热反应的CVD法将氧化硅、氧氮化硅或氮化硅等的绝缘膜堆积以层叠在上述绝缘膜上。在任何情况下，在栅极绝缘膜的一部分或全部具有通过高密度等离子体来形成的绝缘膜的晶体管，可以减少特性差异。
此外，一边对半导体膜照射连续振荡激光束或者以10MHz以上的频率振荡的激光束、一边在一个方向上扫描而使该半导体膜晶化而获得的半导体膜505a至505f，具有其晶体沿该激光束的扫描方向成长的特征。通过使该扫描方向与沟道长度方向(形成沟道形成区域时载流子流动的方向)一致地配置晶体管，并且组合上述栅极绝缘膜，可以获得特性差异小且电场效应迁移率高的薄膜晶体管(TFT：Thin Film Transistor)。
接着，在栅极绝缘膜506上层叠形成第一导电膜和第二导电膜。在此，通过CVD法或溅射法等以20nm至100nm的厚度来形成第一导电膜。第二导电膜以100nm至400nm的厚度而形成。作为第一导电膜和第二导电膜，采用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)和铌(Nb)等中的元素或以这些元素为主要成分的合金材料或化合物材料而形成。或者，采用掺杂了磷等杂质元素的以多晶硅为代表的半导体材料而形成第一导电膜和第二导电膜。作为第一导电膜和第二导电膜的组合实例，可以举出氮化钽膜和钨膜、氮化钨膜和钨膜、或者氮化钼膜和钼膜等。由于钨和氮化钽具有高耐热性，因此在形成第一导电膜和第二导电膜之后，可以进行用于热激活的加热处理。此外，在不是两层结构而是三层结构的情况下，优选采用钼膜、铝膜和钼膜的叠层结构。
接着，利用光刻法形成由抗蚀剂构成的掩模，并且进行蚀刻处理，以形成栅电极和栅极线，从而在半导体膜505a至505f的上方形成栅电极507。在此，示出了采用第一导电膜507a和第二导电膜507b的叠层结构形成栅电极507的例子。
接着，如图7C所示，使用栅电极507作为掩模，通过离子掺杂法或离子注入法对半导体膜505a至505f以低浓度添加赋予n型的杂质元素。然后，通过光刻法选择性地形成由抗蚀剂构成的掩模，以高浓度添加赋予p型的杂质元素。作为显示n型的杂质元素，可以使用磷(P)、砷(As)等。作为显示p型的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。在此，使用磷(P)作为赋予n型的杂质元素，以1×1015/cm3至1×1019/cm3的浓度选择性地引入到半导体膜505a至505f，以形成显示n型的杂质区域508。此外，使用硼(B)作为赋予p型的杂质元素，以1×1019/cm3至1×1020/cm3的浓度选择性地引入到半导体膜505c、505e，以形成显示p型的杂质区域509。
接着，覆盖栅极绝缘膜506和栅电极507地形成绝缘膜。通过等离子体CVD法或溅射法等以单层或叠层方式形成含有无机材料如硅、硅的氧化物或硅的氮化物的膜、或者含有有机材料如有机树脂等的膜，来形成绝缘膜。接着，通过以垂直方向为主体的各向异性蚀刻法选择性地蚀刻绝缘膜，从而形成与栅电极507的侧面接触的绝缘膜510(也称为侧壁)。绝缘膜510用作当形成LDD(轻掺杂漏)区域时的掺杂用掩模。
接着，使用通过光刻法形成的、由抗蚀剂构成的掩模和栅电极507及绝缘膜510作为掩模，对半导体膜505a、505b、505d、505f以高浓度添加赋予n型的杂质元素，以形成显示n型的杂质区域511。在此，使用磷(P)作为赋予n型的杂质元素，以1×1019/cm3至1×1020/cm3的浓度选择性地引入到半导体膜505a、505b、505d、505f，以形成显示比杂质区域508更高浓度的n型的杂质区域511。
通过以上工序，如图7D所示，形成n沟道型薄膜晶体管500a、500b、500d、500f和p沟道型薄膜晶体管500c、500e。这些薄膜晶体管500a至500f是构成本发明的RFID等半导体器件的薄膜晶体管。当然，这样形成的薄膜晶体管也可以用作构成本发明的振荡电路的薄膜晶体管。
在n沟道型薄膜晶体管500a中，沟道形成区域被形成在与栅电极507重叠的半导体膜505a的区域中，形成源区或漏区的杂质区域511被形成在不与栅电极507及绝缘膜510重叠的区域中，而且，低浓度杂质区域(LDD区域)被形成在与绝缘膜510重叠的区域且沟道形成区域和杂质区域511之间。n沟道型薄膜晶体管500b、500d、500f也同样形成有沟道形成区域、低浓度杂质区域、以及杂质区域511。
在p沟道型薄膜晶体管500c中，沟道形成区域被形成在与栅电极507重叠的半导体膜505c的区域中，形成源区或漏区的杂质区域509被形成在不与栅电极507重叠的区域中。此外，p沟道型薄膜晶体管500e也同样形成有沟道形成区域以及杂质区域509。此外，这里虽然在p沟道型薄膜晶体管500c、500e没有设置LDD区域，但是既可采用在p沟道型薄膜晶体管设置LDD区域的结构，又可采用在n沟道型薄膜晶体管不设置LDD区域的结构。
接下来，如图8A所示，以单层或叠层方式形成绝缘膜以覆盖半导体膜505a至505f、栅电极507等，并且在该绝缘膜上形成导电膜513，以使该导电膜513与形成薄膜晶体管500a至500f的源区或漏区的杂质区域509、511电连接。绝缘膜通过CVD法、溅射法、SOG法、液滴喷出法、丝网印刷法等使用无机材料如硅的氧化物或硅的氮化物等、有机材料如聚酰亚胺、聚酰胺、苯并环丁烯树脂、丙烯、环氧等、或者硅氧烷材料等，以单层或叠层方式形成。在此，以双层方式设置所述绝缘膜，分别使用氮氧化硅膜和氧氮化硅膜作为第一层绝缘膜512a和第二层绝缘膜512b。此外，导电膜513形成薄膜晶体管500a至500f的源电极或漏电极。
在形成绝缘膜512a、512b之前，或者在形成绝缘膜512a、512b中的一个或多个薄膜之后，优选进行用于恢复半导体膜的结晶性、使添加在半导体膜中的杂质元素活性化、或者使半导体膜氢化的加热处理。作为加热处理，优选适用热退火法、激光退火法、或者RTA法等。
通过CVD法或溅射法等，使用选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)中的元素、或者以这些元素为主要成分的合金材料或化合物材料以单层或叠层的方式形成导电膜513。以铝为主要成分的合金材料例如相当于以铝为主要成分且含有镍的材料、或者以铝为主要成分且含有碳和硅中的一方或双方与镍的合金材料。作为导电膜513，例如优选使用由阻挡膜、铝硅(Al-Si)膜和阻挡膜组成的叠层结构、或者由阻挡膜、铝硅(Al-Si)膜、氮化钛膜和阻挡膜组成的叠层结构。此外，阻挡膜相当于由钛、钛的氮化物、钼或钼的氮化物组成的薄膜。因为铝及铝硅具有低电阻值并且其价格也低廉，所以作为用于形成导电膜513的材料最合适。此外，当设置上层和下层的阻挡层时，可以防止铝或铝硅的小丘的产生。此外，当形成由高还原性的元素即钛构成的阻挡膜时，即使产生结晶半导体膜上的较薄的自然氧化膜，也可以还原该自然氧化膜来获得与半导体膜之间的良好接触。
接着，覆盖导电膜513地形成绝缘膜514，并且在该绝缘膜514上形成与形成薄膜晶体管的源电极或漏电极的导电膜513电连接的导电膜515。在图8中示出了与形成薄膜晶体管500a的源电极或漏电极的导电膜513电连接的导电膜515。可以使用在形成上述导电膜513时所示的任何材料来形成导电膜515。
接着，如图8B所示，与导电膜515电连接地形成用作天线的导电膜516。
通过CVD法或溅射法等使用由如下材料构成的单层结构或叠层结构来形成绝缘膜514：具有氧或氮的绝缘膜如氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等；包含碳的膜如DLC(类金刚石碳)膜等；有机材料如环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯等；或者硅氧烷材料如硅氧烷树脂等。此外，硅氧烷材料相当于包含Si-O-Si键的材料。硅氧烷的骨架结构由硅(Si)和氧(O)的键构成。作为取代基，使用至少包含氢的有机基(例如烷基、芳烃)。作为取代基，也可以使用氟基。此外，作为取代基，还可以使用至少包含氢的有机基和氟基。
通过CVD法、溅射法、印刷法如丝网印刷或凹版印刷等、液滴喷出法、分配器法、镀敷法等，使用导电材料来形成导电膜516。导电材料由选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)或钼(Mo)中的元素、以上述元素为主要成分的合金材料或者化合物材料的单层结构或叠层结构来形成。
例如，在通过丝网印刷法形成用作天线的导电膜516的情况下，可以通过选择性地印刷导电膏来设置该导电膜，该导电膏将粒径为几nm至几十μm的导电物粒子溶解或分散于有机树脂中。作为导电物粒子，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)和钛(Ti)等中的一种或多种的金属粒子、卤化银的微粒或者具有分散性的纳米粒子。此外，作为包含在导电膏中的有机树脂，可以使用选自用作金属粒子的粘合剂、溶剂、分散剂、以及涂敷剂的有机树脂的一种或多种。典型地，可以举出环氧树脂、硅酮树脂等的有机树脂。此外，当形成导电膜时，优选在挤出导电膏之后进行焙烧。例如，在使用以银为主要成分的微粒(例如粒径为1nm以上至100nm以下)作为导电膏材料的情况下，可以通过在150℃至300℃的温度下焙烧导电膏材料且使其硬化而获得导电膜。另外，也可以使用以焊料或无铅焊料为主要成分的微粒，在此情况下，优选使用粒径为20μm以下的微粒。焊料或无铅焊料具有成本低的优点。
接着，如图8C所示，在覆盖导电膜516地形成绝缘膜517之后，将包括薄膜晶体管500a至500f、导电膜516等的层(下面，记为“元件形成层518”)，从衬底501剥离。这里，可以通过在照射激光束(例如UV光)以在避开薄膜晶体管500a至500f的区域中形成开口部之后，利用物理力量将元件形成层518从衬底501剥离。此外，也可以在将元件形成层518从衬底501剥离之前，将蚀刻剂引入到形成了的开口部中来选择性地除去剥离层503。作为蚀刻剂，使用含氟化卤素或卤间化合物的气体或液体。例如，使用三氟化氯(ClF3)作为含氟化卤素的气体。于是，元件形成层5 18处于从衬底501被剥离的状态。此外，剥离层503可以被部分地留下，而不被完全除去。通过以上方式，可以减少蚀刻剂的消耗且缩短为除去剥离层花费的处理时间。另外，在除去剥离层503之后也可以在衬底501上保持着元件形成层518。此外，可以通过再次利用元件形成层518被剥离了的衬底501，以缩减成本。
可以使用CVD法或溅射法等并使用由如下材料构成的单层或叠层结构来设置绝缘膜517：具有氧或氮的绝缘膜如氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等；包含碳的膜如DLC(类金刚石碳)膜等；有机材料如环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯等；或者硅氧烷材料如硅氧烷树脂等。
在本实施方式中，如图9A所示，在通过激光束的照射来将开口部形成在元件形成层518中之后，将第一薄板材料519贴合到该元件形成层518的一方表面(绝缘膜517露出了的表面)上。然后，从衬底501剥离元件形成层518。
接着，如图9B所示，在将第二薄板材料520贴合到元件形成层518的另一方表面(因剥离而露出了的表面)上之后，通过进行加热处理、加压处理的一方或双方来贴合第二薄板材料520。可以使用热熔薄膜等作为第一薄板材料519、第二薄板材料520。
此外，作为第一薄板材料519、第二薄板材料520，也可以使用施加了用于防止产生静电等的抗静电处理的薄膜(以下记为抗静电薄膜)。作为抗静电薄膜，可以举出将抗静电材料分散在树脂中的薄膜、以及贴有抗静电材料的薄膜等。设置有抗静电材料的薄膜既可以是一个面设置有抗静电材料的薄膜，又可以是两个面都设置有抗静电材料的薄膜。再者，作为在其一个面上设置有抗静电材料的薄膜，既可以使设置有抗静电材料的面成为薄膜的内侧地将该薄膜与层贴在一起，又可以使设置有抗静电材料的面成为薄膜的外侧地将该薄膜与层贴在一起。此外，抗静电材料设置在薄膜的整个面或部分面上，即可。作为这里的抗静电材料，可以使用金属、铟和锡的氧化物(ITO)、以及界面活性剂例如两性界面活性剂、阳离子界面活性剂、非离子型界面活性剂等。另外，作为抗静电材料，还可以使用包含在其侧链上具有羧基和季铵碱的交联共聚物高分子的树脂材料等。可以通过将这些材料贴附到薄膜上、将这些材料混合在薄膜中、将这些材料涂敷在薄膜上而获得抗静电薄膜。通过使用抗静电薄膜来封止，当作为产品来使用时，可以抑制外部静电等给半导体元件带来的负面影响。
通过上述工序，可以制造本发明的半导体器件。此外，尽管在本实施方式中，说明了在与薄膜晶体管同一衬底上形成天线的示例，但是本发明不局限于该结构。也可以通过使用包含导电粒子的树脂将形成有具有薄膜晶体管的层的第一衬底与形成有用作天线的导电层的第二衬底互相贴合，以使薄膜晶体管和天线电连接。
以上示出了在衬底上形成薄膜晶体管等的元件后，进行剥离的工序，但也可以不进行剥离而将其直接成为产品。另外，通过在玻璃衬底上形成薄膜晶体管等的元件之后，从与提供有元件的表面相反一侧对该玻璃衬底进行研磨，可以实现半导体器件的薄膜化和小型化。
另外，本实施方式可以与本说明书中的其他实施方式的记载适当地进行组合。
实施方式5
在本实施方式中，将说明与上述实施方式不同的本发明的振荡电路或半导体器件所具有的晶体管的制造方法。本发明的振荡电路或半导体器件所具有的晶体管可以由上述实施方式所说明的绝缘衬底上的薄膜晶体管而构成，还可以由使用单晶衬底的MOS晶体管而构成。
在本实施方式中，将参照图10至图12所示的部分剖视图来说明本发明的振荡电路或半导体器件所具有的晶体管的制造方法的一个实例。
首先，如图10A所示，在半导体衬底900上形成分离元件的区域902、903(下面，也记为区域902、903)。设置在半导体衬底900的区域902、903分别被绝缘膜901(也称为场氧化膜)分开。此外，这里示出一种例子，即，使用具有n型的导电型的单晶Si衬底作为半导体衬底900，并且将p阱904设置在半导体衬底900的区域903中。
此外，衬底900只要是半导体衬底，就没有特别的限制。例如，可以使用如下衬底：具有n型或p型的导电型的单晶Si衬底；化合物半导体衬底(GaAs衬底、InP衬底、GaN衬底、SiC衬底、蓝宝石衬底、ZnSe衬底等)；通过采用贴合法或SIMOX(注入氧隔离)法来形成的SOI(绝缘硅)衬底等。
元件分离区域902、903可以适当地采用选择氧化法(LOCOS(硅局部氧化)法)或深沟分离法等。
此外，可以通过将具有p型的导电型的杂质元素选择性地引入到半导体衬底900，将p阱形成在半导体衬底900的区域903中。作为显示p型的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。
此外，由于在本实施方式中，使用具有n型的导电型的半导体衬底作为半导体衬底900，因此对区域902中不进行杂质元素的引入。但是也可以通过引入显示n型的杂质元素来将n阱形成在区域902中。可以使用磷(P)或砷(As)等作为显示n型杂质元素。另一方面，在使用具有p型的导电型的半导体衬底的情况下，可以采用如下结构，即将显示n型的杂质元素引入到区域902中来形成n阱，并且对区域903不进行杂质元素的引入。
接着，覆盖区域902、903地分别形成绝缘膜905、906(参照图10B)。
例如，通过进行热处理来使设置在半导体衬底900上的区域902、903的表面氧化，可以使用氧化硅膜形成绝缘膜905、906。此外，在采用热氧化法形成氧化硅膜之后，也可以通过进行氮化处理来使氧化硅膜的表面氮化，采用氧化硅膜和包含氧和氮的膜(氧氮化硅膜)的叠层结构来形成绝缘膜905、906。
另外，也可以采用等离子体处理来形成绝缘膜905、906。例如，可以通过对设置在半导体衬底900上的区域902、903的表面进行采用高密度等离子体处理的氧化处理或氮化处理，形成氧化硅膜或氮化硅膜作为绝缘膜905、906。此外，也可以在通过高密度等离子体处理对区域902、903的表面进行氧化处理之后，通过再次的高密度等离子体处理进行氮化处理。在这种情况下，接触区域902、903的表面地形成氧化硅膜，并且在该氧化硅膜上形成氧氮化硅膜。从而，绝缘膜905、906为层叠有氧化硅膜和氧氮化硅膜的膜。此外，可以在通过热氧化法将氧化硅膜形成在区域902、903的表面上之后，通过高密度等离子体处理进行氧化处理或氮化处理。
此外，绝缘膜905、906在后面完成的晶体管中起到栅极绝缘膜的作用。
接下来，覆盖形成在区域902、903的上方的绝缘膜905、906地形成导电膜(参照图10C)。这里，示出按顺序层叠形成导电膜907和908作为导电膜的例子。当然，导电膜可以采用单层或三层以上的叠层结构来形成。
可以采用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等中的元素或者以上述元素为主要成分的合金材料或化合物材料来形成导电膜907、908。此外，也可以使用使上述元素氮化的金属氮化膜来形成。另外，还可以使用以掺杂了磷等的杂质元素的多晶硅为代表的半导体材料来形成。
这里，使用氮化钽形成导电膜907且在其上使用钨形成导电膜908，来设置叠层结构的导电膜。另外，可以使用选自氮化钨、氮化钼或氮化钛的单层或叠层膜作为导电膜907，而可以使用选自钽、钼、钛的单层或叠层膜作为导电膜908。
接着，通过对层叠而设置了的导电膜907、908选择性地进行蚀刻来除去，将导电膜907、908留在区域902、903上方的一部分，从而如图11A所示，分别形成栅电极909、910。
接着，选择性地形成抗蚀剂掩模911以覆盖区域902，并且通过使用该抗蚀剂掩模911、栅电极910作为掩模来将杂质元素引入到区域903中，形成杂质区域(参照图11B)。作为杂质元素，使用赋予n型的杂质元素或赋予p型的杂质元素。可以使用磷(P)、砷(As)等作为显示n型的杂质元素。可以使用硼(B)、铝(Al)、镓(Ga)等作为显示p型的杂质元素。这里使用磷(P)作为杂质元素。
如图11B所示，通过引入杂质元素，在区域903中形成构成源区或漏区的杂质区域912和沟道形成区域913。
接着，选择性地形成抗蚀剂掩模914以覆盖区域903，并且通过使用该抗蚀剂掩模914、栅电极909作为掩模来将杂质元素引入到区域902中，形成杂质区域(参照图11C)。作为杂质元素，使用赋予n型的杂质元素或赋予p型的杂质元素。可以使用磷(P)、砷(As)等作为显示n型的杂质元素。可以使用硼(B)、铝(Al)、镓(Ga)等作为显示p型的杂质元素。这里，引入具有与在图11B中引入到区域903中的杂质元素不同的导电型的杂质元素(例如，硼(B))。其结果，在区域902中形成构成源区或漏区的杂质区域915和沟道形成区域916。
接着，覆盖绝缘膜905、906、栅电极909、910地形成第二绝缘膜917，并且在该第二绝缘膜917上形成与形成在区域902、903中的杂质区域912、915电连接的布线918(参照图12)。
可以使用CVD法或溅射法等，并使用由如下材料构成的单层或叠层结构，来设置第二绝缘膜917：具有氧或氮的绝缘膜如氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等；包含碳的膜如DLC(类金刚石碳)膜等；有机材料如环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯等；或者硅氧烷材料如硅氧烷树脂等。此外，硅氧烷材料相当于包含Si-O-Si键的材料。硅氧烷的骨架结构由硅(Si)和氧(O)的键而构成。作为取代基，使用至少包含氢的有机基(例如烷基、芳烃)。作为取代基，也可以使用氟基。此外，作为取代基，也可以使用至少包含氢的有机基和氟基。
通过CVD法或溅射法等，使用选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)中的元素、或者以上述元素为主要成分的合金材料或化合物材料的单层或叠层，来形成布线918。以铝作为主要成分的合金材料相当于，例如以铝作为主要成分且还含有镍的材料，或者以铝作为主要成分且还含有碳和硅的一方或双方以及镍的合金材料。作为布线918，例如优选使用由阻挡膜、铝硅(Al-Si)膜和阻挡膜组成的叠层结构，或者由阻挡膜、铝硅(Al-Si)膜、氮化钛膜和阻挡膜组成的叠层结构。此外，阻挡膜相当于由钛、钛的氮化物、钼或者钼的氮化物组成的薄膜。因为铝和铝硅具有低电阻值并且其价格也低廉，所以作为用于形成布线918的材料最合适。此外，当设置上层和下层的阻挡层时，可以防止铝或铝硅的小丘的产生。另外，当形成由高还原性的元素的钛构成的阻挡膜时，即使在结晶半导体膜上形成有薄的自然氧化膜，也可以使该自然氧化膜还原，并获得与结晶半导体膜的良好接触。
如上所述，可以通过使用单晶衬底制造MOS晶体管。此外，晶体管的结构不局限于上述结构。例如，也可以采用反交错结构、鳍式FET结构等。当采用鳍式FET结构时，可以抑制晶体管尺寸的微细化所引起的短沟道效应。
此外，本实施方式可以与本说明书中的其他实施方式的记载适当地进行组合。
实施方式6
在本实施方式中，将说明与上述实施方式不同的本发明的振荡电路或半导体器件所具有的晶体管的制造方法。本发明的振荡电路或半导体器件中的晶体管也可以由采用与上述实施方式所说明的使用单晶衬底的MOS晶体管不同的制造方法来提供的MOS晶体管而构成。
在本实施方式中，将参照图13至图16所示的部分剖视图来说明本发明的振荡电路或半导体器件所具有的晶体管的制造方法的一个实例。
首先，如图13A所示，在衬底1200上形成绝缘膜。这里，使用具有n型的导电型的单晶Si作为衬底1200，并且在该衬底1200上形成绝缘膜1201和绝缘膜1202。例如，通过对衬底1200进行热处理来形成氧化硅作为绝缘膜1201，并且在该绝缘膜1201上利用CVD法来形成氮化硅膜。
此外，衬底1200只要是半导体衬底，就没有特别的限制。例如，可以使用如下衬底：具有n型或p型的导电型的单晶Si衬底；化合物半导体衬底(GaAs衬底、InP衬底、GaN衬底、SiC衬底、蓝宝石衬底、ZnSe衬底等)；通过采用贴合法或SIMOX(注入氧隔离)法来形成的SOI(绝缘硅)衬底等。
此外，可以在形成绝缘膜1201之后采用高密度等离子体处理来使该绝缘膜1201氮化，以提供绝缘膜1202。此外，设置在衬底1200上的绝缘膜可以采用单层或三层以上的叠层结构。
接着，如图13B所示，在绝缘膜1202上选择性地形成抗蚀剂掩模1203的图案后，通过使用该抗蚀剂掩模1203作为掩模来选择性地进行蚀刻，在衬底1200中选择性地形成凹部1204。可以通过利用等离子体的干蚀刻对衬底1200、绝缘膜1201、1202进行蚀刻。
接着，如图13C所示，在除去抗蚀剂掩模1203的图案之后，填充在衬底1200中形成了的凹部1204地形成绝缘膜1205。
采用CVD法或溅射法等并使用氧化硅、氮化硅、氧氮化硅、氮氧化硅等的绝缘材料来形成绝缘膜1205。这里，通过常压CVD法或减压CVD法，使用TEOS(正硅酸乙酯)气体来形成氧化硅膜作为绝缘膜1205。
接着，如图14A所示，通过磨削处理、抛光处理或CMP(化学机械抛光)处理，使衬底1200的表面露出。这里，通过使衬底1200的表面露出，形成在衬底1200的凹部1204中的绝缘膜1206之间提供区域1207、1208。此外，绝缘膜1206是通过采用磨削处理、抛光处理或CMP处理除去形成在衬底1200的表面上的绝缘膜1205而获得的绝缘膜。接下来，通过选择性地引入具有p型的导电型的杂质元素，在区域1208中形成p阱1209。
可以使用硼(B)、铝(Al)、镓(Ga)等作为显示p型的杂质元素。这里，作为杂质元素，将硼(B)引入到区域1208中。
此外，在本实施方式中，由于使用具有n型的导电型的半导体衬底作为衬底1200，所以对区域1207不进行杂质元素的引入。但是，可以通过引入显示n型的杂质元素来将n阱形成在区域1207中。作为显示n型的杂质元素，可以使用磷(P)、砷(As)等。
另一方面，在使用具有p型的导电型的半导体衬底的情况下，也可以采用如下结构：对区域1207引入显示n型的杂质元素来形成n阱，而不将杂质元素引入到区域1208中。
接着，如图14B所示，在衬底1200的区域1207、1208的表面上分别形成绝缘膜1210、1211。
例如，通过进行热处理来使设置在衬底1200中的区域1207、1208的表面氧化，可以使用氧化硅膜形成绝缘膜1210、1211。此外，在采用热氧化法形成氧化硅膜之后，也可以通过采用氮化处理使氧化硅膜的表面氮化，以氧化硅膜和具有氧及氮的膜(氧氮化硅膜)的叠层结构来形成绝缘膜1210、1211。
另外，如上述那样，也可以采用等离子体处理形成绝缘膜1210、1211。例如，可以通过采用高密度等离子体处理对使设置在衬底1200中的区域1207、1208的表面进行氧化处理或氮化处理，使用氧化硅(SiOx)膜或氮化硅(SiNx)膜来形成绝缘膜1210、1211。此外，也可以在采用高密度等离子体处理对区域1207、1208的表面进行氧化处理之后，通过再次的高密度等离子体处理来进行氮化处理。在此情况下，接触区域1207、1208的表面地形成氧化硅膜，并且该氧化硅膜上形成氧氮化硅膜，从而绝缘膜1210、1211成为层叠了氧化硅膜和氧氮化硅膜的膜。此外，也可以在通过热氧化法在区域1207、1208的表面上形成氧化硅膜之后，通过高密度等离子体处理进行氧化处理或氮化处理。
此外，形成在衬底1200的区域1207、1208中的绝缘膜1210、1211起到后面完成的晶体管中的栅绝缘膜的作用。
接着，如图14C所示，覆盖形成在设置在衬底1200的区域1207、1208中的上方的绝缘膜1210、1211地形成导电膜。这里，示出按顺序层叠形成导电膜1212和导电膜1213作为导电膜的例子。当然，也可以采用单层或三层以上的叠层结构来形成导电膜。
可以采用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等中的元素、或者以上述元素为主要成分的合金材料或化合物材料来形成导电膜1212、1213。此外，也可以采用使上述元素氮化了的金属氮化膜来形成。另外，还可以采用以掺杂了磷等的杂质元素的多晶硅为典型的半导体材料来形成。
这里，使用氮化钽形成导电膜1212且其上使用钨形成导电膜1213来提供叠层结构的导电膜。另外，可以使用选自氮化钽、氮化钨、氮化钼或氮化钛的单层或叠层膜作为导电膜1212，而可以使用选自钨、钽、钼、钛的单层或叠层膜作为导电膜1213。
接着，如图15A所示，通过对层叠而提供了的导电膜1212、1213选择性地进行蚀刻来除去，将导电膜1212、1213留在衬底1 200的区域1207、1208上方的一部分，并且形成分别起到栅电极的作用的导电膜1214、1215。此外，这里使在衬底1200上的不重叠于导电膜1214、1215的区域1207、1208的表面露出。
具体而言，在衬底1200的区域1207中，选择性地除去形成在导电膜1214下方的绝缘膜1210的不重叠于该导电膜1214的部分，以形成为导电膜1214和绝缘膜1210的端部大致一致。此外，在区域1208中，选择性地除去形成在导电膜1215下方的绝缘膜1211的不重叠于该导电膜1215的部分，以形成为导电膜1215和绝缘膜1211的端部大致一致。
在此情况下，既可以在形成导电膜1214、1215的同时除去不重叠的部分的绝缘膜等，又可以在形成导电膜1214、1215之后，将留下了的抗蚀剂掩模或该导电膜1214、1215用作掩模，来除去不重叠的部分的绝缘膜等。
接着，如图15B所示，将杂质元素选择性地引入到衬底1200的区域1207、1208中。这里，将导电膜1215用作掩模对区域1208中选择性地引入低浓度的赋予n型的杂质元素，来形成杂质区域1217。另一方面，将导电膜1214用作掩模对区域1207中选择性地引入低浓度的赋予p型的杂质元素，来形成杂质区域1216。作为赋予n型的杂质元素，可以使用磷(P)、砷(As)等。作为赋予p型的杂质元素，可以使用硼(B)、铝(A1)、镓(Ga)等。
接着，形成与导电膜1214、1215的侧面接触的侧壁1218。具体而言，通过等离子体CVD法或溅射法等，使用包含无机材料如硅、硅的氧化物、或硅的氮化物等，或者包含有机材料如有机树脂等的膜的单层或叠层来形成侧壁1218。而且，通过以垂直方向为主体的各向异性蚀刻来对该绝缘膜选择性地进行蚀刻，从而可以与导电膜1214、1215的侧面接触地形成该绝缘膜。该侧壁1218被用作在形成LDD(轻掺杂漏)区域时的掺杂用掩模。此外，这里侧壁1218形成为与形成在导电膜1214、1215的下方的绝缘膜和浮动栅电极的侧面也接触。
接着，如图15C所示，通过使用该侧壁1218、导电膜1214、1215作为掩模来将杂质元素引入到衬底1200的区域1207、1208中，形成用作源区或漏区的杂质区域。这里，使用侧壁1218和导电膜1215作为掩模来将高浓度的赋予n型的杂质元素引入到衬底1200的区域1208中。而且，使用侧壁1218和导电膜1214作为掩模来将高浓度的赋予p型的杂质元素引入到区域1207中。
其结果，在衬底1200的区域1207中，形成构成源区或漏区的杂质区域1220、构成LDD区域的低浓度杂质区域1221、以及沟道形成区域1222。此外，在衬底1200的区域1208中，形成构成源区或漏区的杂质区域1223、构成LDD区域的低浓度杂质区域1224、以及沟道形成区域1225。
此外，在本实施方式中，在使不重叠于导电膜1214、1215的衬底1200的区域1207、1208露出了的状态下进行杂质元素的引入。因此，可以分别形成在衬底1200的区域1207、1208中的沟道形成区域1222、1225，与导电膜1214、1215以自对准的方式形成。
接着，覆盖设置在衬底1200的区域1207、1208上的绝缘膜及导电膜等地形成第二绝缘膜1226，并且该第二绝缘膜1226中形成开口部1227(参照图16A)。
可以使用CVD法或溅射法等，并使用由如下材料构成的单层或叠层结构，来提供第二绝缘膜1226：具有氧或氮的绝缘膜如氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等；包含碳的膜如DLC(类金刚石碳)膜等；有机材料如环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯等；或者硅氧烷材料如硅氧烷树脂等。此外，硅氧烷材料相当于包含Si-O-Si键的材料。硅氧烷的骨架结构由硅(Si)和氧(0)的键而构成。作为取代基，使用至少包含氢的有机基(例如烷基、芳烃)。作为取代基，也可以使用氟基。此外，作为取代基，也可以使用至少包含氢的有机基和氟基。
接着，使用CVD法来在开口部1227中形成导电膜1228，并且在第二绝缘膜1226上选择性地形成与导电膜1228电连接的导电膜1229a至1229d(参照图16B)。
通过CVD法或溅射法等，使用选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)中的元素、以上述元素为主要成分的合金材料或化合物材料的单层或叠层来形成导电膜1228、1229a至1229d。以铝作为主要成分的合金材料相当于，例如以铝作为主要成分且还含有镍的材料，或者以铝作为主要成分且还含有碳和硅的一方或双方以及镍的合金材料。作为导电膜1228、1229a至1229d，优选使用例如由阻挡膜、铝硅(Al-Si)膜和阻挡膜组成的叠层结构，或者由阻挡膜、铝硅(Al-Si)膜、氮化钛膜和阻挡膜组成的叠层结构。此外，阻挡膜相当于由钛、钛的氮化物、钼或者钼的氮化物组成的薄膜。因为铝和铝硅具有低电阻值并且其价格也低廉，所以作为用于形成导电膜1228的材料最合适。此外，当设置上层和下层的阻挡层时，可以防止铝或铝硅的小丘的产生。此外，当形成由高还原性的元素的钛构成的阻挡膜时，即使在结晶半导体膜上形成有薄的自然氧化膜，也可以使该自然氧化膜还原，并获得与结晶半导体膜的良好接触。这里，导电膜1228可以通过采用CVD法，使钨(W)选择性地生长来形成。
通过上述工序可以获得一种振荡电路或半导体器件，其中具备形成在衬底1200的区域1207中的p型晶体管和形成在区域1208中的n型晶体管。
此外，晶体管的结构不局限于上述结构。例如，还可以采用反交错结构、鳍式FET结构等。通过采用鳍式FET结构，可以抑制晶体管尺寸的微细化所引起的短沟道效应。
此外，本实施方式可以与本说明书中的其他实施方式的记载适当地进行组合。
实施方式7
在本实施方式中，将说明本发明的RFID等半导体器件的用途。例如，本发明的半导体器件可以用作所谓的ID标记、ID标签、ID卡，其安装到纸币、硬币、有价证券类、无记名债券类、证书类(驾照或居住证等)、包装用容器类(包装纸或瓶子等)、记录媒体(DVD软件或录像带等)、交通工具类(自行车等)、个人物品(书包或眼镜等)、食品类、植物类、动物类、人体、衣类、生活用品类、电子设备等的商品、货运标签等的物品中。电子设备指的是液晶显示装置、EL显示装置、电视装置(也简称为电视机或电视接收机等)、以及便携电话等。RFID可获得的电源电压值由于与读取写入器的距离等容易变化，但通过采用本发明的振荡电路，即使在电源电压值变化的情况下，也可以抑制因电源电压值所引起的时钟信号的变化，从而可以产生稳定的时钟。因此，可以获得可靠性高且能够无线地发送/接收信息的半导体器件。
在本实施方式中，参照图17说明本发明的应用例子以及带有其的商品的一个例子。
图17A是包括根据本发明的RFID的半导体器件的完成品的一例状态。在标记台纸1601(剥离纸)上形成有内置了RFID1602的多个ID标记1603。ID标记1603放置在箱子1604内。此外，在ID标记1603上写着与商品或服务有关的信息(产品名称、品牌、商标、商标所有者、销售者、以及制造商等)，而内置的RFID带有该产品(或者产品种类)固有的ID号码，从而可以容易知道非法行为如伪造、商标权、专利权等的知识产权侵犯、不公平竞争等。此外，在RFID内可以输入有不能写在产品的容器或标记上的许多信息，例如产品的产地、销售地、质量、原材料、功效、用途、数量、形状、价格、生产方法、使用方法、生产时期、使用时间、保质期限、处理说明、以及与产品有关的知识产权等，并且交易人和消费者可以通过简单的读取器来访问这些信息。此外，虽然生产者可以很容易重写或删除信息，但是交易人或消费者不能重写或删除信息。
图17B示出了内置了具备RFID1612的标记形状的ID标签1611。通过将ID标签1611安装到产品中，产品管理变得很容易。例如，在产品被盗窃的情况下，通过追踪产品的路径，可以迅速查清犯罪者。以此方式，通过提供ID标签，可以使所谓跟踪能力优良的产品流通。
图17C是包括了具备根据本发明的RFID1622的ID卡1621的完成品的一例状态。上述ID卡1621包括所有种类卡如现金卡、信用卡、预付卡、电子电车票、电子货币、电话卡、以及会员卡等。
图17D示出了无记名债券1631的完成品的状态。无记名债券1631嵌入有RFID1632，并且其周围由树脂成形以保护RFID。在此，该树脂中填充有填料。无记名债券1631可以与本发明的ID标记、ID标签、以及ID卡同样制造。此外，上述无记名债券包括邮票、车票、票券、入场券、商品券、书券、文具券、啤酒券、米券、各种赠券、以及各种服务券等，但是不言而喻，并不局限于这些。此外，通过将本发明的RFID1632设置在纸币、硬币、有价证券类、无记名债券类、证书类等，可以提供认证功能，并且通过应用该认证功能可以防止伪造。
图17E表示贴有包括根据本发明的RFID1642的ID标记的书籍1643。本发明的RFID1642被贴合在表面上，或者被埋在内部而固定于物品。如图17E所示，如果是书，就被埋在纸中，而如果是由有机树脂构成的包装，就被埋在该有机树脂中，来固定于各物品。因为本发明的RFID1642实现小型、薄型、轻量，所以固定于物品之后也不损坏其物品本身的设计性。
虽然这里未图示，但是通过将本发明的RFID提供于包装用容器类、记录媒体、个人物品、食品类、衣类、生活用品类、电子设备等，可以实现产品检查系统等的系统效率化。通过将RFID设置到交通工具，可以防止对其的伪造或偷窃。另外，通过将RFID嵌入到例如动物等的活体中，可以容易地识别各个活体。例如，通过将无线标签嵌入到例如家畜等的活体中，可以容易识别出生年、性别、或种类等。
如上所述，本发明的RFID，可以提供到任何物品(包括活体)中来使用。
此外，本实施方式可以与本说明书中的其他实施方式的记载适当地进行组合。
本申请基于2006年10月31日向日本专利局提交的日本专利申请号2006-295314，在此引入其全部内容作为参考。

Claims (25)

1.一种半导体器件，包括：
电压控制振荡电路，具有第一电压端子、第二电压端子和输出时钟信号的输出端子；
控制电路，电连接在所述第一电压端子和所述第二电压端子之间，且使所述第一电压端子和所述控制电路的控制端子之间的电位差为恒定；
第一晶体管，具有：
与所述电压控制振荡电路的输入端子电连接的第一栅电极；
与所述第二电压端子电连接的第一源区；以及
与所述第一栅电极电连接的第一漏区；以及
第二晶体管，具有：
与所述控制电路的控制端子电连接的第二栅电极；
与所述第一电压端子电连接的第二源区；以及
与所述第一漏区电连接的第二漏区。
2.根据权利要求1所述的半导体器件，其特征在于，还包括：
电连接在所述第一栅电极和所述第一源区之间的电容器。
3.根据权利要求1所述的半导体器件，其特征在于，
所述第一晶体管和所述第二晶体管是形成于具有绝缘表面的衬底上的薄膜晶体管。
4.根据权利要求1所述的半导体器件，其特征在于，还包括：
发送和接收信号的天线电路；以及
利用所述信号在所述第一电压端子和所述第二电压端子之间生成电源电压的整流电路。
5.根据权利要求1所述的半导体器件，其特征在于，还包括：
接收所述时钟信号和数据信号的逻辑电路；
接收来自所述逻辑电路的数据信号的存储控制电路；以及
受所述存储控制电路控制的存储电路。
6.一种半导体器件，包括：
电压控制振荡电路，具有输入电压端子、基准电压端子和输出时钟信号的输出端子；
控制电路，电连接在所述输入电压端子和所述基准电压端子之间，且使所述输入电压端子和所述控制电路的控制端子之间的电位差为恒定；
n沟道型晶体管，具有：
与所述电压控制振荡电路的输入端子电连接的第一栅电极；
与所述基准电压端子电连接的第一源区；以及
与所述第一栅电极电连接的第一漏区；以及
p沟道型晶体管，具有：
与所述控制电路的控制端子电连接的第二栅电极；
与所述输入电压端子电连接的第二源区；以及
与所述第一漏区电连接的第二漏区。
7.根据权利要求6所述的半导体器件，其特征在于，还包括：
电连接在所述第一栅电极和所述第一源区之间的电容器。
8.根据权利要求6所述的半导体器件，其特征在于，
所述n沟道型晶体管和所述p沟道型晶体管是形成于具有绝缘表面的衬底上的薄膜晶体管。
9.根据权利要求6所述的半导体器件，其特征在于，还包括：
发送和接收信号的天线电路；以及
利用所述信号在所述输入电压端子和所述基准电压端子之间生成电源电压的整流电路。
10.根据权利要求6所述的半导体器件，其特征在于，还包括：
接收所述时钟信号和数据信号的逻辑电路；
接收来自所述逻辑电路的数据信号的存储控制电路；以及
受所述存储控制电路控制的存储电路。
11.一种半导体器件，包括：
电压控制振荡电路，具有输入电压端子、基准电压端子和输出时钟信号的输出端子；
控制电路，电连接在所述输入电压端子和所述基准电压端子之间，且使所述基准电压端子和所述控制电路的控制端子之间的电位差为恒定；
p沟道型晶体管，具有：
与所述电压控制振荡电路的输入端子电连接的第一栅电极；
与所述输入电压端子电连接的第一源区；以及
与所述第一栅电极电连接的第一漏区；以及
n沟道型晶体管，具有：
与所述控制电路的控制端子电连接的第二栅电极；
与所述基准电压端子电连接的第二源区；以及
与所述第一漏区电连接的第二漏区。
12.根据权利要求11所述的半导体器件，其特征在于，还包括：
电连接在所述第一栅电极和所述第一源区之间的电容器。
13.根据权利要求11所述的半导体器件，其特征在于，
所述n沟道型晶体管和所述p沟道型晶体管是形成于具有绝缘表面的衬底上的薄膜晶体管。
14.根据权利要求11所述的半导体器件，其特征在于，还包括：
发送和接收信号的天线电路；以及
利用所述信号在所述输入电压端子和所述基准电压端子之间生成电源电压的整流电路。
15.根据权利要求11所述的半导体器件，其特征在于，还包括：
接收所述时钟信号和数据信号的逻辑电路；
接收来自所述逻辑电路的数据信号的存储控制电路；以及
受所述存储控制电路控制的存储电路。
16.一种半导体器件，包括：
电压控制振荡电路，具有输入电压端子、基准电压端子和输出时钟信号的输出端子；
控制电路，包括：
p沟道型第一控制晶体管，具有：
与所述控制电路的控制端子电连接的第一栅电极；
与所述输入电压端子电连接的第一源区；以及
与所述控制电路的控制端子电连接的第一漏区；
p沟道型第二控制晶体管，具有：
与所述控制电路的控制端子电连接的第二栅电极；
与所述输入电压端子电连接的第二源区；以及
第二漏区；
n沟道型第三控制晶体管，具有：
与所述第二漏区电连接的第三栅电极；
第三源区；以及
与所述控制电路的控制端子电连接的第三漏区；
n沟道型第四控制晶体管，具有：
与所述第三源区电连接的第四栅电极；
与所述基准电压端子电连接的第四源区；以及
与所述第三栅电极电连接的第四漏区；以及
电连接在所述第四栅电极和所述基准电压端子之间的电阻器；
n沟道型第五晶体管，具有：
与所述电压控制振荡电路的输入端子电连接的第五栅电极；
与所述基准电压端子电连接的第五源区；以及
与所述第五栅电极电连接的第五漏区；以及
p沟道型第六晶体管，具有：
与所述控制电路的控制端子电连接的第六栅电极；
与所述输入电压端子电连接的第六源区；以及
与所述第五漏区电连接的第六漏区。
17.根据权利要求16所述的半导体器件，其特征在于，还包括：
电连接在所述第五栅电极和所述第五源区之间的电容器。
18.根据权利要求16所述的半导体器件，其特征在于，
所述p沟道型第一控制晶体管、所述p沟道型第二控制晶体管、所述n沟道型第三控制晶体管、所述n沟道型第四控制晶体管、所述n沟道型第五晶体管和所述p沟道型第六晶体管是形成在具有绝缘表面的衬底上的薄膜晶体管。
19.根据权利要求16所述的半导体器件，其特征在于，还包括：
发送和接收信号的天线电路；以及
利用所述信号在所述输入电压端子和所述基准电压端子之间生成电源电压的整流电路。
20.根据权利要求16所述的半导体器件，其特征在于，还包括：
接收所述时钟信号和数据信号的逻辑电路；
接收来自所述逻辑电路的数据信号的存储控制电路；以及
受所述存储控制电路控制的存储电路。
21.一种半导体器件，包括：
电压控制振荡电路，具有输入电压端子、基准电压端子和输出时钟信号的输出端子；
控制电路，包括：
n沟道型第一控制晶体管，具有：
与所述控制电路的控制端子电连接的第一栅电极；
与所述基准电压端子电连接的第一源区；以及
与所述控制电路的控制端子电连接的第一漏区；
n沟道型第二控制晶体管，具有：
与所述控制电路的控制端子电连接的第二栅电极；
与所述基准电压端子电连接的第二源区；以及
第二漏区；
p沟道型第三控制晶体管，具有：
与所述第二漏区电连接的第三栅电极；
第三源区；以及
与所述控制电路的控制端子电连接的第三漏区；
p沟道型第四控制晶体管，具有：
与所述第三源区电连接的第四栅电极；
与所述输入电压端子电连接的第四源区；以及
与所述第三栅电极电连接的第四漏区；以及
电连接在所述第四栅电极和所述输入电压端子之间的电阻器；
p沟道型第五晶体管，具有：
与所述电压控制振荡电路的输入端子电连接的第五栅电极；
与所述输入电压端子电连接的第五源区；以及
与所述第五栅电极电连接的第五漏区；以及
n沟道型第六晶体管，具有：
与所述控制电路的控制端子电连接的第六栅电极；
与所述基准电压端子电连接的第六源区；以及
与所述第五漏区电连接的第六漏区。
22.根据权利要求21所述的半导体器件，其特征在于，还包括：电连接在所述第五栅电极和所述第五源区之间的电容器。
23.根据权利要求21所述的半导体器件，其特征在于，
所述n沟道型第一控制晶体管、所述n沟道型第二控制晶体管、所述p沟道型第三控制晶体管、所述p沟道型第四控制晶体管、所述p沟道型第五晶体管和所述n沟道型第六晶体管是形成于具有绝缘表面的衬底上的薄膜晶体管。
24.根据权利要求21所述的半导体器件，其特征在于，还包括：
发送和接收信号的天线电路；以及
利用所述信号在所述输入电压端子和所述基准电压端子之间生成电源电压的整流电路。
25.根据权利要求21所述的半导体器件，其特征在于，还包括：
接收所述时钟信号和数据信号的逻辑电路；
接收来自所述逻辑电路的数据信号的存储控制电路；以及
受所述存储控制电路控制的存储电路。
CN2007101850075A 2006-10-31 2007-10-30 振荡电路及具有该振荡电路的半导体器件 Expired - Fee Related CN101174823B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-295314 2006-10-31
JP2006295314 2006-10-31
JP2006295314 2006-10-31

Publications (2)

Publication Number Publication Date
CN101174823A true CN101174823A (zh) 2008-05-07
CN101174823B CN101174823B (zh) 2012-07-04

Family

ID=38748000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101850075A Expired - Fee Related CN101174823B (zh) 2006-10-31 2007-10-30 振荡电路及具有该振荡电路的半导体器件

Country Status (5)

Country Link
US (1) US7663447B2 (zh)
EP (1) EP1919079B1 (zh)
KR (1) KR101389119B1 (zh)
CN (1) CN101174823B (zh)
TW (1) TWI481195B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102282523A (zh) * 2009-01-16 2011-12-14 株式会社半导体能源研究所 调节器电路以及包含调节器电路的rfid标签
CN107580755A (zh) * 2015-05-13 2018-01-12 高通股份有限公司 具有对供电电压的受控灵敏度的环形振荡器架构
CN107947763A (zh) * 2010-08-06 2018-04-20 株式会社半导体能源研究所 半导体集成电路
CN109617529A (zh) * 2010-12-24 2019-04-12 瑞萨电子株式会社 半导体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877648B2 (en) * 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby
US20110042759A1 (en) * 2009-08-21 2011-02-24 International Business Machines Corporation Switching device having a molybdenum oxynitride metal gate
KR101922849B1 (ko) 2009-11-20 2018-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9094054B2 (en) * 2009-11-30 2015-07-28 Broadcom Corporation IC controlled wireless power operation and applications thereof including control channel communication configuration
US8928466B2 (en) * 2010-08-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9391476B2 (en) 2010-09-09 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Power feeding device, wireless power feeding system using the same and wireless power feeding method
US8912854B2 (en) 2013-01-04 2014-12-16 International Business Machines Corporation Structure for an inductor-capacitor voltage-controlled oscillator
US10930205B2 (en) 2016-05-19 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Display system and moving object
JP7075752B2 (ja) 2016-12-23 2022-05-26 株式会社半導体エネルギー研究所 データ変換回路、および表示装置
US10833658B2 (en) * 2017-12-29 2020-11-10 The United States Of America, As Represented By The Secretary Of The Navy Apparatuses and methods using current-starved ring oscillator biased by floating gate transistors with a variety of applications including as a power-free radiation detector or silicon age determination or odometer system
FR3085566A1 (fr) * 2018-08-31 2020-03-06 Stmicroelectronics (Rousset) Sas Ajustement en frequence d'un dispositif de communication sans contact
WO2021094844A1 (ja) 2019-11-11 2021-05-20 株式会社半導体エネルギー研究所 情報処理装置、および情報処理装置の動作方法
US11632079B2 (en) * 2020-09-08 2023-04-18 Changxin Memory Technologies, Inc. Oscillating circuit

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5133064A (en) 1987-04-27 1992-07-21 Hitachi, Ltd. Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices
US5359727A (en) 1987-04-27 1994-10-25 Hitachi, Ltd. Clock generator using PLL and information processing system using the clock generator
US4968952A (en) 1989-06-02 1990-11-06 Motorola, Inc. Voltage control oscillator with automatic current control
JP3265045B2 (ja) 1993-04-21 2002-03-11 株式会社東芝 電圧制御発振器
US5440277A (en) * 1994-09-02 1995-08-08 International Business Machines Corporation VCO bias circuit with low supply and temperature sensitivity
JPH08330912A (ja) * 1995-06-05 1996-12-13 Mitsubishi Electric Corp リングオシレータ
JP2914287B2 (ja) 1996-03-08 1999-06-28 日本電気株式会社 Ｐｌｌ回路
US6011443A (en) * 1998-07-16 2000-01-04 Seiko Epson Corporation CMOS voltage controlled oscillator
JP2001024485A (ja) 1999-07-08 2001-01-26 Mitsubishi Electric Corp Ｐｌｌ回路
JP2001251186A (ja) 2000-03-03 2001-09-14 Nec Microsystems Ltd Ｐｌｌ回路
US6396357B1 (en) * 2000-05-01 2002-05-28 Agere Systems Guardian Corp. Low voltage differential voltage-controlled ring oscillator
JP3488180B2 (ja) 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
US6414522B1 (en) * 2000-09-14 2002-07-02 Silicon Storage Technology, Inc. Bias generating circuit for use with an oscillating circuit in an integrated circuit charge pump
JP2002215258A (ja) * 2001-01-23 2002-07-31 Mitsubishi Electric Corp 半導体集積回路装置
JP4204210B2 (ja) 2001-08-29 2009-01-07 株式会社リコー Ｐｌｌ回路
JP2003152507A (ja) 2001-11-15 2003-05-23 Mitsubishi Electric Corp 電圧制御型発振回路
JP2003283307A (ja) 2002-03-26 2003-10-03 Oki Electric Ind Co Ltd Ｃｒ発振回路
TW573398B (en) * 2002-06-28 2004-01-21 Winbond Electronics Corp Stable current source circuit with compensation circuit
US20040012449A1 (en) * 2002-07-16 2004-01-22 Illegems Paul F. Ring oscillator with frequency stabilization
JP3842227B2 (ja) 2003-02-25 2006-11-08 Ｎｅｃエレクトロニクス株式会社 Ｐｌｌ周波数シンセサイザ及びその発振周波数選択方法
TW591887B (en) * 2003-03-07 2004-06-11 Ememory Technology Inc Ring oscillator having a stable output signal without influence of MOS devices
JP2004311858A (ja) * 2003-04-10 2004-11-04 Nec Electronics Corp 半導体集積回路装置
US6809603B1 (en) * 2003-04-29 2004-10-26 Ememory Technology Inc. Ring oscillator having a stable output signal without influence of MOS devices
US7218170B1 (en) * 2003-05-23 2007-05-15 Broadcom Corporation Multi-pole current mirror filter
JP2005006025A (ja) * 2003-06-11 2005-01-06 Rohm Co Ltd リング発振回路
JP2005130092A (ja) 2003-10-22 2005-05-19 Yamaha Corp 電圧制御発振器
SG143030A1 (en) * 2004-01-30 2008-06-27 Agency Science Tech & Res Radio frequency identification and communication device
US7177220B2 (en) * 2004-05-07 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd Refresh counter with dynamic tracking of process, voltage and temperature variation for semiconductor memory
JP4265487B2 (ja) * 2004-06-17 2009-05-20 富士通株式会社 リーダー装置、その装置の送信方法及びタグ
JP4464294B2 (ja) 2005-03-02 2010-05-19 Ｏｋｉセミコンダクタ株式会社 電圧制御型発振器
WO2007018105A1 (en) 2005-08-11 2007-02-15 Semiconductor Energy Laboratory Co., Ltd. Voltage controlled oscillator and phase-locked loop

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102282523A (zh) * 2009-01-16 2011-12-14 株式会社半导体能源研究所 调节器电路以及包含调节器电路的rfid标签
US8587286B2 (en) 2009-01-16 2013-11-19 Semiconductor Energy Laboratory Co., Ltd. Regulator circuit and RFID tag including the same in wireless communication to improve noise margin
US9092042B2 (en) 2009-01-16 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Regulator circuit and RFID tag including the same
CN107947763A (zh) * 2010-08-06 2018-04-20 株式会社半导体能源研究所 半导体集成电路
US11177792B2 (en) 2010-08-06 2021-11-16 Semiconductor Energy Laboratory Co., Ltd. Power supply semiconductor integrated memory control circuit
US11677384B2 (en) 2010-08-06 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit with semiconductor layer having indium, zinc, and oxygen
CN109617529A (zh) * 2010-12-24 2019-04-12 瑞萨电子株式会社 半导体装置
CN109617529B (zh) * 2010-12-24 2023-03-10 瑞萨电子株式会社 半导体装置
CN107580755A (zh) * 2015-05-13 2018-01-12 高通股份有限公司 具有对供电电压的受控灵敏度的环形振荡器架构
CN107580755B (zh) * 2015-05-13 2021-02-12 高通股份有限公司 具有对供电电压的受控灵敏度的环形振荡器架构

Also Published As

Publication number Publication date
CN101174823B (zh) 2012-07-04
KR20080039297A (ko) 2008-05-07
TWI481195B (zh) 2015-04-11
EP1919079B1 (en) 2012-02-22
EP1919079A1 (en) 2008-05-07
US20080258822A1 (en) 2008-10-23
TW200828809A (en) 2008-07-01
US7663447B2 (en) 2010-02-16
KR101389119B1 (ko) 2014-04-25

Similar Documents

Publication Publication Date Title
CN101174823B (zh) 振荡电路及具有该振荡电路的半导体器件
US10256669B2 (en) Semiconductor device and power receiving device
CN101136561B (zh) 无线通讯装置
CN101202472B (zh) 整流电路、电源电路以及半导体装置
CN101087074B (zh) 蓄电装置及具备该蓄电装置的移动式电子设备
CN101136556B (zh) 蓄电装置及具备该蓄电装置的半导体装置
KR101329778B1 (ko) 반도체장치
CN101136063B (zh) 时钟生成电路及具备该时钟生成电路的半导体器件
CN102262743B (zh) 半导体装置
CN102171811B (zh) 半导体器件
US20140353758A1 (en) Semiconductor device
JP5324161B2 (ja) 半導体装置
JP2009009558A (ja) 半導体装置及び当該半導体装置を具備するｉｃラベル、ｉｃタグ、ｉｃカード
JP4906093B2 (ja) 半導体装置
CN101194276B (zh) 半导体器件
JP5346459B2 (ja) 発振回路およびそれを備えた半導体装置
CN101866437B (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20211030