CN101174562A - 基板处理方法和基板处理系统 - Google Patents
基板处理方法和基板处理系统 Download PDFInfo
- Publication number
- CN101174562A CN101174562A CNA2007101666683A CN200710166668A CN101174562A CN 101174562 A CN101174562 A CN 101174562A CN A2007101666683 A CNA2007101666683 A CN A2007101666683A CN 200710166668 A CN200710166668 A CN 200710166668A CN 101174562 A CN101174562 A CN 101174562A
- Authority
- CN
- China
- Prior art keywords
- substrate
- gas
- film
- oxide
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 179
- 238000003672 processing method Methods 0.000 title claims abstract description 31
- 238000012545 processing Methods 0.000 title claims description 56
- 239000000463 material Substances 0.000 claims description 53
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 33
- 238000001020 plasma etching Methods 0.000 claims description 30
- 238000010438 heat treatment Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 25
- 239000008141 laxative Substances 0.000 claims description 21
- 230000001543 purgative effect Effects 0.000 claims description 20
- 229910052736 halogen Inorganic materials 0.000 claims description 19
- 150000002367 halogens Chemical class 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 238000012546 transfer Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000007246 mechanism Effects 0.000 claims description 4
- 239000002253 acid Substances 0.000 abstract description 22
- 238000005530 etching Methods 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 230000009467 reduction Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000005380 borophosphosilicate glass Substances 0.000 abstract 2
- 229910003638 H2SiF6 Inorganic materials 0.000 abstract 1
- 229910004014 SiF4 Inorganic materials 0.000 abstract 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 abstract 1
- ZEFWRWWINDLIIV-UHFFFAOYSA-N tetrafluorosilane;dihydrofluoride Chemical compound F.F.F[Si](F)(F)F ZEFWRWWINDLIIV-UHFFFAOYSA-N 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 157
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 16
- 238000011068 loading method Methods 0.000 description 13
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 9
- 238000004821 distillation Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 239000007921 spray Substances 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 239000000047 product Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000002826 coolant Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000005979 thermal decomposition reaction Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012806 monitoring device Methods 0.000 description 2
- PZZOEXPDTYIBPI-UHFFFAOYSA-N 2-[[2-(4-hydroxyphenyl)ethylamino]methyl]-3,4-dihydro-2H-naphthalen-1-one Chemical compound C1=CC(O)=CC=C1CCNCC1C(=O)C2=CC=CC=C2CC1 PZZOEXPDTYIBPI-UHFFFAOYSA-N 0.000 description 1
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 239000007799 cork Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002338 polyhydroxyethylmethacrylate Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000005297 pyrex Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
能够防止由基板制造半导体器件的生产率降低的基板处理方法。向具有热氧化膜、BPSG膜和沉积膜的晶片供应HF气体，由此使用氟化酸选择性蚀刻BPSG膜和沉积膜。蚀刻时生成的H2SiF6残留物质受热分解成HF和SiF4。
Description
技术领域
本发明涉及基板处理方法和基板处理系统，和更具体地，涉及用于从基板上去除硬掩模和沉积膜的基板处理方法，以及用于实施该基板处理方法的基板处理系统。
背景技术
图7中所示的半导体片W是已知的，其具有单晶硅基板基材(substrate base)71，在其上以层形式形成由SiO2制成的热氧化膜72，膜73、74和诸如BPSG(硼磷硅玻璃)膜75的氧化膜。为了在晶片W的单晶硅基板基材71上形成孔或沟(槽)，在减压环境中使用由诸如HBr(溴化氢)等的卤素系处理气体生成的等离子体，并且使用BPSG膜75作为硬掩模，对硅基板基材71进行干蚀刻。此时，等离子体与硅(Si)反应，并因此在孔或类似物表面上形成SiOBr的沉积膜76。沉积膜76用于抑制单晶硅基板基材71被干蚀刻。
晶片W的BPSG膜75和沉积膜76可能导致由晶片W制成的半导体器件的导电故障，因此必须去除这些膜。为了去除硬掩模，例如BPSG膜75，使用湿蚀刻(参见，例如，日本公开专利公开No.2005-150597)。
由于湿蚀刻使用化学溶液，湿蚀刻装置不能与在减压环境中干蚀刻晶片W用的干蚀刻装置一起安装在相同的基板处理系统中。换言之，湿蚀刻装置必须安装在与干蚀刻装置不同的位置。此外，已经使用干蚀刻装置在其单晶硅基板基材71上形成了孔或类似物的晶片W必须从干蚀刻装置中移出，然后在环境空气中传送到湿蚀刻装置中。因此，基板处理过程变复杂。
此外，晶片W的由SiOBr制成的沉积膜76在晶片W在环境空气中传送的过程中可能与环境空气中的水分反应。因此，必须控制晶片W的暴露时限(Q-时间)。更具体地，暴露时限必须缩短至最小。暴露时限的控制需要相当可观的工时。
换言之，BPSG膜75和沉积膜76的去除导致由晶片W制造半导体器件的生产率降低。
发明内容
本发明提供了能够防止由基板制造半导体器件的生产率降低的基板处理方法和基板处理系统。
根据本发明的第一方面，提供了用于处理具有单晶硅基板基材，通过热氧化处理形成的第一氧化膜，及含杂质的第二氧化膜的基板的基板处理方法，一部分单晶硅基板基材通过第一和第二氧化膜暴露出来，其包括使用卤素系气体的等离子体蚀刻暴露出的单晶硅基板基材的等离子蚀刻步骤，对基板供应HF气体的HF气体供应步骤，及加热供应了HF气体的基板的加热步骤。
根据本发明的基板处理方法，用卤素系气体的等离子体蚀刻通过由热氧化处理形成的第一氧化膜和含杂质的第二氧化膜部分暴露出来的单晶硅基板基材，对基板供应HF气体，并加热基板。当用卤素系气体的等离子体蚀刻单晶硅基板基材时，形成沉积膜。由HF气体生成氟化酸，其选择性蚀刻沉积膜和第二氧化膜并产生可以受热分解的残留物质。因此，沉积膜和第二氧化膜可以在干燥环境中去除，因此，蚀刻单晶硅基板基材用的装置和去除沉积膜和第二氧化膜用的装置可以一起安装在相同的基板处理系统中。所以，不用将基板暴露于环境空气中就可以去除具有已经被蚀刻的单晶硅基板基材的基板的沉积膜和第二氧化膜，由此可以简化基板处理法并可以消除控制基板暴露于环境空气中的时限的必要性，从而可以防止由该基板制造半导体器件的生产率降低。
在本发明中，在等离子蚀刻步骤、HF气体供应步骤和基板加热步骤过程中基板可以不暴露于环境空气中。
在这种情况下，在基板被卤素系气体的等离子体蚀刻并对基板供应HF气体然后将基板加热的同时，基板不暴露于环境空气中。这确保不必对基板暴露于环境空气中的时限进行控制。
在基板加热步骤中可以在N2气体环境中加热基板。
在这种情况下，基板在N2气体环境中加热。N2气体形成捕获和传送受热分解的残留物质的气流。因此，可以可靠地去除沉积膜和第二氧化膜。
根据本发明的第二方面，提供了用于处理具有单晶硅基板基材，通过热氧化处理形成的第一氧化膜，及含杂质的第二氧化膜的基板的基板处理方法，一部分单晶硅基板基材通过第一和第二氧化膜暴露出来，其包括使用卤素系气体的等离子体蚀刻暴露出的单晶硅基板基材的等离子蚀刻步骤，对基板供应HF气体的HF气体供应步骤，和对供应了HF气体的基板供应含有至少NH3气体的清洗气的清洗气供应步骤。
使用这种基板处理法，用卤素系气体的等离子体蚀刻通过由热氧化处理形成的第一氧化膜和含杂质的第二氧化膜部分暴露出来的基板的单晶硅基板基材，向基板供应HF气体，并进一步向基板供应含有至少NH3的清洗气。当用卤素系气体的等离子体蚀刻单晶硅基板基材时，形成沉积膜。由HF气体生成的氟化酸选择性蚀刻沉积膜和第二氧化膜并产生残留物质。NH3气体与残留物质反应以产生容易升华的反应产物。由于反应产物容易升华，可以在干燥环境中去除沉积膜和第二氧化膜，因此，蚀刻单晶硅基板基材用的装置和去除沉积膜和第二氧化膜用的装置可以一起安装在相同的基板处理系统中。在蚀刻基板的单晶硅基板基材后，不用将基板暴露于环境空气中就可以去除沉积膜和第二氧化膜。由此可以简化基板处理法并可以消除控制基板暴露于环境空气中的时限的需要，从而可以防止由该基板制造半导体器件的生产率降低。
该基板处理方法允许基板在等离子蚀刻步骤、HF气体供应步骤和清洗气供应步骤中不暴露于环境空气中。
在这种情况下，在基板被卤素系气体的等离子体蚀刻和对基板供应HF气体和清洗气的同时，基板不暴露于环境空气中，因此不必控制基板暴露于环境空气中的时限。
根据本发明的第三实施方式，提供了用于处理具有单晶硅基板基材、通过热氧化处理形成的第一氧化膜、和含杂质的第二氧化膜的基板的基板处理系统，一部分单晶硅基板基材通过第一和第二氧化膜暴露出来，其包含适合使用卤素系气体的等离子体蚀刻暴露出的单晶硅基板基材的等离子蚀刻装置、适合对基板供应HF气体的HF气体供应步骤，和适合加热供应了HF气体的基板的基板加热装置。
根据该第三方面的基板处理系统实现了与通过本发明的第一方面的基板处理方法获得的类似的优点。
该基板处理系统可以包括位于等离子蚀刻装置、HF气体供应装置和基板加热装置之间的基板传送装置，该基板传送装置适合传送基板以使基板不暴露于环境空气中。
在这种情况下，在基板被卤素系气体的等离子体蚀刻并对基板供应HF气体然后将基板加热的过程中，基板不暴露于环境空气中。因此，不必控制基板暴露于环境空气中的时限。
在该基板处理系统中，HF气体供应装置和基板加热装置可以各自由相同的装置构成。
使用该基板处理系统，HF气体供应装置和基板加热装置各自由相同的装置构成，因此，可以减小基板处理系统的尺寸。
根据本发明的第四方面，提供了用于处理具有单晶硅基板基材、通过热氧化处理形成的第一氧化膜、和含杂质的第二氧化膜的基板的基板处理系统，一部分单晶硅基板基材通过第一和第二氧化膜暴露出来，其包含适合使用卤素系气体的等离子体蚀刻暴露出的单晶硅基板基材的等离子蚀刻装置、适合对基板供应HF气体的HF气体供应步骤，和适合向供应了HF气体的基板供应含有至少NH3气体的清洗气的清洗气供应装置。
根据该第四实施方式的基板处理系统可以产生与通过本发明的第二实施方式的基板处理方法获得的类似的优点。
该基板处理系统可以包括位于等离子蚀刻装置、HF气体供应装置和基板加热装置之间的基板传送装置，该基板传送装置适合传送基板以使基板不暴露于环境空气中。
在这种情况下，在基板被卤素系气体的等离子体蚀刻并对基板供应HF气体和清洗气的同时，基板不暴露于环境空气中，由此不必控制基板暴露于环境空气中的时限。
根据参照附图的下列示例性实施方式描述，可以看出本发明的其它特征。
附图说明
图1是示意性地示出该实施方式的基板处理系统的构造的平面视图；
图2A是显示沿图1中的线I-I截取的图1中的气体处理模块的剖视图；
图2B是示出了图2A中的A部分的放大视图；
图3A至3D是示出了通过图1中所示的基板处理系统实施的基板处理方法的工艺图，其中图3A示出了等离子蚀刻步骤，图3B示出了HF气体供应步骤，图3C示出了残留物质沉积到硅基板基材上，图3D示出了残留物质的去除；
图4是示出了图1中所示的气体处理模块的改动的剖视图；
图5是示出了根据本发明的第二实施方式的基板处理系统的气体处理模块的剖视图；
图6A至6E是示出了通过第二实施方式的基板处理系统实施的基板处理方法的工艺图，其中图6A示出了等离子蚀刻步骤，图6B示出了HF气体供应步骤，图6C示出了残留物质沉积到硅基板基材上，图6D示出了残留物质的去除；及
图7是示意性地示出了具有孔表面的基板的构造的剖视图，在其上形成SiOBr沉积膜。
具体实施方式
现参照显示优选实施方式的附图，详细描述本发明。
首先，对根据本发明的第一实施方式的基板处理系统进行说明。
图1是示意性示出该实施方式的基板处理系统的构造的平面视图。
如图1中所示，基板处理装置10由具有如平面图中所示的六边形的传送模块11(基板传送装置)，连接到传送模块11的一个侧面上的两个等离子处理模块12、13(等离子蚀刻装置)，连接到传送模块11的另一侧面上从而面向等离子处理模块12、13的两个等离子处理模块14、15(等离子蚀刻装置)，与等离子处理模块13相邻地设置并与传送模块11连接的气体处理模块16(HF气体供应装置)，与等离子处理模块15相邻设置并与传送模块11连接的加热处理模块17(基板加热装置)，作为矩形传送腔室的装载模块18，和两个位于传送模块11和装载模块18之间以连接它们的负载锁定模块19、20构成。
传送模块11中装有可以弯曲/伸长并转动的传送臂21。传送臂21可以在等离子处理模块12至15、气体处理模块16、加热处理模块17和负载锁定模块19、20之间传送晶片W。
等离子处理模块12至15各自包括用于容纳晶片W的处理腔室。各个等离子处理模块可以在该腔室中引入卤素系处理气体，例如HBr气体，并在该腔室中产生电场，从而从引入的处理气体产生等离子体。通过使用该等离子体，等离子处理模块可以蚀刻晶片W。更具体地，蚀刻图7中所示的晶片W的单晶硅基板基材71。
图2A示出了沿图1中的线I-I所截取的气体处理模块16的剖视图；且图2B是示出了图2A中的A部分的放大视图。
如图2A中所示，气体处理模块16包括处理腔室22，设置在该腔室22中的晶片安装台23，设置在腔室22上部以面向该台23的喷淋头24，用于从腔室22中排出气体和类似物的TMP(涡轮分子泵)25a，和位于腔室22和TMP 25a之间的APC(自适应压力控制)阀25b，其是可变蝶阀。
喷淋头24由其中具有缓冲腔室27的盘形气体供应单元26构成。缓冲腔室27经由通气孔28与腔室22内部连通，并与可以向缓冲腔室27供应HF气体的HF气体供应系统(未示出)连接。然后经由通气孔28将所供应的HF气体供应至腔室22内部。
如图2B中所示，喷淋头24中形成的通气孔28各自具有一个通向腔室22并朝通气孔一端加宽的部分。由此，HF气体可以有效扩散到腔室22中。此外，通气孔28各自在其横截面上具有一个收缩，因此，可以防止在腔室22中产生的任何残留物质或类似物流回通气孔28并进入缓冲腔室27。
在气体处理模块16中，在腔室22的侧壁中安装加热器(未示出)，例如，加热元件。通过加热元件加热该腔室22的侧壁，可以防止在使用氟化酸去除BPSG膜75和沉积膜76时生成的残留物质附着到该腔室的侧壁上。
此外，台23具有作为温度调节装置的冷却剂腔室(未示出)，其中循环处于预定温度的冷却剂，例如冷却水或Galden(注册商标)流体。通过冷却剂的温度控制被固定并保持在台23的上表面上的晶片W的温度。
再参看图1，加热处理模块17包括用于容纳晶片W的处理腔室。该腔室设置有卤素灯、薄片加热器(sheet heater)或类似物，并可以加热位于其中的晶片W。
可对传送模块11、等离子处理模块12至15、气体处理模块16和加热处理模块17的内部进行减压。通过真空闸阀12a至17a将传送模块11与等离子处理模块12至15、气体处理模块16和加热处理模块17连接。
在基板处理系统10中，传送模块11的内部压力保持在真空，而装载模块18的内部压力保持在大气压。为此，负载锁定模块19、20在其本身与传送模块11之间的连接部位设置有真空闸阀19a、20a，并在其本身与装载模块18之间的连接部位设置有大气闸阀19b、20b，由此将各个负载锁定模块构造成预备真空传送腔室，其内部压力可以调节。负载锁定模块19、20进一步设置有晶片安装台19c、20c，在装载模块18和传送模块11之间传送的晶片W可以临时放置在该每个晶片安装台19c、20c上。
除了负载锁定模块19、20外，在装载模块18上连接三个FOUP安装台30，用于预先排列从FOUP 29中传送出来的晶片W的定向器31，以及用于测量晶片W的表面状态的第一和第二IMS’s(Therma-Wave，Inc.制造的集成度量系统)32和33，其中每个所述FOUP安装台30各自安装有FOUP(前开式标准晶片盒(front openingunified pod))29，该FOUP29是适合容纳二十五个晶片W的容器。
将负载锁定模块19、20连接至装载模块18的纵向侧壁上，并且被设置成面向三个FOUP安装台30，而装载模块18夹在该负载锁定模块与FOUP安装台之间。定向器31被设置在装载模块18的纵向的一端上，第一IMS 32被设置在装载模块18的纵向的另一端上，第二IMS33被设置在三个FOUP安装台30旁边。
装载模块18中包括用于传送晶片W的SCARA型双臂传送臂34，以及在装载模块18的侧壁中形成的三个装载口35以对应于FOUP安装台30。传送臂34经由装载口35将晶片W从FOUP安装台30上的相应FOUP 29中取出，并将移出的晶片W送入和送出负载锁定模块19和20、定向器31、第一IMS 32和第二IMS 33。
第一IMS 32是光学监测器(optical monitor)，其具有安装台36和光学传感器37，其中该安装台36被设置成安装传送至第一IMS 32中的晶片W，且该光学传感器37被设置成指向安装在台36上的晶片W。第一IMS 32测量晶片W的表面形状，例如其表面层的膜厚度，和在其上形成的配线槽、门电极等等的CD(临界尺寸)值。与第一IMS32类似，第二IMS 33是光学监测器并具有安装台38和光学传感器39。第二IMS测量例如晶片W表面上的大量粒子。
基板处理系统10设置有位于装载模块18的纵向的一端上的操作板40。操作板40具有用于显示基板处理系统10的部件的工作状态的显示部件，该显示部件由例如LCD(液晶显示器)构成。
为了在基板处理系统10上安装图7中所示的用于去除晶片W的BPSG膜75和沉积膜76的装置，必须在干燥环境中去除膜75、76。BPSG膜75是硅基氧化膜，沉积膜76是由SiOBr制成的拟SiO2膜，热氧化膜72是SiO2膜。因此，在去除BPSG膜75和沉积膜76时可能去除热氧化膜72。如果去除了热氧化膜72，则与膜72对应的孔或沟槽部分可以凹陷以在其中形成凹痕。因此，BPSG膜75和沉积膜76必须在与热氧化膜72的高选择性比率(high selectivity ratio)下去除。
为了找到能够以符合上述必要条件的方式去除BPSG膜75和沉积膜76的方法，本发明人进行了各种实验。结果，据发现，可以去除BPSG膜75和沉积膜76，且通过在基本不存在H2O的环境中仅对晶片W供应HF气体而不供应H2O气体，可以将气体膜75、76与膜72的选择性比率提高至1000。
本发明人进一步对上述去除方法的机制进行了大量研究并获得下述试验性理论。
当HF气体与H2O结合时，形成侵蚀并去除氧化膜的氟化酸。为了在基本没有H2O的环境中由HF气体形成氟化酸，HF气体必须与氧化膜中所含的水(H2O)分子结合。
BPSG膜75通过诸如CVD处理等的汽相淀积而形成，沉积膜76通过等离子体与硅之间的反应而形成。因此，这些膜75、76的膜结构稀疏并因此可能附着水分子。因此，BPSG膜75和沉积膜76含有一些水分子。当HF气体到达膜75、76时，HF气体与水分子结合以形成侵蚀膜75、76的氟化酸。因此，可不使用化学溶液和等离子体而去除BPSG膜75和沉积膜用76。
另一方面，通过在温度为800至900摄氏度范围的环境中热氧化处理来形成热氧化膜72。因此，在膜制造过程中在热氧化膜72中不含水分子。此外，热氧化膜72的膜结构致密，因此水分子较不容易附着在膜72上。因此，热氧化膜72基本不含水分子。由于水分子不存在，即使所供应的HF气体到达膜72，HF气体不会形成氟化酸并因此不会侵蚀热氧化膜72。
相应地，BPSG膜75和沉积膜76与热氧化膜72的选择性比率可以提高(例如高达1000)，因此，可以通过在基本不存在H2O的环境中仅对晶片供应HF气体而不供应H2O气体，从而选择性蚀刻这些膜75、76。
当使用氟化酸去除BPSG膜75和沉积膜76时，在膜75、76的SiO2和氟化酸(HF)之间发生下列化学式所示的化学反应，
SiO2+4HF→SiF4+2H2O↑
SiF4+2HF→H2SiF6
由此，产生残留物质(H2SiF6)。残留物质可能引起所得半导体器件的导电故障并因此必须去除。
在此实施方式中，使用热能去除残留物质。更具体地，加热其中已经产生了残留物质的晶片W，由此如下式所示热分解残留物质。
H2SiF6+Q(热能)→2HF↑+SiF4↑
也就是说，在该实施方式中，通过加热去除由SiO2与氟化酸之间的反应生成的残留物质。
接着，对该实施方式的基板处理方法进行说明。
图3A至3D是示出通过图1中所示的基板处理系统实施的基板处理方法的过程图。
首先，在单晶硅基板基材71上层叠地形成热氧化膜72，膜73、74，以及BPSG膜75，由此制备晶片W，其中部分单晶硅基板基材71通过薄膜72至75暴露出来。然后，将晶片W传送至等离子处理模块12至15任一个中。在已经将晶片W传送至其中的等离子处理模块中，使用由HBr气体生成的等离子体在晶片W的单晶硅基板基材71中形成孔或沟槽(等离子蚀刻步骤)。此时，在晶片W的孔或沟槽中形成沉积膜76(图3A)。
接着，将图3A中所示的晶片W从等离子处理模块的腔室中移出，并经由传送模块11传送到气体处理模块16的腔室22中。然后，将晶片W设置在台23上。使用APC阀25b和类似物将腔室22内的压力设定至1.3×101至1.1×103Pa(1至8Torrs)，并使用在该腔室侧壁中的加热器将腔室22内的环境温度设定在40至60摄氏度范围内。接着，以40至60SCCM范围内的流速从喷淋头24的气体供应单元26向晶片W供应HF气体(HF气体供应步骤)(图3B)。此时，水分子几乎完全从腔室22内部排出，且没有向腔室22供应H2O气体。
到达BPSG膜75和沉积膜76的HF气体与膜75、76中所含的水分子结合，由此产生氟化酸。氟化酸侵蚀BPSG膜75和沉积膜76。结果，膜75、76被选择性蚀刻。另一方面，由于氟化酸与BPSG膜75和沉积膜76中的SiO2之间的化学反应，产生残留物质41。在孔或沟槽中，残留物质41沉积在膜73、74，热氧化膜72以及单晶硅基板基材71上(图3C)。
接着，将其上沉积了残留物质41的晶片W从气体处理模块16的腔室22中移出，然后经由传送模块11传送到加热处理模块17的腔室中。加热处理模块17将传送到其中的晶片W加热至预定温度，具体地，至150摄氏度或更高(基板加热步骤)。加热处理模块17向其腔室中引入N2气体。引入的N2气体在该腔室中形成气流。此时，形成残留物质41的H2SiF6受热分解成HF和SiF4。所得HF和SiF4被气流捕获并去除(图3D)。
接着，将晶片W从加热处理模块1 7的腔室22中移出，此时完成本处理。
根据该实施方式的基板处理方法，通过热氧化膜72、膜73、74和BPSG膜75而部分地暴露出来的晶片W的单晶硅基板基材71被HBr气体的等离子体蚀刻，向晶片W供应HF气体，并加热晶片W。当单晶硅基板基材71被HBr气体的等离子体蚀刻时，形成沉积膜76。由HF气体生成的氟化酸选择性蚀刻沉积膜76和BPSG膜75，另一方面，生成残留物质41(H2SiF6)。通过加热，残留物质41被分解成HF和SiF4。由此，可以在干燥环境中去除沉积膜76和BPSG膜75。因此可以将气体处理模块16和加热处理模块17设置在一个基板处理系统10中。因此，在蚀刻了晶片W的单晶硅基板基材71后，可以经由传送模块11将晶片W传送到气体处理模块16或加热处理模块17中。因此，不用将晶片W暴露在大气空气中就可以去除晶片W的沉积膜76和BPSG膜75，由此可以简化基板处理过程和消除对晶片W的暴露时限进行控制的需要。因此，可以防止由晶片W制造半导体器件的生产率降低。
通过上述基板处理方法，可将气体处理模块16和加热处理模块17设置在一个基板处理系统10中。因此，不必将气体处理模块16和加热处理模块17设置在不同位置，这样可以减小系统安装面积(覆盖面积(footprint))。
此外，通过上述基板处理方法，在N2气体环境中加热晶片W。N2气体形成捕获和传送受热分解的残留物质41的气流，由此确保去除沉积膜76和BPSG膜75。
此外，使用上述基板处理方法，向其上具有BPSG膜75和沉积膜76的晶片W供应HF气体。HF气体与BPSG膜75和沉积膜76中所含的水分子结合以形成侵蚀和选择性蚀刻膜75、76的氟化酸。因此，在去除膜75、76时，防止去除热氧化膜72，由此可以防止形成凹痕。
在上述基板处理系统10中，气体处理模块16和加热处理模块17作为独立的装置提供。可选地，如图4中所示，可以提供结合有气体处理模块的具有台23的台加热器43，其中台加热器43可以加热置于台23上的晶片W。在这种情况下，通过使用气体处理模块42，就可以选择性地蚀刻BPSG膜75和沉积膜76，并可热分解残留物质41。由此，气体处理模块和热处理模块的功能可以由一个处理模块的方式来实现，由此可以减小基板处理系统10的尺寸。
接着，将对根据本发明的第二实施方式的基板处理系统进行说明。
该实施方式在构造和功能上与第一实施方式基本相同，区别仅在于，该实施方式不采用对残留物质的热分解。下文中将说明该实施方式与第一实施方式不同的构造和功能，省略关于相同或类似构造的说明。
如上文中所述，当使用氟化酸去除BPSG膜75和沉积膜76时，在氟化酸和BPSG膜75或沉积膜76之间发生化学反应，以产生残留物质41(H2SiF6)。在该实施方式中，使用NH3去除残留物质41。更具体地，向残留物质提供NH3气体以产生下式所示的化学反应。
H2SiF6+2NH3→2NH4F+SiF4↑
由此，生成NH4F(氟化铵)和SiF4。NH4F是化学反应的产物，其可以升华。通过设定略高于室温的环境温度，可将NH4F升华并因此轻松地去除。
因此，在该实施方式中，通过引发H2SiF6与NH3之间的化学反应和NH4F的升华，去除由SiO2与氟化酸的化学反应生成的残留物质H2SiF6。
该实施方式的基板处理系统与图1中所示的基板处理系统10的构造相同。代替气体处理模块16和加热处理模块17，提供了气体处理模块44(HF气体供应装置和清洗气供应装置)，其用于选择性蚀刻BPSG膜75和沉积膜76，用于引发残留物质41和NH3之间的化学反应，以及用于引发化学反应产物(NH4F)的升华。经由真空闸阀44a将气体处理模块44与传送模块11连接。
图5是示出了根据该实施方式的基板处理系统的气体处理模块44的剖视图。
在图5中，气体处理模块44包括腔室22、台23、喷淋头45、TMP25a和APC阀25b。
喷淋头45由盘形下气体供应部46和叠加在下气体供应部46上的上气体供应部47构成。下和上气体供应部46、47分别具有第一和第二缓冲腔室48、49。该第一和第二缓冲腔室48、49各自经由通气孔50、51与腔室22内部连通。
第一缓冲腔室48与NH3(氨)气体供应系统(未示出)相连，其可以向第一缓冲腔室48供应含NH3的气体(清洗气)。所供应的清洗气经由通气孔50供应到腔室22的内部。第二缓冲腔室49与HF气体供应系统连接，该HF气体供应系统可向第二缓冲腔室49供应HF气体。接着，经由通气孔51将所供应的HF气体提供至腔室22的内部。
与图2B中所示的通气孔28类似，每个通气孔50、51形成为具有一个通向腔室22并朝其一端加宽的部分，由此，清洗气和HF气体可有效扩散进入腔室22中。此外，通气孔50、51各自在其横截面上具有一个收缩，由此可以防止在腔室22中生成的残留物质或类似物流回通气孔50、51并接着进入第一和第二缓冲腔室48、49。
在气体处理模块44中，在腔室22的侧壁中安装加热器(未示出)，例如，加热元件。由此，可以将腔室22内的环境温度设定为高于室温，从而促进下文中所述NH4F的升华。
接着，将对根据该实施方式的基板处理方法进行说明。
图6A至6E是示出了通过该实施方式的基板处理系统实施的基板处理方法的工艺图。
与图3A中所示的情况类似，首先将晶片W传送到等离子处理模块12至15的任一个中。在已经带有晶片W的等离子处理模块中，使用由HBr气体生成的等离子体在晶片W的单晶硅基板基材71中形成孔或沟槽(等离子蚀刻步骤)。此时，在晶片W的孔或沟槽中形成沉积膜76(图6A)。
接着，将图6A中所示的晶片W从等离子处理模块中移出，随后经由传送模块11传送到气体处理模块44的腔室22中。将晶片W设置在台23上。按照与图3B中所示的情况类似的方式，对腔室22内的压力、腔室22内的环境温度，以及从上气体供应部47供应HF气体的流速进行设置。与图3B中所示的情况相同，水分子几乎完全从腔室22内排出，且没有向腔室22供应H2O气体。
与图3C中所示的情况相同，通过氟化酸与BPSG膜75和沉积膜76中所含的SiO2之间的化学反应，产生残留物质41，并且在孔或沟槽中沉积在膜73、74，热氧化膜72和单晶硅基板基材71上(图6C)。
接着，停止向腔室22供应HF气体。此后，从喷淋头45的下气体供应部46向晶片W供应清洗气(清洗气供应步骤)(图6D)。此时，清洗气中所含的NH3气体与构成残留物质41的H2SiF6反应产生NH4F和SiF4。然后使用在腔室侧壁中的加热元件，将腔室22内的环境温度设定至略高于室温，由此使NH4F升华(图6E)。
接着，将晶片W从气体处理模块44的腔室22中移出，并终止本处理。
根据该实施方式的基板处理方法，晶片W的部分单晶硅基板基材71通过热氧化膜72，膜73、74，以及BPSG膜75暴露出来，并被HBr气体的等离子体蚀刻，向晶片W供应HF气体，并向晶片W供应含有NH3气体的清洗气。当单晶硅基板基材71被HBr气体的等离子体蚀刻时，形成沉积膜76。由HF气体生成的氟化酸选择性地蚀刻沉积膜76和BPSG膜75，并产生残留物质41。NH3气体与残留物质41反应以产生容易升华的化学反应产物(NH4F)。当腔室22内的环境温度设定至略高于室温时，该反应产物容易升华。换言之，可以在干燥环境中去除沉积膜76和BPSG膜75。因此可以将气体处理模块44安装在基板处理系统10中。因此，在蚀刻了晶片的单晶硅基板基材71后，可以经由传送模块11将晶片W传送到气体处理模块44中。因此，在已经蚀刻了单晶硅基板基材71后，不用将晶片W暴露在大气空气中就可以去除沉积膜76和BPSG膜75。因此可以简化基板处理过程和消除对晶片W的暴露时限进行控制的需要，由此可以防止由晶片W制造半导体器件的生产率降低。
由于上述基板处理方法允许将气体处理模块44安装在基板处理系统中，而不必将气体处理模块44安装在与该系统不同的位置，由此可以减小整个系统的覆盖面积。
由于上述基板处理方法仅使用气体处理模块44就可以实现BPSG膜75和沉积膜76的选择性蚀刻和残留物质41的去除，所以可减小基板处理系统10的尺寸。
应该注意，BPSG膜75和沉积膜76的选择性蚀刻，由残留物质41生成反应产物，以及反应产物的升华可以使用不同的处理模块实现。
在上述实施方式中，使用BPSG膜75作为硬掩模。但是，用作硬掩模的氧化膜不限于此，而可以是杂质含量至少比热氧化膜72高的膜。具体而言，可以提供TEOS(原硅酸四乙酯)膜或BSG(硼硅玻璃)膜。要去除的残留物质不限于H2SiF6。本发明可用于去除在使用氟化酸去除氧化膜时生成的任何残留物质。
应该明白，通过向计算机提供存储介质，其上存储了实现上述实施方式的功能的软件的程序代码，接着使该计算机读取和执行该存储介质中所存储的程序代码，也可以实现本发明。
在这种情况下，从存储介质中读取的程序代码本身实现了上述实施方式的功能，因此该程序代码和存储了该程序代码的存储介质构成本发明。
用于提供程序代码的存储介质可以是，例如，floppy(注册商标)盘、硬盘、磁-光盘、光盘，例如CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW或DVD+RW、磁带、非易失性记忆卡或ROM。可选地，该程序可以经由网络从连接到互联网、商业网点、局域网等上的未示出的另一台计算机、数据库等上下载。
此外，应该明白，这些实施方式的功能不仅可以通过执行计算机读取的程序代码来实现，还可以通过使在计算机上工作的OS(操作系统)等基于该程序代码的指示执行部分或全部实际操作来实现。
此外，应该理解，这些实施方式的功能也可以如下实现：将从存储介质中读取的程序代码写入设置在插入计算机中的扩充板上的或与计算机连接的扩充装置中的存储器中，然后使CPU或位于扩充板或扩充装置中的类似物基于该程序代码的指示执行部分或全部实际操作。
程序代码的形式可以是目标码，由解释程序执行的程序代码，向OS提供的脚本数据(script data)等。
Claims (10)
1.一种用于处理具有单晶硅基板基材，通过热氧化处理形成的第一氧化膜，及含杂质的第二氧化膜的基板的基板处理方法，一部分单晶硅基板基材通过所述第一和第二氧化膜暴露出来，该方法包括：
使用卤素系气体的等离子体蚀刻所述暴露的单晶硅基板基材的等离子蚀刻步骤；
向所述基板供应HF气体的HF气体供应步骤；及
对供应了HF气体的所述基板进行加热的基板加热步骤。
2.根据权利要求1的基板处理方法，其中在所述等离子蚀刻步骤，所述HF气体供应步骤和所述基板加热步骤过程中，所述基板不暴露于环境空气中。
3.根据权利要求1的基板处理方法，其中在所述基板加热步骤中在N2气体环境中加热所述基板。
4.一种用于处理具有单晶硅基板基材，通过热氧化处理形成的第一氧化膜，及含杂质的第二氧化膜的基板的基板处理方法，一部分单晶硅基板基材通过所述第一和第二氧化膜暴露出来，该方法包括：
使用卤素系气体的等离子体蚀刻所述暴露的单晶硅基板基材的等离子蚀刻步骤；
向所述基板供应HF气体的HF气体供应步骤；及
向供应了HF气体的所述基板供应至少含有NH3气体的清洗气的清洗气供应步骤。
5.根据权利要求4的基板处理方法，其中在所述等离子蚀刻步骤，所述HF气体供应步骤和所述清洗气供应步骤中，所述基板不暴露于环境空气中。
6.一种用于处理具有单晶硅基板基材，通过热氧化处理形成的第一氧化膜，及含杂质的第二氧化膜的基板的基板处理系统，一部分单晶硅基板基材通过所述第一和第二氧化膜暴露出来，该系统包括：
等离子蚀刻装置，其被设置成使用卤素系气体的等离子体蚀刻所述暴露的单晶硅基板基材；
HF气体供应装置，其被设置成向所述基板供应HF气体；和
基板加热装置，其被设置成对供应了HF气体的所述基板进行加热。
7.根据权利要求6的基板处理系统，包括：
基板传送装置，其被设置在所述等离子蚀刻装置，所述HF气体供应装置和所述基板加热装置之间，所述基板传送装置被设置成传送所述基板以使所述基板不暴露于环境空气。
8.根据权利要求6的基板处理系统，其中所述HF气体供应装置和所述基板加热装置各自由相同的装置构成。
9.一种用于处理具有单晶硅基板基材，通过热氧化处理形成的第一氧化膜，及含杂质的第二氧化膜的基板的基板处理系统，一部分单晶硅基板基材通过所述第一和第二氧化膜暴露出来，该系统包括：
等离子蚀刻装置，其被设置成使用卤素系气体的等离子体蚀刻所述暴露的单晶硅基板基材；
HF气体供应装置，其被设置成向所述基板供应HF气体；和
清洗气供应装置，其被设置成向供应了HF气体的所述基板供应至少含有NH3气体的清洗气。
10.根据权利要求9的基板处理系统，包括：
基板传送装置，其被设置在所述等离子蚀刻装置，所述HF气体供应装置和所述基板加热装置之间，所述基板传送装置被设置成传送所述基板以使所述基板不暴露于环境空气。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006298187 | 2006-11-01 | ||
| JP2006298187A JP4849614B2 (ja) | 2006-11-01 | 2006-11-01 | 基板処理方法及び基板処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101174562A true CN101174562A (zh) | 2008-05-07 |
| CN100547743C CN100547743C (zh) | 2009-10-07 |
Family
ID=39422963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101666683A Active CN100547743C (zh) | 2006-11-01 | 2007-11-01 | 基板处理方法和基板处理系统 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4849614B2 (zh) |
| KR (1) | KR100892542B1 (zh) |
| CN (1) | CN100547743C (zh) |
| TW (1) | TWI431692B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412141A (zh) * | 2011-11-14 | 2012-04-11 | 上海华虹Nec电子有限公司 | 一种去除深沟槽内氧化膜残留的方法 |
| CN110226214A (zh) * | 2017-01-24 | 2019-09-10 | 应用材料公司 | 用于介电膜的选择性沉积的方法及设备 |
| CN112789711A (zh) * | 2019-08-30 | 2021-05-11 | 玛特森技术公司 | 氧化硅选择性干式刻蚀工艺 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5406081B2 (ja) * | 2010-03-15 | 2014-02-05 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US8455286B2 (en) * | 2010-10-29 | 2013-06-04 | Freescale Semiconductor, Inc. | Method of making a micro-electro-mechanical-systems (MEMS) device |
| JP5823160B2 (ja) | 2011-05-11 | 2015-11-25 | 東京エレクトロン株式会社 | 堆積物除去方法 |
| JP6017170B2 (ja) * | 2012-04-18 | 2016-10-26 | 東京エレクトロン株式会社 | 堆積物除去方法及びガス処理装置 |
| JP6502206B2 (ja) * | 2015-08-07 | 2019-04-17 | 東京エレクトロン株式会社 | 基板処理装置及び基板処理方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088231B2 (ja) * | 1989-10-02 | 1996-01-29 | 大日本スクリーン製造株式会社 | 絶縁膜の選択的除去方法 |
| JP2853211B2 (ja) * | 1989-11-01 | 1999-02-03 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH0715902B2 (ja) * | 1991-10-28 | 1995-02-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 二酸化シリコンをエッチングするための安全な方法 |
| JPH07147273A (ja) * | 1993-11-24 | 1995-06-06 | Tokyo Electron Ltd | エッチング処理方法 |
| JP3629179B2 (ja) * | 1999-03-19 | 2005-03-16 | 株式会社東芝 | 半導体装置の製造方法 |
| US6284666B1 (en) * | 2000-05-31 | 2001-09-04 | International Business Machines Corporation | Method of reducing RIE lag for deep trench silicon etching |
| JP2001351899A (ja) | 2000-06-07 | 2001-12-21 | Sharp Corp | 半導体装置の製造方法 |
| JP2002217414A (ja) * | 2001-01-22 | 2002-08-02 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4933763B2 (ja) * | 2005-02-18 | 2012-05-16 | 東京エレクトロン株式会社 | 固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム |
| EP1780779A3 (en) | 2005-10-28 | 2008-06-11 | Interuniversitair Microelektronica Centrum ( Imec) | A plasma for patterning advanced gate stacks |
-
2006
- 2006-11-01 JP JP2006298187A patent/JP4849614B2/ja active Active
-
2007
- 2007-10-15 TW TW096138507A patent/TWI431692B/zh active
- 2007-10-31 KR KR1020070110111A patent/KR100892542B1/ko active IP Right Grant
- 2007-11-01 CN CNB2007101666683A patent/CN100547743C/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412141A (zh) * | 2011-11-14 | 2012-04-11 | 上海华虹Nec电子有限公司 | 一种去除深沟槽内氧化膜残留的方法 |
| CN110226214A (zh) * | 2017-01-24 | 2019-09-10 | 应用材料公司 | 用于介电膜的选择性沉积的方法及设备 |
| CN110226214B (zh) * | 2017-01-24 | 2023-11-03 | 应用材料公司 | 用于介电膜的选择性沉积的方法及设备 |
| CN112789711A (zh) * | 2019-08-30 | 2021-05-11 | 玛特森技术公司 | 氧化硅选择性干式刻蚀工艺 |
| CN112789711B (zh) * | 2019-08-30 | 2022-03-11 | 玛特森技术公司 | 氧化硅选择性干式刻蚀工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080039809A (ko) | 2008-05-07 |
| JP4849614B2 (ja) | 2012-01-11 |
| TW200832555A (en) | 2008-08-01 |
| TWI431692B (zh) | 2014-03-21 |
| KR100892542B1 (ko) | 2009-04-09 |
| JP2008117867A (ja) | 2008-05-22 |
| CN100547743C (zh) | 2009-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100547743C (zh) | 基板处理方法和基板处理系统 | |
| TWI389194B (zh) | A substrate processing apparatus, a substrate processing method, and a memory medium | |
| CN102243989B (zh) | 通过热处理从所蚀刻的衬底去除卤素残余物的集成方法 | |
| US7159599B2 (en) | Method and apparatus for processing a wafer | |
| CN103210478B (zh) | 两阶段的均匀干式蚀刻 | |
| CN100587920C (zh) | 基板处理方法和基板处理装置 | |
| US20080085477A1 (en) | Method and apparatus for processing a wafer | |
| US20110035957A1 (en) | Gas processing apparatus, gas processing method, and storage medium | |
| US20060207971A1 (en) | Atmospheric transfer chamber, processed object transfer method, program for performing the transfer method, and storage medium storing the program | |
| JP2014511575A5 (zh) | ||
| US8383517B2 (en) | Substrate processing method and substrate processing apparatus | |
| TW201025482A (en) | Apparatus for efficient removal of halogen residues from etched substrates | |
| JP2020053448A (ja) | エッチング方法、エッチング装置、および記憶媒体 | |
| US8206605B2 (en) | Substrate processing method and substrate processing system | |
| CN101097865A (zh) | 基板处理方法和基板处理装置 | |
| US20140076850A1 (en) | Methods and apparatus for providing a gas mixture to a pair of process chambers | |
| TWI765114B (zh) | 乾式蝕刻方法 | |
| US7993540B2 (en) | Substrate processing method and substrate processing apparatus | |
| US20130095665A1 (en) | Systems and methods for processing substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |