CN101164863B - Mems器件及其制造方法 - Google Patents

Mems器件及其制造方法 Download PDF

Info

Publication number
CN101164863B
CN101164863B CN200710162734XA CN200710162734A CN101164863B CN 101164863 B CN101164863 B CN 101164863B CN 200710162734X A CN200710162734X A CN 200710162734XA CN 200710162734 A CN200710162734 A CN 200710162734A CN 101164863 B CN101164863 B CN 101164863B
Authority
CN
China
Prior art keywords
silicide
fixed electrode
mems device
electrode
movable electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710162734XA
Other languages
English (en)
Other versions
CN101164863A (zh
Inventor
稻叶正吾
佐藤彰
渡边徹
森岳志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007131316A external-priority patent/JP4737140B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101164863A publication Critical patent/CN101164863A/zh
Application granted granted Critical
Publication of CN101164863B publication Critical patent/CN101164863B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供一种MEMS器件及其制造方法,该MEMS器件在保持结构体的机械特性的同时降低了电阻值,并具有优良的工作特性。该MEMS器件具有:在硅基板(1)上形成的由多晶硅构成的固定电极(10);可动电极(20),其与形成在硅基板(1)上的氮化膜(3)隔开间隙并以机械可动的状态配置,而且由多晶硅构成;以及配线层叠部,其在可动电极(20)周围形成,并以覆盖固定电极(10)的一部分的方式形成,该配线层叠部按顺序层叠有第一层间绝缘膜(13)、第一配线层(23)、第二层间绝缘膜(14)、第二配线层(24)以及保护膜(19),固定电极(10)的被上述配线层叠部覆盖的部分转化为了硅化物,形成有硅化物部分(25)。

Description

MEMS器件及其制造方法
技术领域
本发明涉及在硅基板上具备使用半导体制造工艺而形成的可动电极和固定电极等结构体的MEMS器件及其制造方法。
背景技术
随着微细加工技术的发展,具备由使用半导体制造工艺而形成的可动电极和固定电极所构成的微小的结构体的机电系统器件,例如共振器、滤波器、传感器、电动机等所谓的MEMS(Micro Electro MechanicalSystem:微电子机械系统)器件备受关注。MEMS器件由于使用半导体制造工艺来制造,因此可形成与例如CMOS(Complementary Metal OxideSemiconductor:互补性氧化金属半导体)的复合器件,所以作为能满足近年来要求越来越高的电子设备的小型化和高性能化的器件,也受到期待。
随着这样的电子设备的高性能化的要求,MEMS器件需要精密的电流值控制和电气高速化,要求构成MEMS器件的电路的结构体和配线等的进一步的低电阻化。例如,在无线通讯用的RF(Radio Frequency:射频)一MEMS等在高频带工作的MEMS器件与插入损失大和特性本身变差直接相关,所以需要极力地抑制MEMS器件的电路整体的电阻值。
对MEMS器件的制造方法的一个示例进行说明,首先,在硅(Si)等半导体基板上,形成固定电极和一部分形成在牺牲层上的方式的可动电极,接着在固定电极和可动电极上形成包括配线的配线层叠部。然后,通过将配线层叠部及牺牲层的一部分利用刻蚀(释放刻蚀)除去以释放可动电极,形成了机械可动的状态的可动电极。
但是,MEMS器件的电路中的配线一般是与通常的半导体制造同样地通过这样来形成的:利用溅射法或CVD(Chemical Vapor Deposition:化学气相沉积)法或者真空蒸镀法等,使铝(Al)等金属堆积起来,然后形成图案,因此电阻低。与之相对,MEMS器件的可动电极和固定电极等结构体在堆积硅后形成图案之后,需要实施用于实现作为半导体的硅的低电阻化的某些处理。作为实现由硅构成的结构体的低电阻化的处理的方法,已知有对硅膜进行注入磷离子(例如31P+)等杂质离子的离子注入来形成扩散层的方法(例如参照专利文献1)。
此外,作为实现结构体的进一步低电阻化的方法,在例如专利文献1和专利文献2中公开了这样的所谓的转化为硅化物的方法:利用用溅射法或CVD法或真空蒸镀法等,使金属堆积在硅膜上后,在高温下进行退火,由此使与作为金属的钛接触的硅扩散从而使其合金化。利用例如钛(Ti)而转化为硅化物的硅化物部分(TiSi)具有大约10-5Ωcm的电阻率,该值是通过杂质离子注入所形成的扩散层的大约一百分之一。
专利文献1:日本特开2004-221853号公报
专利文献2:日本特开2001-264677号公报
如上所述,在由硅构成的结构体中注入杂质离子以形成扩散层的方法中,难以将结构体的电阻值减小到在高频带工作的MEMS器件所要求的电阻值。另一方面,虽然将由硅构成的结构体转化为硅化物的方法是对大幅度降低结构体的电阻有效的方法,但根据硅化物用金属的种类,在利用刻蚀除去配线层叠部的一部分及牺牲层来释放可动电极时,存在硅化物部分溶解于刻蚀液中的可能。在硅化物部分溶解了的情况下,电阻值反而上升、或者结构体变薄导致机械强度下降,由此存在MEMS器件的电特性和机械特性发生变动而无法获得所希望的特性的问题。
发明内容
本发明是鉴于上述问题而完成的,其目的是提供一种在保持了结构体的机械特性的同时降低了电阻值、并具有优良的工作特性的MEMS器件及其制造方法。
为了解决上述问题,本发明的MEMS器件具有:固定电极,其形成在半导体基板上,由硅构成;可动电极,其与半导体基板隔开间隙并以机械可动的状态配置,该可动电极由硅构成;和配线层叠部,其形成在可动电极的周围,并且以覆盖固定电极的一部分的方式形成,该配线层叠部包括配线,在固定电极或者可动电极中射入有杂质离子,而且固定电极的由配线层叠部覆盖的部分的至少一部分转化为了硅化物。
根据该结构,可动电极或固定电极通过射入杂质离子而被低电阻化。特别是在制造MEMS器件的可动电极和固定电极的过程中,在通过释放刻蚀配线层叠部的一部分来释放可动电极时,实现了暴露于释放刻蚀液的部分、即硅化物转化困难的部分的低电阻化。由此,达到了MEMS器件的电路整体的电阻值减小的效果。
而且,上述结构的MEMS器件中的固定电极的由配线层叠部所覆盖的部分的至少一部分转化为了硅化物。即,在释放可动电极时,不与释放刻蚀液接触的部分转化为硅化物。由此,不管应用什么金属来作为硅化物转化用金属,都能够在固定电极的硅化物部分不会被例如氟化氢类的释放刻蚀液溶解的情况下,实现固定电极的低电阻化。转化为了硅化物的硅与仅实施了例如磷离子等杂质离子射入的情况相比,可使电阻率为大约一百分之一,可实现电阻值的大幅度减小。
因此,根据上述结构的MEMS器件,可大幅度减小MEMS器件的电路整体的电阻值,能够改善MEMS器件工作时的插入损失和通过特性,所以可提供能够应用于高频器件等的具有优良的工作特性的MEMS器件。
本发明的MEMS器件的特征在于,固定电极的配置在配线层叠部的外部的部分和可动电极的一方或两方转化为了硅化物。
此时,优选的是:用于硅化物转化的硅化物用金属为钨(W)或钼(Mo)。
根据该结构,可将MEMS器件的作为结构体的固定电极和可动电极的、配置于配线层叠部的外部的结构体及包括其一部分在内的大致全部形成为具有转化为了硅化物的硅化物部分的结构。由此,可实现MEMS器件的电路整体的更显著的低电阻化。
此时,如果是使用钨或钼来作为硅化物用金属的结构,则通过钨或钼而转化为硅化物的硅化物部分特别难以溶解于例如氟化氢类的释放刻蚀液。因此,在制造MEMS器件的过程中,在释放可动电极时,由于可使接触释放刻蚀液的部分的结构体稳定地进行硅化物转化,所以可稳定地制造出电阻值进一步减小了的MEMS器件。
本发明是一种MEMS器件的制造方法,所述MEMS器件具有:固定电极,其形成在半导体基板上,由硅构成;可动电极,其与半导体基板隔开间隙并以机械可动的状态配置,该可动电极由硅构成;和配线层叠部,其形成在可动电极的周围,并且以覆盖固定电极的一部分的方式形成,该配线层叠部包括配线,其特征在于,所述MEMS器件的制造方法包括以下工序:在半导体基板上形成固定电极的工序;以一部分形成在牺牲层上的方式来形成可动电极的工序;在固定电极和可动电极上形成配线层叠部的工序;和通过刻蚀来除去配线层叠部和牺牲层的一部分,从而释放可动电极的工序,在形成固定电极的工序和形成可动电极的工序的一方或两方工序中,包括向固定电极或可动电极中射入杂质离子的离子射入工序,而且,在形成固定电极的工序中,包括将固定电极的由配线层叠部覆盖的部分的至少一部分转化为硅化物的工序。
根据该制造方法,通过对固定电极或可动电极进行射入杂质离子的离子射入,可实现可动电极或固定电极的低电阻化。特别是在释放可动电极的释放的工序中,由于接触释放刻蚀液,因此可实现硅化物转化困难的部分的低电阻化。因此,MEMS器件的电路整体的电阻减小,可供具有优良工作特性的MEMS器件的制造。
此外,在释放可动电极时,由于将不接触释放刻蚀液的部分转化为硅化物,所以作为硅化物用金属应用任何金属,固定电极都不会被释放刻蚀液溶解。由此,可防止因硅化物部分溶解而导致固定电极的电阻值上升,或者固定电极的机械强度下降。因此,可稳定地形成转化为了硅化物的固定电极,可大幅度减小MEMS器件的电路整体的电阻值,所以可制造出具有优良的工作特性的MEMS器件。
在本发明的MEMS器件的制造方法中,其特征在于,在形成固定电极的工序和形成上述可动电极的工序的一方或两方工序中,包括将上述固定电极的配置在上述配线层叠部外部的部分和上述可动电极的一方或两方转化为硅化物的工序。
此外,在本发明中,优选的是:使用钨(W)或钼(Mo)来作为硅化物转化所使用的硅化物用金属。
根据该结构,可使固定电极和可动电极等MEMS器件结构体的大致全部进行硅化物转化以形成硅化物部分。这样,可实现MEMS器件的电路整体的更显著的低电阻化。
此时,如果为使用钨或钼来作为硅化物用金属的结构,则钨或钼特别难以溶解于氟化氢类的释放刻蚀液中。因此,在释放可动电极的工序中,可使接触释放刻蚀液的部分的结构体稳定地进行硅化物转化,所以可稳定地制造电阻值进一步减小了的MEMS器件。
附图说明
图1(a)是说明作为本发明第一实施方式的MEMS器件的概要结构的俯视图,该图(b)是沿着图1(a)中的A-A线的剖面图。
图2(a)~(c)是说明作为本发明第二实施方式的MEMS器件的制造方法的概要剖面图。
图3(a)~(c)是说明作为本发明第二实施方式的MEMS器件的制造方法的概要剖面图。
图4(a)~(d)是说明作为本发明第二实施方式的MEMS器件的制造方法的概要剖面图。
图5是说明作为本发明第三实施方式的MEMS器件的概要结构的概要剖面图。
图6(a)~(c)是说明作为本发明第四实施方式的MEMS器件的制造方法的概要剖面图。
图7(a)~(c)是说明作为本发明第四实施方式的MEMS器件的制造方法的概要剖面图。
图8是说明本发明的MEMS器件的变形例的概要结构的概要剖面图。
标号说明
1:作为半导体基板的硅基板;3:作为刻蚀停止层的氮化膜;10、50:固定电极;13:作为配线层叠部之一的第一层间绝缘层;14:作为配线层叠部之一的第二层间绝缘层;23:形成有配线的第一配线层24:形成有配线的第二配线层19:作为配线层叠部之一的保护膜;20、60:可动电极;25、55、65:硅化物部分25a、55a、65a:硅化物用金属层;30、70、90:MEMS器件。
具体实施方式
下面对本发明的MEMS器件及其制造方法的实施方式进行说明。
(第一实施方式)
首先,按照附图来对MEMS器件的一个实施方式进行说明。图1(a)是表示本发明的MEMS器件的优选实施方式的结构的俯视图,图1(b)是沿着该图1(a)中的A-A线的剖面图。
图1所示的MEMS器件30在硅基板1上具有:以固定的状态设置的固定电极10;和配线层叠部,其层叠在该固定电极10的一部分的上方,由第一层间绝缘膜13、第一配线层23、第二层间绝缘膜14、第二配线层24和保护膜19构成。此外,具备可动电极20,该可动电极20以可动状态设置在形成于配线层叠部的大致中央的作为空间的开口部C1内。固定电极10的由配线层叠部覆盖的部分的表面被转化为硅化物,形成有硅化物部分25。
在硅基板1上,依次层叠了作为氧化硅膜(SiO2,例如,热氧化膜)的绝缘膜2和由氮化硅(SiN)等构成的氮化膜3。在氮化膜3上设有固定电极10,该固定电极10是通过利用CVD法等层叠多晶硅膜后形成图案而形成的。固定电极10在图案形成前的堆积多晶硅膜的阶段,对多晶硅膜进行了射入磷离子等杂质离子的离子射入。此外,固定电极10具有:露出于在后述的配线层叠部形成的开口部C1的部分;从开口部C1以覆盖预定面积的方式依次层叠有牺牲层11和层间膜12的部分;以及通过硅化物用的金属而转化为了硅化物的硅化物部分25。
这样,由多晶硅构成的固定电极10在实施杂质离子的离子射入后,一部分转化为硅化物而形成了硅化物部分25。由此,与对多晶硅只进行了杂质离子的离子射入的情况相比,可将固定电极10的表面电阻值减小到大约一百分之一。因此,MEMS器件30可实现工作时的插入损失和通过特性等的改善,具有能够应用于高频器件等的优良的工作特性。
在固定电极10的硅化物部分25上和依次层叠有牺牲层11与层间膜12的部分上,具有将第一层间绝缘膜13、第一配线层23、第二层间绝缘膜14、第二配线层24按该顺序层叠起来而形成的配线层叠部。第一层间绝缘膜13的一部分被形成图案,固定电极10和第一配线层23导通。此外,第二层间绝缘膜14的一部分被形成图案,第一配线层23和第二配线层24导通。在第二配线层24上层叠有保护膜(钝化膜)19。
再有,在本实施方式中,说明了在第一层间绝缘膜13上夹着第二层间绝缘膜14具有第一配线层23和第二配线层24两个配线层的配线层叠部的结构,但并不限于此,也可以是具有一个或三个以上配线层而构成的配线层叠部。
在牺牲层11、层间膜12、第一层间绝缘膜13、第一配线层23、第二层间绝缘膜14、第二配线层24、保护膜19按该顺序层叠而成的配线层叠部的大致中央,形成有作为圆筒形状或矩形形状的凹部的开口部C1。在该开口部C1的凹底部分,具备通过在用CVD法等层叠多晶硅膜后形成图案而形成的可动电极20。可动电极20,通过将一部分支撑于氮化膜3上,并除去可动电极20的下侧部分的牺牲层11,该可动电极20与氮化膜3和固定电极10隔开预定间隙以可动的状态设置。此外,可动电极20在形成图案前的堆积多晶硅膜的阶段,向多晶硅膜进行了射入磷离子等杂质离子的离子射入。
下面,对具有上述结构的MEMS器件30的动作的一个示例进行说明。在本实施方式中,将固定电极10的形成在夹着可动电极20的两侧的一方作为驱动电极,并将另一方作为检测电极来进行说明。此外,在可动电极20上施加有适当的串联偏置电压。
当在MEMS器件30的固定电极10的驱动电极侧施加驱动电压时,在固定电极10和可动电极20之间产生电位差,随之电荷被蓄积。通过该电位的时间变化或者蓄积的电荷的时间变化,与通常的电容器同样地在固定电极10的驱动电极侧和可动电极20之间流过交流电流。这在固定电极10的检测电极侧和可动电极20之间也是一样的,在MEMS器件30整体上流过与串联连接了两个电容器的情况下的静电电容值相当的交流电流。另一方面,可动电极20在特定的频率具有固有的振动频率,且在特定频率向厚度方向产生弯曲。该情况下,上述固定电极10的驱动电极侧和检测电极侧与可动电极20之间的静电电容发生移位,在各结构体间形成的电容器中蓄积了与电压相当的电荷,但在静电电容变化了的情况下,为满足向电容器的蓄电量Q=CV,电荷发生移动。其结果为,在可动电极20的固有振动频率下,随着静电电容的变化,有电流流过。来自可动电极20的输出电流被从固定电极10的检测电极侧检测到。
(第二实施方式)
下面,对上述第一实施方式的MEMS器件30的制造方法进行说明。图2、图3、图4是说明MEMS器件30的制造工序的概要剖面图。再有,图2、图3、图4图示了与图1(b)相同位置的MEMS器件30的剖面。
在MEMS器件30的制造中,使用半导体制造工艺。在图2(a)中,使硅基板1表面热氧化等,以形成由氧化硅膜(SiO2)构成的绝缘膜2,并利用CVD法或溅射法等堆积形成由氮化硅(SiN)等构成的氮化膜3。该氮化膜3成为作为进行后述的释放刻蚀时的刻蚀停止层发挥作用的基层。
接着,在氮化膜3上利用CVD法等层叠多晶硅膜,在进行注入磷离子(例如,31P+)等杂质离子的离子注入后,通过利用光刻法等形成图案,来形成固定电极10。
接着,在固定电极10上通过溅射法等形成由氧化硅等氧化膜构成的牺牲层11。然后,在牺牲层11上,利用CVD法或溅射法或者真空蒸镀法层叠多晶硅膜后,进行注入磷离子等杂质离子的离子注入,而后利用光刻法形成图案,从而形成可动电极20。
接下来,如图2(b)所示,利用CVD法或溅射法等堆积形成由氧化硅等氧化膜构成的层间膜12。接着,如图2(c)所示,用光刻法等除去层间膜12和牺牲层11的预定区域,以露出固定电极10的多晶硅的一部分。此时露出的固定电极10的预定区域为在后述工序中进行硅化物转化的区域。
接着,如图3(a)所示,利用真空蒸镀法或溅射法或CVD法等,形成用于使固定电极10的一部分转化为硅化物的硅化物用金属层25a。在该阶段,硅化物用金属层25a接触地形成在固定电极10的多晶硅露出的一部分和层间膜12上。再有,硅化物用金属层25a,可使用钛(Ti)、钨(W)、钼(Mo)、钴(Co)、铂(Pt)、钯(Pb)等金属。
然后,利用灯退火等方法,以预定温度进行预定时间的退火。由此,固定电极10的多晶硅露出的部分通过硅化物用金属层25a而转化为硅化物,由此,形成了硅化物部分25(图3(b))。
这样,通过使固定电极10的一部分转化为硅化物以形成硅化物部分25,可进一步减小硅化物部分25的表面电阻。其结果为,可实现MEMS器件整体的显著的表面电阻的减小,所以MEMS器件30工作时的插入损失和通过特性等得到改善,因而可制造出具有优良的工作特性的MEMS器件30。
接着,如图3(c)所示,利用氨气(NH4)和过氧化氢(H2O2)的水溶液,刻蚀除去没有转化为硅化物的硅化物用金属25a。再有,这里使用的刻蚀液并不限于氨气和过氧化氢的水溶液,也可使用具有留下硅化物部分25而仅刻蚀硅化物用金属层25a的选择比的其它刻蚀液。
接下来,如图4(a)所示,利用溅射等方法形成第一层间绝缘膜13。此时,虽然层叠第一层间绝缘膜13的衬底层具有凹凸,但为了在后面的工序中容易形成在第一层间绝缘膜13上层叠的配线层等,优选第一层间绝缘膜13的上表面为平坦的。因此,第一层间绝缘膜13优选使用可通过软熔而变平坦的BPSG(Boron Phosphorus Silicon Glass:硼磷硅玻璃)或PSG(Phosphorus Silicon Glass:磷硅玻璃)。除此之外,可以使用利用旋转喷涂法涂敷液状的绝缘性玻璃材料而成膜的SOG(Spin On Glass:旋涂玻璃)来用作层间绝缘膜,或者,也可以构成为在溅射氧化硅等之后使用进行化学研磨和机械研磨的CMP(Chemical Mechanical Polishing:化学机械研磨)等平坦化技术,来使层间绝缘膜上表面变得平坦。
接下来,如图4(b)所示,在第一层间绝缘膜13上,利用溅射法或CVD法,以及光刻法等,依次层叠第一配线层23、第二层间绝缘膜14和第二配线层24,并且通过形成图案来形成所述各层。第一配线层23及第二配线层24具有由氧化硅(SiO2)等构成的多个配线(未图示),并从具有硅化物部分25的固定电极10向表面引出配线。再有,在本实施方式中,说明了形成第一配线层23及第二配线层24的两层配线层的示例。这里,配线层可以是单层,并且也可根据需要而成为设置三层以上的结构。
接着,如图4(c)所示,在第二配线层24上,形成由氮化硅等构成的保护膜(钝化膜)19。保护膜19可利用CVD法或溅射法等堆积形成。此外,由四氮化三硅(Si3N4)构成的保护膜19优选使用例如等离子CVD形成。
接着,进行可动电极20的释放刻蚀。释放刻蚀使用例如氟化氢(HF)类的刻蚀液来进行,所述刻蚀液具有这样的选择比:刻蚀除了由多晶硅构成的固定电极10及可动电极20、和由氮化硅构成的氮化膜3以外的由单晶氧化硅等构成的各层。首先,形成用于形成图4(d)所示的开口部C1的光致抗蚀剂图案,将该光致抗蚀剂图案作为刻蚀掩模,利用氟化氢类的刻蚀液进行湿法刻蚀。于是,如图4(d)所示,保护膜19、第二层间绝缘膜14、第一层间绝缘膜13、覆盖可动电极20的上表面和侧面的层间膜12、以及可动电极20的下侧部分的牺牲层11被除去,从而形成开口部C1。该释放刻蚀通过作为刻蚀停止层发挥功能的氮化膜3而停止厚度方向的刻蚀,另外,固定电极10不被刻蚀而留下。此外,通过除去可动电极20的下侧部分的牺牲层11,可动电极20被释放成与氮化膜3和固定电极10隔开预定间隙,成为可动状态。
这里,根据硅化物用金属的种类,存在这样的可能性:硅化物部分溶解于氟化氢类的释放刻蚀液中,产生表面电阻反而上升或者结构体变薄从而导致机械特性变化等不良情况。根据本实施方式的制造方法,由于可将固定电极1的没有释放刻蚀的区域转化为硅化物,所以不会发生释放刻蚀液对硅化物部分25的溶解。此外,不用考虑对释放刻蚀液的耐性,可在很多选择项中选定硅化物用金属层25a所使用的金属,以获得将MEMS器件30中的固定电极10和可动电极20等MEMS结构体转化为硅化物的效果。
再有,释放刻蚀也可以与干刻蚀法组合而可分为多个阶段进行。例如,首先,利用隔着上述的光致抗蚀剂图案而使用了例如CHF3等反应性气体的RIE(反应离子刻蚀)法,来将保护膜19、第二层间绝缘膜14及第一层间绝缘膜13干刻蚀到预定深度。接着,利用氟化氢类的刻蚀液进行释放刻蚀以释放可动电极20。根据该方法,由于利用RIE法所进行的干刻蚀的异向性优良,且不易发生光致抗蚀剂图案的端部正下方的保护膜19被刻蚀的所谓的下切(undercut),所以可在大致铅直方向上进行刻蚀,并可缩短释放刻蚀时间。
而且,在释放刻蚀后,通过剥离光致抗蚀剂图案,来结束一连串的MEMS器件的制造工序。
如上所述,在本实施方式的制造方法中,MEMS器件30具备固定电极10,固定电极10具有硅化物部分25,该MEMS器件利用半导体制造工艺来制造。由此,在硅基板1上,制造出并设有MEMS结构体和例如振荡电路等CMOS的复合MEMS器件可较容易地实现,且可制造出实现了更多功能的MEMS器件30。
(第三实施方式)
关于利用上述第二实施方式的制造方法制造的上述第一实施方式的MEMS器件30,将固定电极10的、释放可动电极20时没有暴露在释放刻蚀液的部分,转化为硅化物,从而形成了硅化物部分25。与之相对,在该第三实施方式中,按照附图来说明在暴露于释放刻蚀液中的可动电极和固定电极的一部分上形成硅化物部分的示例。
图5是说明第三实施方式的MEMS器件70的概要剖面图,其图示了与上述第一实施方式中的图1(b)相同位置的剖面。再有,在第三实施方式的MEMS器件70的结构中,对于与第一实施方式的MEMS器件30相同的结构,标以相同标号并省略说明。
在图5中,MEMS器件70在硅基板1上具有:以固定状态设置的固定电极50;以及在该固定电极50的上方层叠的、由第一层间绝缘膜13、第一配线层23、第二层间绝缘膜14、第二配线层24和保护膜19构成的配线层叠部。此外,具备在形成于配线层叠部的大致中央的作为空间的开口部C2内以可动状态设置的可动电极60。固定电极50的表面被转化为硅化物而形成有硅化物部分55。此外,可动电极60的表面被转化为硅化物而形成有硅化物部分65。
在硅基板1上,依次层叠绝缘膜2和氮化膜3,在氮化膜3上层叠多晶硅膜并进行离子射入后,进行图案形成,从而形成固定电极50。此外,在固定电极50的表面具有通过由高熔点金属构成的硅化物用金属而转化为了硅化物化的硅化物部分55。作为硅化物用金属使用的高熔点金属优选使用不易溶解于释放刻蚀可动电极60时的氟化氢类的刻蚀液、特别难溶于刻蚀液的钨和钼。
这样,固定电极50形成为在向多晶硅中实施了杂质离子的射入后,表面被转化为硅化物从而具有硅化物部分55,所以表面电阻值大幅度减小。由此,达到了进一步改善使MEMS器件70工作时的插入损失和通过特性等的效果。
在固定电极50的硅化物部分55的一部分的上方层叠有牺牲层11。再有,在牺牲层11上形成有将第一层间绝缘膜13、第一配线层23、第二层间绝缘膜14、第二配线层24以该顺序层叠起来而构成的配线层叠部。在配线层叠部上层叠有保护膜(钝化膜)19。
在配线层叠部的大致中央,形成有作为圆筒形状或矩形形状凹部的开口部C2。在开口部C2的凹底部分,形成有一部分支撑在氮化膜3上的以可动状态设置的可动电极60。可动电极60由多晶硅构成,其通过在对多晶硅膜实施了杂质离子射入后进行图案形成而形成。再有,在可动电极60的表面,通过由钨和钼等高熔点金属构成的硅化物用金属进行硅化物转化而形成有硅化物部分65。
可动电极60通过在实施杂质离子射入而实现了低电阻化后进行图案形成而形成,并且利用高熔点金属进行硅化物转化而具有硅化物部分65,所以表面电阻大幅度减小。这样,通过使作为MEMS器件70的结构体的可动电极60和固定电极50转化为硅化物,大幅度减小了MEMS器件70的电路整体的电阻值,插入损失和通过特性等变得更好,所以可提供具有可应用于高频设备等的优良的工作特性的MEMS器件70。
(第四实施方式)
下面,对上述第三实施方式的MEMS器件70的制造方法,按照附图进行说明。再有,在第四实施方式的MEMS器件70的制造方法中,对于与第二实施方式的MEMS器件30的制造方法相同的结构,标以相同标号并省略说明。
在图6(a)中,在使硅基板1表面热氧化等而形成的绝缘膜2上,利用CVD法和溅射法等堆积形成氮化膜3。然后,利用CVD法等层叠多晶硅膜,并进行磷离子等杂质离子的离子注入以实现低电阻化,然后用光刻法等形成图案,从而形成固定电极50。再有,在固定电极50上,利用真空蒸镀法或溅射法或者CVD法等形成由高熔点金属构成的硅化物用金属层55a。在本实施方式中,作为用于硅化物用金属层55a的高熔点金属使用钨或钼。
通过使用钨或钼来进行硅化物转化而形成的固定电极50的硅化物部分,特别难溶于在后述的释放可动电极60的工序中进行释放刻蚀时所使用的氟化氢类刻蚀液。由此,能够避免由于硅化物部分的暴露于释放刻蚀液中的部分溶解而导致电阻值反而上升等不良情况。
然后,在图6(b)中,利用灯退火等方法以预定温度进行预定时间的退火。由此,与固定电极50的多晶硅接触的部分通过硅化物用金属层55a而转化为硅化物,从而形成了硅化物部分55。接着,利用氨气(NH4)和过氧化氢(H2O2)的水溶液等除去没有转化为硅化物的氮化膜3上的未反应的硅化物用金属层55a。
这样,通过将固定电极50的一部分转化为硅化物形成硅化物部分55,可进一步减小固定电极50的表面电阻。其结果为,由于可实现MEMS器件整体的显著的表面电阻的减小,所以可制造出改善了使MEMS器件70工作时的插入损失和通过特性等的、具有优良的工作特性的MEMS器件70。
接下来,在图6(c)中,在固定电极50上利用溅射法等形成由氧化硅等的氧化膜构成的牺牲层11。接着,在牺牲层11上,在用CVD法或溅射法或者真空蒸镀法等层叠多晶硅膜后,进行注入磷离子等杂质离子的离子注入以实现低电阻化,然后利用光刻法等形成图案,从而形成可动电极60。再有,利用真空蒸镀法或溅射法或者CVD法等,层叠用于使可动电极60转化为硅化物的硅化物用金属层65a。在本实施方式中,作为用于硅化物用金属层55a的高熔点金属使用钨或钼。使用钨或钼进行硅化物转化而形成的可动电极60的硅化物部分特别难溶于在后述的释放可动电极60的释放工序中使用的氟化氢类的刻蚀液。由此,可以避免由于硅化物部分的暴露于释放刻蚀液中的部分溶解而导致电阻值反而上升等不良情况。
接着,如图7(a)所示,利用用灯退火等方法以预定温度进行预定时间的退火,可动电极60的多晶硅通过硅化物用金属层65a而转化为硅化物,从而形成硅化物部分65。这样,通过使可动电极60转化为硅化物以形成硅化物部分65,可进一步减小可动电极60的表面电阻。再有,在本实施方式中,由于作为MEMS器件70的结构体的固定电极50也被转化为硅化物而具有硅化物部分55,所以实现了MEMS器件70的电路整体的大幅度的电阻降低。
接着,在图7(b)中,首先,利用氨气(NH4)和过氧化氢(H2O2)的水溶液等,对没有转化为硅化物的硅化物用金属层65a(参照图7(a))。进行刻蚀以将其除去。接着,利用溅射等方法来形成第一层间绝缘膜13。接下来,在第一层间绝缘膜13上,利用溅射法或CVD法、以及光刻法等按顺序层叠第一配线层23、第二层间绝缘膜14、第二配线层24,并且进行图案形成,从而形成配线层叠部。然后,在第二配线层24上,利用CVD法或溅射法等形成由氮化硅等构成的保护膜(钝化膜)19。
接下来,如图7(c)所示,用氟化氢类等的释放刻蚀液,刻蚀除去保护膜19、第二层间绝缘膜14、第一层间绝缘膜13、可动电极60的下侧部分的牺牲层11,以形成开口部C2,由此,将可动电极60释放为可动状态。
这里,根据硅化物用金属的种类,有发生以下等不良情况的可能性:硅化物部分55、65溶解于释放刻蚀液中,导致表面电阻反而上升,或者结构体变薄而使得机械特性发生变化。根据本实施方式的制造方法,固定电极50及可动电极60利用难溶于氟化氢类等的释放刻蚀液中的钨或钼来转化为硅化物。由此,可获得在各硅化物部分55、65不会被释放刻蚀液溶解的情况下,使MEMS器件70的固定电极50和可动电极60等MEMS结构体转化为硅化物的效果。
(变形例)
关于在上述第一及第二实施方式中说明的MEMS器件30,固定电极10的被配线层叠部覆盖的部分在释放可动电极20的工序中,在没有暴露于释放刻蚀液中的部分形成了硅化物部分25。
此外,关于在上述第三及第四实施方式中说明的MEMS器件70,使用作为难溶于释放刻蚀液中的高熔点金属的钨或钼来作为硅化物用金属,形成了固定电极50的硅化物部分55及可动电极60的硅化物部分65。
并不限于此,也可以是将第一及第二实施方式和第三及第四实施方式组合起来的结构的MEMS器件及MEMS器件的制造方法。
图8是说明将上述实施方式的特征组合起来的结构的MEMS器件90的概要剖面图。再有,在本变形例的MEMS器件90的结构中,对与上述实施方式相同的结构标以相同标号并省略说明。
在图8中,MEMS器件90在硅基板1上具有:以固定状态设置的固定电极10;和在该固定电极10的上方层叠的、由第一层间绝缘膜13、第一配线层23、第二层间绝缘膜14、第二配线层24和保护膜19构成的配线层叠部。此外,具备在形成于配线层叠部的大致中央的作为空间的开口部C3内以可动状态设置的可动电极60。固定电极10的被配线层叠部覆盖的部分的表面被转化为硅化物而形成有硅化物部分25。此外,可动电极60的表面被转化为硅化物化而形成有硅化物部分65。
在硅基板1上,依次层叠绝缘膜2和氮化膜3,在氮化膜3上堆积多晶硅膜并进行离子射入后,通过形成图案来形成固定电极10。此外,固定电极10具有:露出于开口部C3的部分;从开口部C3以覆盖预定面积的方式依次层叠有牺牲层11及层间膜12的部分;以及通过硅化物用金属而转化为了硅化物的硅化物部分25。
这样,固定电极10在实施了杂质离子的离子射入后,一部分被转化为硅化物而形成有硅化物部分25,所以表面电阻值可大幅度减小。
此外,固定电极10的硅化物部分25形成在由配线层叠部覆盖的部分。换言之,固定电极10的硅化物部分25形成于在释放可动电极60的工序中不暴露于释放刻蚀液的区域。由此,在硅化物用金属的选择时,不必考虑对释放刻蚀液的耐腐蚀性等,如果将例如便宜的金属用作硅化物用金属,则还可实现低成本。
在形成于配线层叠部的大致中央的开口部C3的凹底部分设置的可动电极60,在向多晶硅膜实施杂质离子射入后通过形成图案而形成。再有,在可动电极60的表面,利用由钨或钼等高熔点金属构成的硅化物用金属来进行硅化物转化,从而形成有硅化物部分65。
这样,由于在实施杂质离子射入后,利用作为高熔点金属的钨或钼来进行硅化物转化而具有硅化物部分65,所以表面电阻大幅度减小。
此外,作为硅化物用金属使用的钨或钼由于特别难溶于在释放可动电极60的工序中使用的氟化氢类的释放刻蚀液,所以可避免由于溶解于释放刻蚀液导致可动电极60的表面电阻反而上升等不良情况。
以上,虽然对于由发明人研制的本发明实施方式及其变形例进行了具体说明,但本发明并不限于上述实施方式,可在不脱离其中心思想的范围内进行各种变更。
例如,在上述实施方式中,虽然通过使多晶硅形成图案来形成作为MEMS器件的MEMS结构体的可动电极和固定电极的原始型,但并不限于此。也可为利用非晶质(无定形)硅来形成MEMS结构体的原始型的结构。
由非晶质硅形成的MEMS结构体不像结晶硅那样具有规则的结晶排列,所以特别可以在可动电极的连续工作中抑制沿结晶粒界的金属疲劳。此外,非晶质硅可兼作为例如晶体管的门电极材料使用,而且,由于覆膜形成温度较低,所以可通过现有的半导体制造工艺来制造与CMOS融合的高性能的MEMS器件。
此外,在上述实施方式中,在分别形成固定电极和可动电极的工序中,在层叠成为固定电极或可动电极的原始型的多晶硅后,实施杂质离子的离子射入。并不限于此,利用在形成固定电极的工序或形成可动电极的工序的任一工序中,对固定电极或可动电极的任一方进行射入杂质离子的离子射入以实现低电阻化的结构,也可达到使MEMS器件的电路整体低电阻化的效果。

Claims (4)

1.一种MEMS器件,其特征在于,该MEMS器件具有:
半导体基板;
固定电极,其形成在所述半导体基板上,并具有射入有杂质离子的多晶硅;
可动电极,其与所述固定电极隔开而形成;
层间绝缘膜,其形成在所述固定电极上,并具有开口部;和
配线层,其形成在所述层间绝缘膜上,并与所述固定电极电连接,
在位于所述层间绝缘膜之下的所述固定电极的一部分上,形成有第一硅化物层,且在俯视时,在与所述开口部重叠的所述固定电极上没有形成所述第一硅化物层。
2.根据权利要求1所述的MEMS器件,其特征在于,
所述第一硅化物层含有:钨或钼。
3.一种MEMS器件的制造方法,其特征在于,所述MEMS器件的制造方法包括以下工序:
在半导体基板上形成具有射入有杂质离子的多晶硅的固定电极的工序;
在所述固定电极上形成具有氧化硅的牺牲层的工序;
在所述半导体基板上及所述牺牲层上形成具有射入有杂质离子的多晶硅的可动电极的工序;
在所述可动电极及所述牺牲层上形成具有氧化硅的层间膜的工序;
通过去除所述牺牲层及所述层间膜的预定区域、使所述固定电极的一部分露出的工序;
在所述固定电极的所述一部分形成第一硅化物层的工序;
在所述第一硅化物层上及残存的所述层间膜上形成具有氧化硅的层间绝缘膜的工序;
在所述层间绝缘膜上形成与所述第一硅化物层连接的配线层的工序;和
用刻蚀液去除所述层间绝缘膜的一部分、残存的所述层间膜的一部分及残存的所述牺牲层的一部分并形成开口部的工序,
在形成所述开口部的工序中,所述第一硅化物层不会露出于所述开口部的内部。
4.根据权利要求3所述的MEMS器件的制造方法,其特征在于,
所述第一硅化物层含有:钨或钼。
CN200710162734XA 2006-10-20 2007-10-08 Mems器件及其制造方法 Expired - Fee Related CN101164863B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006-286035 2006-10-20
JP2006286035 2006-10-20
JP2006286035 2006-10-20
JP2007-131316 2007-05-17
JP2007131316 2007-05-17
JP2007131316A JP4737140B2 (ja) 2006-10-20 2007-05-17 Memsデバイスおよびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201210097932.3A Division CN102602876B (zh) 2006-10-20 2007-10-08 Mems器件及其制造方法
CN201210098100.3A Division CN102602877B (zh) 2006-10-20 2007-10-08 Mems器件

Publications (2)

Publication Number Publication Date
CN101164863A CN101164863A (zh) 2008-04-23
CN101164863B true CN101164863B (zh) 2012-06-13

Family

ID=39333750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710162734XA Expired - Fee Related CN101164863B (zh) 2006-10-20 2007-10-08 Mems器件及其制造方法

Country Status (2)

Country Link
JP (1) JP5158147B2 (zh)
CN (1) CN101164863B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101638213B (zh) * 2008-08-01 2012-12-19 微智半导体股份有限公司 可整合半导体制程的微结构制造方法
US8470628B2 (en) * 2011-06-20 2013-06-25 International Business Machines Corporation Methods to fabricate silicide micromechanical device
FR2977885A1 (fr) * 2011-07-12 2013-01-18 Commissariat Energie Atomique Procede de realisation d'une structure a electrode enterree par report direct et structure ainsi obtenue
ITTO20110995A1 (it) 2011-10-31 2013-05-01 St Microelectronics Srl Dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065622A (ja) * 1992-06-22 1994-01-14 Victor Co Of Japan Ltd 半導体装置のポリサイドゲート構造の製造方法
US5483741A (en) * 1993-09-03 1996-01-16 Micron Technology, Inc. Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice
JP2897674B2 (ja) * 1995-02-28 1999-05-31 日本電気株式会社 電界放出型冷陰極とこれを用いた電子銃
JPH10335675A (ja) * 1997-05-30 1998-12-18 Aisin Seiki Co Ltd 半導体マイクロマシン
JP3228217B2 (ja) * 1998-03-27 2001-11-12 日本電気株式会社 半導体装置の製造方法
JP2001076599A (ja) * 1999-09-02 2001-03-23 Tokai Rika Co Ltd マイクロリードスイッチ、マイクロリードスイッチ体及びマイクロリードスイッチ部材の製造方法
JP4544140B2 (ja) * 2005-02-16 2010-09-15 セイコーエプソン株式会社 Mems素子

Also Published As

Publication number Publication date
JP5158147B2 (ja) 2013-03-06
CN101164863A (zh) 2008-04-23
JP2010280055A (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
CN102602877A (zh) Mems器件
US7492020B2 (en) Micro structure with interlock configuration
US7629222B2 (en) Method of fabricating a semiconductor device
US7402907B2 (en) Semiconductor device and manufacturing method thereof
US6094335A (en) Vertical parallel plate capacitor
US5985731A (en) Method for forming a semiconductor device having a capacitor structure
CN101164863B (zh) Mems器件及其制造方法
JP3547364B2 (ja) 半導体装置の製造方法
US7342285B2 (en) Method of fabricating semiconductor devices
US9230744B2 (en) MEMS device and method of manufacturing the same
CN118251122A (zh) 一种mim电容结构的制造方法
JP2005519475A (ja) キャパシタを備えたモノリシック集積soi回路
JP4555950B2 (ja) 微小電気機械装置を製造するための方法及びこの方法により得られる微小電気機械装置
US20030006480A1 (en) MIMCap with high dielectric constant insulator
JP2001320026A (ja) 半導体装置およびその製造方法
CN101471243A (zh) Mim结构的电容器的制造方法
JP2008119818A (ja) Memsデバイスおよびその製造方法
JPH05343613A (ja) 集積回路装置
KR100807513B1 (ko) 반도체 소자의 mim 커패시터 제조 방법
CN115428158A (zh) 用于制造微电子设备的方法
KR100532851B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100418856B1 (ko) 반도체 소자의 캐패시터 제조 방법
CN118495456A (zh) 互补式金氧半微机电压力传感器的制作方法
JP2008149394A (ja) Memsデバイスの製造方法
KR20030025550A (ko) 초소형 전기기계 시스템을 이용한 고주파 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20181008

CF01 Termination of patent right due to non-payment of annual fee