CN101154177B - Usb测试电路 - Google Patents

Usb测试电路 Download PDF

Info

Publication number
CN101154177B
CN101154177B CN2007101496165A CN200710149616A CN101154177B CN 101154177 B CN101154177 B CN 101154177B CN 2007101496165 A CN2007101496165 A CN 2007101496165A CN 200710149616 A CN200710149616 A CN 200710149616A CN 101154177 B CN101154177 B CN 101154177B
Authority
CN
China
Prior art keywords
usb
signal
test
data
groups
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101496165A
Other languages
English (en)
Other versions
CN101154177A (zh
Inventor
长野真人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN101154177A publication Critical patent/CN101154177A/zh
Application granted granted Critical
Publication of CN101154177B publication Critical patent/CN101154177B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种USB测试电路，在具有USB功能的系统LSI等USB装置中，生成并输出用于信号品质测试的测量对象分组，用于测试其USB功能。根据USB测试电路(10)，包含表示动作模式信息的test_sin信号(102)的测试信号经由串行I/F输入至串行I/F模块(12)，根据该动作信息模式，在数据模式生成模块(20)以及发送数据送出模块(22)生成测定对象分组，并经由UTMI I/F输出至USB PHY(54)，从而不接收SETUP分组和DATA分组等不是测定对象的多个分组，就能够生成并输出用于信号品质测试的测定对象分组，能够缩短测试时间。

Description

USB测试电路
技术领域
本发明涉及一种在具有USB(Universal Serial Bus：通用串行总线)功能的系统LSI(Large Scale Integration：大规模集成电路)等USB装置中对其USB功能进行测试的USB测试电路。
背景技术
一直以来，系统LSI内置CPU(Central Processing Unit：中央处理器)而进行动作，CPU经由系统总线与其他电路相连接，执行该电路的功能，在该总线上连接USB器件控制器(Device Controller)，并在该控制器上连接USB物理层(PHYsical Layer：PHY)，而具有USB功能。该CPU能够对USB器件控制器的寄存器执行数据的读和写。
USB PHY例如经由UTMI(USB2.0 Transceiver Macrocell Interface：收发器宏单元接口)与USB器件控制器相连接，并经由USB I/F与外部设备相连接。另外，USB PHY具有UTMI I/F控制器模块，对UTMI I/F进行控制，另外，经由USB I/F收发差动(Differential Plus/Differential dataMinus：DP/DM)信号。
USB器件控制器以控制USB的协议的控制器经由系统总线I/F而与系统总线相连接，并经由UTMI I/F与USB PHY相连接。另外，该控制器具有UTMI I/F控制器模块，能够控制UTMI I/F，还具有PID(ProtocolIdentifier：协议标识符)译码模块、高速(High Speed)测试分组(packet)生成模块以及ACK(Acknowledgment：应答)分组生成模块。
PID译码模块对经由USB I/F的DP/DM信号接收的分组的种类进行判定，例如，对该分组进行译码，检测出PID，并基于该PID来判定分组的种类。
对高速测试分组生成模块来说，在系统LSI在一致性(Compliance)测试等测试模式(pattern)下动作时，生成高速模式中的USB功能的测试分组。对于该模块来说，当在高速模式下USB器件控制器接收来自USB I/F的测试分组生成请求时，生成测试分组，并向USB PHY提供，然后经由USB I/F利用DP/DM进行输出。
对于ACK分组生成模块来说，在系统LSI经由USB I/F接收分组时，在产生了需要对该分组返回ACK分组的情况下，生成ACK分组。该模块向USB PHY提供所生成的ACK分组，然后经由USB I/F利用DP/DM信号进行输出。
这样的系统LSI执行USB一致性测试，在测试全速/低速(FullSpeed/Low Speed)模式中的USB的信号品质(Signal Quality)时，当USB器件控制器接收SETUP分组或DATA分组等不是测定对象的多个分组时，生成作为信号品质的测定对象的分组，并向USB PHY提供，利用DP/DM信号进行输出。
另外，系统LSI执行USB一致性测试，在测定高速模式中的USB信号品质时，当USB器件控制器接收多个不是测定对象的分组时，生成信号品质的测定对象的分组，并向USB PHY提供，利用DP/DM信号进行输出。
但是，专利文献1所记载的USB功能(function)的评估装置由IN标记保持电路暂时保持对于USB功能送出的测试模式，由分组类型判别电路判别来自USB功能的回信数据，在该数据是NAK类型的情况下，再送出所保持的IN标记，在为DATA类型或者STALL类型的情况下，废弃所保持的IN标记，由此，能够不考虑DATA分组的回信准备完成为止的时间而进行程序设计，能够提高测试模式的设计效率。
另外，专利文献2所记载的USB仿真装置具有存储测试项目和仿真上的命令的存储介质，由事件(transaction)管理部按每个事件来管理测试项目，由接收数据判定部判定响应信号，并按照其判定结果对其后的处理进行分支，由此，能够选择在下一个事件中执行的测试项目或发送的数据。
专利文献1：特开2001-86141号
专利文献2：特开2001-245017号
但是，在搭载以往的USB功能的系统LSI中，为了进行USB测试并从USB PHY输出用于信号品质观测的分组，由于需要将与测定没有直接关系的冗长的多个分组发送给USB器件控制器，所以，信号品质观测所需要的测试时间变长。例如，在上述的专利文献1或2记载的装置中，按照接收到的SETUP分组或DATA分组等不是测定对象的分组，发送ACK信号。
通常，该SETUP分组是具有8位的SYNC、8位的PID、7位的ADDR、4位的ENDP以及5位的CRC5的32位的分组，另外，DATA分组是具有8位的SYNC、8位的PID、64位的DATA、16位的CRC16的96位的分组。因此，特别是在批量生产系统LSI时，若进行接收这些不是测定对象分组而开始的测试，则接收这些分组需要长时间，其测试时间的长度对LSI的成本影响较大。
另外，在这些具有以往的USB测试功能的USB装置中，为了按照不是测定对象的分组做成多个测试模式，在工时数和调试(debug)上需要很多时间。
发明内容
本发明是为解决上述以往问题而提出的，目的在于提供一种USB测试电路，其在具有USB功能的系统LSI等USB装置中，以短时间生成并输出为了观测信号品质而发送的、测试用的测定对象分组，并提供给其USB功能的测试。
为了解决上述课题，本发明的USB测试电路搭载在具有USB功能的USB装置中，对其USB功能进行测试，其特征在于：该电路具有输入单元，从外部设备输入包括该电路的动作模式的测试信号；生成单元，生成并输出信号品质的测试用的测定对象分组，该生成单元根据被输入到该输入单元的该动作模式信息而生成该测定对象分组。
根据本发明的USB测试电路，利用经由串行I/F输入的test_sin信号或test_stb信号等测试信号进行控制，从而生成并输出各种测定对象分组，因而不接收SETUP分组或DATA分组等不是信号品质的测定对象的分组就能够输出信号品质测试用的测定对象分组。这样，在本电路中，由于省略不是测定对象的分组的接收时间，所以，能够实现批量生产测试时的时间缩短。
例如，在SETUP分组为32位、DATA分组为96位的情况下，在本发明的USB测试电路中，在传输速度模式为低速(Low Speed)的情况下，能够缩短由32 bit×667 nesc+96 bit×667 nesc的算式计算出的85usec以上的接收时间，在为全速(Full Speed)的情况下，能够缩短由32 bit×83 nesc+96 bit×83 nesc的算式计算出的5.7 usec以上的接收时间，在为高速(High Speed)的情况下，能够缩短由32 bit×2 nesc+96 bit×2 nesc的算式计算出的256nsec以上的接收时间。
另外，在本发明的USB电路中，在输出信号品质的测试用的测定对象分组时，由于不需要在外部生成不是测定对象的分组并发送到LSI，所以，能够削减测试模式的作成以及调试所需要的工时数。
附图说明
图1是表示本发明的USB测试电路的一实施例的框图。
图2是概要地表示应用图1所示的USB测试电路的系统LSI的框图。
图3是说明图1所示的USB测试电路在全速模式时的动作步骤的时序图。
图4是说明图1所示的USB测试电路在全速模式时的动作步骤的时序图。
图5是说明图1所示的USB测试电路在全速模式时的动作步骤的时序图。
图6是说明图1所示的USB测试电路在全速模式时的动作步骤的时序图。
图7是说明图1所示的USB测试电路的ACK分组输出的动作步骤的顺序图。
图8是说明图1所示的USB测试电路在高速模式时的动作步骤的时序图。
图9是说明图1所示的USB测试电路在高速模式时的动作步骤的时序图。
图10是说明图1所示的USB测试电路在高速模式时的动作步骤的时序图。
图11是说明图1所示的USB测试电路在高速模式时的动作步骤的时序图。
图12是说明图1所示的USB测试电路的测试分组输出的动作步骤的顺序图。
具体实施方式
下面，参照附图对本发明的USB测试电路的实施例详细地进行说明。例如，如图1所示，本发明的USB测试电路10将表示与本电路的动作模式相关的信息的信号输入至串行I/F模块12，将该信息保持在分组类型寄存器14、循环标志寄存器16和发送字节数寄存器18中，由数据模式(pattern)生成模块20和发送数据送出模块22生成作为符合该信息的测定对象分组的发送数据，另外，由有效定时生成模块24生成使发送数据有效的定时。另外，对于本电路10来说，由分组间定时生成模块26决定反复输出发送数据时的输出间隔。此外，与本发明的理解没有直接关系的部分省略图示，避免冗长的说明。
本电路10应用在具有USB功能的系统LSI等的USB装置中，在USB一致性(Compliance)测试中，生成并输出用于观测信号品质(SignalQuality)的ACK分组或测试分组等测定对象分组，外部的USB主装置接收这些分组，来观测信号品质。
如图2所示，应用本电路10的LSI 50内置CPU52进行动作，该CUP52可以经由系统总线58与其他电路连接，来执行该电路功能，在本实施例中，在系统总线58上连接USB器件控制器56，具有USB功能。该LSI 50选择USB全速、低速以及高速等各种传输速度模式中的任一个，从而能够由所选择的模式收发分组。
本电路10是USB物理层测试时间短的电路，例如，如图2所示，在LSI 50中，配置在USB物理层(PHYsical Layer：PHY)54和USB器件控制器56之间，不是处在USB PHY54侧而是处在控制器56侧。
另外，CPU52总括控制LSI 50整体的动作，在本实施例中，能够对USB器件控制器56的寄存器执行数据的读和写。
USB PHY54经由UTMI(USB2.0 Transceiver Macrocell Interface：收发器宏单元接口)I/F与USB器件控制器56相连接，另外，经由USBI/F与外部设备相连接，在本实施例中，经由UTMI I/F和本电路10相连接，并经由本电路10和控制器56相连接。
另外，USB PHY54具有UTMI I/F控制器模块，来控制UTMI I/F，另外，经由USB I/F与外部设备之间收发差动(Differential dataPlus/Differential data Minus：DP/DM)信号。该PHY54将表示是否是能够进行分组发送的状态的、1位的发送许可信号经由UTMI I/F输出至本电路10。
本电路10在通常动作时起到USB PHY54侧的UTMI和USB器件控制器56侧的UTMI之间的单纯的通信路径的功能，但是，在USB测试时，不需要控制器56和CPU52的动作，而从串行I/F进行直接控制，将测定对象的分组输出至PHY 54侧的UTMI I/F，并利用DP/DM信号从PHY 54发送该分组。
USB器件控制器56控制LSI 50中的USB的协议，经由系统总线I/F与系统总线58相连接，另外，经由UTMI I/F和本电路10相连接。该控制器56例如具有UTMI I/F控制器，可以控制UTMI I/F。
另外，虽然未图示，但是，USB器件控制器56包括PID译码模块、高速测试分组生成模块以及ACK分组生成模块而构成，在通常的USB一致性测试时，也能够生成测试分组或ACK分组。
另外，LSI 50具有从外部输入信号的外部端子或测试引线(pin)，本电路10由该端子控制。本电路10由例如经由串行I/F输入的test_sin信号或test_stb信号等测试信号进行控制，强制地输出测定对象分组。LSI 50例如从图形信号发生器(pattern generator)等外部设备将test_sin信号输入给该端子，并向本电路10提供。
在本电路10中，串行I/F模块12将表示与动作模式相关的信息test_sin信号102、以及与test_sin102的各位数据同步的tset_stb信号104经由串行I/F按照每一位地输入。另外，该串行I/F模块12经由串行I/F输入对本电路10进行初始化的1位的复位信号106，也输入由USBPHY54生成的时钟信号108。
串行I/F模块12能够根据test_sin102获得测定对象分组的种类、测试输出的频率、以及测定对象分组的字节数等信息。该模块12例如得到表示是ACK分组还是测试分组的测定对象分组的种类，得到表示重复还是仅进行一次的循环标志作为输出频率，得到表示1个分组的字节数的发送字节数。
另外，串行I/F模块12生成表示取出test_sin信号102的定时的strobe信号112，作为表示strobe信号112的间隔的内部信号，具有strobe_interval 110，使用strobe_interval 110、test_stb信号104以及时钟信号108生成1位的strobe信号112。该模块12根据高电平的strobe信号112将test_sin信号102表示的信息锁存在本电路10的内部寄存器中。该模块12例如具有strobe_interval[2:0]110，该strobe_interval[2:0]110具有从0至2的3位宽度并与时钟信号108同步地按0、1、2、3的顺序变化。
对于本实施例的串行I/F模块12来说，输入高电平的复位信号108后，检测出高电平的test_stb信号104后，在几个时钟后的定时、即在可靠地取出test_sin信号102的定时，仅使strobe信号112为1时钟的高电平而生成。在本电路10中，若预先确定test_stb信号104的周期，则模块12能够预先确定可靠地取出test_sin信号102的定时。
串行I/F模块12像这样将成为高电平的strobe信号112变为低电平时，将strobe_interval 110设定为0，并使其再次根据时钟信号108进行计数，在从2变化至3的定时，将strobe信号112再次变为仅1时钟的高电平。这样，模块12反复进行strobe_interval 110的计数，反复生成strobe信号112。
另外，在本电路10中，若预先确定test_sin信号102的动作模式信息的位长，则串行I/F模块12能够预先确定取出test_sin信号102的次数、即将strobe信号112变为高电平的预定的strobe次数。在本实施例中，该模块12对strobe信号112进行计数，作为其计数值的strobe数114达到预定的strobe次数后，停止strobe_interval 110的计数以及strobe信号112的生成。对于模块12来说，作为内部信号，具有strobe数[4:0]114，strobe数[4:0]114具有从0至4的5位宽度。
串行I/F模块12每当在将strobe信号112变为高电平时，就将test_sin信号102的1位的数据发送到本电路10的内部寄存器中，并写入到与strobe数114的值相应的寄存器位置，在本实施例中，将test_sin信号102所表示的分组类型116发送到分组类型寄存器14，将循环标志118发送到循环标志寄存器16，将发送字节数120发送到发送字节数寄存器18。
在本实施例中，分组类型寄存器14、循环标志寄存器16以及发送字节数寄存器18可以是分别保持具有从0至2的3位宽度的分组类型[2:0]116、1位的循环标志118、以及具有从0至10的11位宽度的发送字节数[10:0]120的寄存器。
另外，本实施例的分组类型寄存器14判定从串行I/F模块12得到的strobe数114，当strobe数114达到预定的strobe次数时，将分组类型116提供给数据模式生成模块20。进而，对于该寄存器14来说，当strobe数114达到预定的strobe次数时，分别对循环标志寄存器16以及发送字节数寄存器18进行指示，以便将循环标志118以及发送字节数120提供给有效时钟生成模块24。
另外，数据模式生成模块20从分组类型寄存器14获得分组类型122，根据该分组类型122是表示ACK分组还是测试分组，确定数据模式124，以便以所确定的顺序输出所确定的数据，例如，确定是在第几字节输出哪个数据，生成数据模式124，提供给发送数据送出模块22。
本实施例的数据模式生成模块20预先准备各种数模式，模式选择器30可以选择任一个数据模式124进行确定，例如，该选择器30从计数器32得到模式计数信号126，确定与分组类型122以及模式计数信号126相应的数据模式124也可。
该计数器32与时钟信号108同步地进行计数，生成模式计数信号126作为其计数值，并提供给选择器30。计数器32仅在从USB PHY54输入高电平的发送许可信号128、且从有效定时生成模块24输入高电平的有效定时信号130时，进行时钟信号108的计数，按每个本电路10所输出的1位的发送数据，确定模式计数信号126。对于本实施例的计数器32来说，作为内部信号，具有模式计数信号[5:0]126，模式计数信号[5:0]126具有从0至5的6位宽度。
数据模式生成模块20可以对应于本电路10所输出的发送数据的低位数据以及高位数据的每一个，生成具有从0至7的8位宽度的低位数据模式和具有从8至15的8位宽度的高位数据模式，作为数据模式。该模块20根据分别与低位数据以及高位数据相关的有效定时信号130，生成低位数据模式以及高位数据模式也可以。
该数据模式生成模块20可以根据所输出的分组的大小确定数据模式124，在输出1个字节的ACK分组的情况下，仅生成低位数据模式，在为2字节以上的分组的情况下，能够生成低位以及高位数据模式这两者。
另外，当数据模式生成模块20从分组间定时生成模块26输入高电平的重复信号132时，为了下一个发送数据，计数器32将模式计数信号126初始化为0。因此，计数器32按照重复信号132反复进行时钟信号108的计数，重新生成模式计数信号126，模块20生成下一个发送数据用的数据模式124。
发送数据送出模块22基于从数据模式生成模块20所供给的数据模式124而生成发送数据134，在本实施例中，选择器34确定基于分组类型122以及数据模式124的发送数据134。送出模块22可以生成具有从0至15的16位宽度的发送数据[15:0]134。
该发送数据送出模块22以根据有效定时信号130的定时向UMTII/F送出发送数据134，在本实施例中，根据高电平的有效定时信号130，经由PHY 54侧的UTMI I/F向PHY 54输出作为测定对象分组的发送数据134。
另外，发送数据送出模块22获得例如低位数据模式以及高位数据模式各自的数据模式124，根据与它们相关的有效定时信号130生成1个发送数据134，若任一个有效定时信号130为高，则输出发送数据134。
有效定时生成模块24根据从发送字节数寄存器18获得的发送字节数136，生成并输出表示使发送数据134有效的定时的有效定时信号130。
对于本实施例的有效定时生成模块24来说，当判断为test_sin信号102以及test_stb信号104的测试信号的输入结束时，使有效定时信号130为高地进行生成，将所输入的发送字节数136载入(load)至temp_data_byte_count 138。另外，生成模块24将在该判断时按分组类型122预先确定的发送字节数设定为temp_data_byte_count 138以及发送字节数136也可以。对于生成模块24来说，作为内部信号，可以具有temp_data_byte_count[10:0]138，该temp_data_byte_count[10:0]138具有从0至10的11位宽度。
另外，对于有效定时生成模块24来说，例如当串行I/F模块12中的strobe数114达到预定的strobe次数，并从发送字节数寄存器18得到发送字节数136时，能够判断测试信号输入结束。
另外，对于该生成模块24来说，当使有效定时信号130为高电平时，计数器36开始该发送字节数136的递减计数(count down)，例如，输入高电平的发送许可信号128后，与时钟信号108同步地进行递减计数，当为0时，使有效定时信号130变为低电平。
进而，生成模块24根据从循环标志寄存器16输入的循环标志140，生成interval_enable信号142，并提供给分组间定时生成模块26，能够报告有无生成用于输出下一个发送数据的定时。生成模块24例如输入高电平的循环标志140，且使有效定时信号130为低电平时，使interval_enable信号142变为高电平，指示生成该定时。
另外，生成模块24根据从分组间定时生成模块26输入的重复信号132，能够为了输出下一个发送数据而生成有效定时信号130。对于生成模块24来说，例如，在重复信号132从高电平变为低电平时，将temp_data_byte_count 138的值载入至发送字节数寄存器18的发送字节数136，能够进行计数器136的递减计数，将有效定时信号130变为高电平。
另外，分组间定时生成模块26控制本电路10将测定对象分组反复输出至UTMI I/F时的、预定的分组输出和其下一个分组输出的时间间隔。在本实施例中，生成表示下一个测定对象分组的生成定时的重复信号132，并提供给数据模式生成模块20和有效定时生成模块24。
对于分组间定时生成模块26来说，例如，计数器38根据时钟信号108进行递增计数(count up)，并将该计数值作为interval_count 144，另外，预先确定预定的分组间隔，当interval_count 144达到预定的分组间隔时，使重复信号132为1个时钟变的高电平并进行输出。
对于计数器38来说，例如，从有效定时生成模块24输入高电平的interval_enable信号142时，开始interval_count 144的递增计数，当输入低电平的interval_enable信号142时，使interval_count 144初始化即可。对该计数器138来说，作为内部信号，具有interval_count[15:0]144，interval_count[15:0]144具有从0至15的16位宽度。
接着，关于本实施例中的USB测试电路10，为了观测传输速度模式为全速时的信号品质，参照图3至图6的时序图说明生成以及输出ACK分组的动作。这些图3、图4、图5、图6是依次连续的时序图。
在本实施例的本电路10中，首先，如图3所示，输入30MHz的时钟信号108，各部分进行动作，另外，输入高电平的复位信号106，将各部的内部信号等的值全部初始化。
另外，在本电路10中，test_sin信号102以及test_stb信号104的测试信号从外部经由串行I/F输入到串行I/F模块12中。在这里，在从时刻t202至时刻t222的期间，输入68个时钟的长度的test_sin信号102，对于其内容来说，分组类型表示ACK分组，循环标志表示重复，发送字节数表示1个字节。
在模块12中，例如始终监视tset_stb信号104，当在时刻t202初次检测出高电平的tset_stb信号104时，在其几个时钟后，在本实施例中，在2个时钟后的时刻t204，strobe信号112变为一个时钟的高电平。
当该strobe信号112变为低电平时，strobe_interval 110与时钟信号108同步地从0至3进行递增计数，在该strobe_interval 110从2变为3的时刻t206，strobe信号112再次变为1个时钟的高电平。
这样，根据strobe信号112的变化，反复进行strobe_interval 110的递增计数，每次strobe信号112变为高电平，此外，每当strobe信号112为低电平时，对strobe信号112的数进行计数，作为strobe数114。
strobe信号112变为低于电平时，此时，输入到串行I/F模块12的1位的test_sin信号102被发送到内部寄存器中，写入到与此时的strobe数114相应的寄存器位置。
在本实施例中，在时刻t208，输入test_sin信号102的第3位的数据，该1位的数据116表示分组类型的一部分，和此时的strobe数114一起发送到分组类型寄存器14。在该寄存器14中，该位数据116写入到与strobe数114相应的寄存器位置。
同样，在时刻t210以及t212，test_sin信号102的第4、5位的数据作为表示分组类型的一部分的数据116而被发送到分组类型寄存器14中，并写入到与各strobe数114相应的寄存器位置。这样，具有从0至2的3位宽度的分组类型116被锁存在分组类型寄存器14中。
另外，在时刻t214，输入test_sin信号102的第6位的数据，这是1位的循环标志118，和此时的strobe数114一起发送到循环标志寄存器16。在该循环标志寄存器16中，循环标志118写入到与strobe数114相应的寄存器位置。
另外，在时刻t216，输入test_sin信号102的第7位的数据，这1位的数据120表示发送字节数的一部分，和此时的strobe数114一起发送到发送字节数寄存器18。在该发送字节数寄存器18中，该位数据120写入到与strobe数114相应的寄存器位置。
同样，在从时刻t218至时刻t220期间，每次strobe信号112变为低电平，就从test_sin信号102得到1位的数据，作为分别表示发送字节数的一部分的数据120被发送到发送字节数寄存器18，并写入到与各strobe114相应的寄存器位置。在这里，在从时刻t218至时刻t220期间，strobe信号112十次变为低电平，即，得到第8～17位的数据。这样，将具有从0至10的11位宽度的发送字节数120锁存在寄存器18中。
另外，在本实施例的串行I/F模块12中，strobe信号112以预先确定的预定的strobe次数、在这里为18次变为高电平，在时刻t224，第18次的strobe信号112变为低电平，strobe数114变为18次。
但是，如图5所示，当串行I/F模块12中的strobe数114在时刻t224达到预定的strobe次数时，将分组类型寄存器14的分组类型122提供给数据模式生成模块20，另外，被该分组类型寄存器14指示，将循环标志寄存器16以及发送字节数寄存器18各自的循环标志140以及发送字节数136提供给有效定时生成模块24。在本实施例的有效定时生成模块24中，当在时刻t224得到发送字节数136时，判断为测试信号的输入结束，将发送字节数136载入至temp_data_byte_count 138，有效定时信号130变为高电平。在这里，因为输出1个字节的ACK分组，所以，仅作用于发送数据中的低位位数据的低位有效定时信号变为高电平。
将该高电平的有效定时信号130提供给数据模式生成模块20以及发送数据送出模块22。
然后，在时刻t226，在该数据模式生成模块20中，由于发送许可信号128为低电平，所以，未对计数器32的模式计数信号126进行计数，将0值的数据模式124提供给发送数据送出模块22。因此，在发送数据送出模块22中，根据该数据模式124和表示ACK分组的分组类型122，由选择器34生成并输出0值的ACK分组134。
接着，当在时刻t228发送许可信号128变为高电平时，在有效定时生成模块24的计数器36中，发送字节数136根据时钟信号108进行递减计数，直至变为0，在本实施例中，由于发送字节数136为1个字节，所以，在1个时钟后的时刻t230变为0。
另外，在时刻t228，在数据模式生成模块20的计数器32中，根据高电平的有效定时信号130以及发送许可信号128，开始计数，由选择器30得到与表示其计数值的模式计数信号126和表示ACK分组的分组类型122相应的数据模式124。
在这里，由于仅低位有效定时信号为高电平，所以，仅取得低位数据模式，并和表示0的高位数据模式一起作为数据模式提供给发送数据送出模块22。
在送出模块22中，在时刻t228，根据表示ACK分组的分组类型122以及仅具有低位数据模式的数据模式124，由选择器34生成仅具有低位数据的ACK分组134，根据表示高(High)的有效定时信号130，经由UTMI I/F而被输出。
将这样输出的ACK分组134提供给USB PHY 54，从LSI 50发送到外部。
另外，在有效定时生成模块24中，当计数器36中的发送字节数136在时刻t230变为0时，由于有效定时信号130变为低，所以，停止数据模式生成模块20中的数据模式124的生成、以及发送数据送出模块22中的发送数据134的输出。在本实施例中，在时刻t230，发送许可信号128也变为低电平，但是，这并不是本电路10的意图。
但是，在本实施例中，将表示重复的循环标志140提供给有效定时生成模块24。因此，在生成模块24中，当在时刻t230有效定时信号130变为低时，将高电平的interval_enable信号142提供给分组间定时生成模块26。
在分组间定时生成模块26中，根据高电平的interval_enable信号142，interval_count 144从1开始依次进行计数。当interval_count 144在时刻t232达到预定的分组间隔时，使重复信号132仅为1个时钟的高电平，并提供给数据模式生成模块20以及有效定时生成模块24。
根据该高电平的重复信号132，在数据模式生成模块20中，计数器32的模式计数信号126被初始化，在有效定时生成模块24中，有效定时信号130在时刻t234变为高电平，temp_data_byte_count 138的值被载入至发送字节数寄存器18的发送字节数136。另外，模块24中的interval_enable信号142在有效定时信号130变为高电平的时刻t234变为低电平。
由此，与时刻t224～t230的动作同样，在时刻t234～t236的期间，在有效定时生成模块24的计数器36中，进行发送字节数136的递减计数，在数据模式生成模块20中，进行计数器32中的模式计数信号126的生成以及选择器30中的数据模式124的生成，在发送数据送出模块22中，进行选择器34中的发送数据134的生成。
然后，根据表示重复的循环标志140，反复进行时刻t224～t236的动作。
另外，参照图7的顺序图，简单地说明将本实施例中的USB测试电路10生成的ACK分组发送到USB主装置的动作。
如图7所示，在USB测试电路10中，当根据test_sin信号或test_stb信号等测试信号生成ACK分组时，输出到搭载有本电路10的USB装置的USB PHY 54中，并且经由USB I/F发送到USB主装置。
这样，在本电路10中，不接收不是信号品质的测定对象的分组就能够输出ACK分组，省略了无用分组的接收时间。
另外，在本发明的USB测试电路10中，如图7所示，即使反复进行ACK分组的生成以及输出，也不接收不是测定对象的分组，所以，能够有效地缩短测试时间。
在本实施例的USB测试电路10中，为了从test_sin信号102取出与动作模式相关的信息并进行设定，需要68个时钟，但是，在USB PHY54中，进行复位或终端(termination)电阻的校准等初始化处理，该处理需要十几μsec～几msec，本电路10中的动作模式信息设定由于能够和PHY 54中的初始化处理平行动作，所以，不被视为多余的测试时间。
接着，关于本实施例的USB测试电路10，参照图8以及图11的时序图对为了观测传输速度模式为高速时的信号品质而生成并输出测试分组的动作进行说明。这些图8、图9、图10、图11时依次连续的时序图。
在这里，对于所输入的test_sin信号102来说，分组类型表示测试分组，循环标志表示重复，发送字节数表示56字节。到这些被保持在分组类型寄存器14、循环标志寄存器16以及发送字节数寄存器18中之前的动作和参照图3以及图4进行说明的实施例相同，所以，在这里省略。
如图8所示，首先，在本实施例的串行I/F模块12中，当strobe数114在时刻t224达到预定的strobe次数时，将分组类型寄存器14的分组类型122提供给数据模式生成模块20，另外，被该分组类型寄存器14指示，循环标志寄存器16以及发送字节数寄存器18的各自的循环标志140以及发送字节数136被提供给有效定时生成模块24。
另外，在本实施例的有效定时生成模块24中，当在时刻t224取得发送字节数136时，判断为测试信号的输入结束，发送字节数136被载入至temp_data_byte_count 138，有效定时信号130变为高电平。在这里，因为是高速模式，而将分别作用于发送数据的低位位数据以及高位位数据的低位有效定时信号以及高位有效定时信号两者都变为高电平。
将该高电平的有效定时信号130提供给数据模式生成模块20以及发送数据送出模块22。
然后，在时刻t252，由于输入到该生成模块20的发送许可信号128变为高电平，所以，在计数器32中，根据高电平的有效定时信号130以及发送许可信号128开始计数，由模式选择器30得到与表示其计数值的模式计数信号126以及表示测试分组的分组类型122相应的数据模式124，并提供给送出模块22。
这里，低位有效定时信号以及高位有效定时信号两者都为高电平，所以，低位数据模式以及高位数据模式两者作为数据模式124被提供给发送数据送出模块22。
在该发送数据送出模块22中，根据该数据模式124，在时刻t254，基于表示测试分组的分组类型122和具有低位以及高位数据模式两者的数据模式124，由选择器34生成具有低位以及高位数据模式的测试分组134，根据表示高的有效定时信号130，经由UTMI I/F输出。
将这样输出的测试分组134提供给USB PHY 54，并从LSI 50发送到外部。
另外，在有效定时生成模块24的计数器36中，56字节的发送字节数136根据时钟信号108进行递减计数直至变为0，但是，在本实施例中，在其中途的时刻t256，发送许可信号128变为低电平，停止计数器36中的发送字节数136的递减计数。
此时，由于数据模式生成模块20的计数器32中的模式计数信号126的计数也中止，所以，计数器32在下一次与时钟信号108同步的时刻t258，将上一次的模式计数信号126原封不动地提供给选择器30，选择与上次相同的数据模式124并提供给送出模块22。因此，在发送数据送出模块22中，根据该数据模式124和表示测试分组的分组类型122，由选择器34生成并输出与上次相同的测试分组134。
另外，在时刻t258，当发送许可信号128再次变为高电平时，再次开始有效定时生成模块24的计数器36中的发送字节数136的递减计数，也再次开始数据模式生成模块20的计数器32中的模式计数信号126的计数。
由此，在计数器32中，进而在与时钟信号108同步的时刻t260，对模式计数信号126进行计数，由选择器30取得与其计数后的模式计数信号126以及表示测试分组的分组类型122相应的数据模式124，并提供给送出模块22。在送出模块22中，根据在时刻t260取得的数据模式124而生成测试分组134。
另外，在有效定时生成模块24的计数器36中，在时刻t262，发送字节数136变为0，有效定时信号130变为低。在这里，停止数据模式生成模块20中的数据模式124的生成、以及发送数据送出模块22中的发送数据134的输出。在本实施例中，在时刻t262，发送许可信号128也变为低电平，但是，这并不是本电路10的意图。
但是，对本实施例的有效定时生成模块24提供表示重复的循环标志140，所以，在时刻t260，有效定时信号130变为低时，高电平的interval_enable信号142被提供给分组间定时生成模块26。
在该分组间定时生成模块26中，和上述实施例同样，根据高电平的interval_enable信号142，对interval_count 144进行计数，当在时刻t264达到预定的分组间隔时，重复信号132仅为1时钟的高电平。
将该高电平的重复信号132提供给数据模式生成模块20以及有效定时生成模块24，在数据模式生成模块20中，计数器32的模式计数信号126被初始化，在有效定时模块24中，在时刻t266，使有效定时信号130为高电平，使interval_enable信号142为低电平，进而，temp_data_byte_count 138的值被载入至发送字节数寄存器18的发送字节数136。
由此，与时刻t224～t262为止的动作同样，如图10所示，在时刻t266～t268的期间，在有效定时生成模块24的计数器36中，进行发送字节数136的递减计数，在数据模式生成模块20中，进行计数器32中的模式计数信号126的生成以及选择器30中的数据模式124的生成，在发送数据送出模块22中，进行选择器34中的发送数据134的生成。
然后，根据表示重复的循环标志140，反复进行时刻t262～t268为止的动作。
另外，参照图12的顺序图，简单地说明将本实施例中的USB测试电路10生成的测试分组发送到USB主装置的动作。
如图8所示，在USB测试电路10中，当根据test_sin信号或test_stb信号等测试信号生成测试分组时，输出到搭载有本电路10的USB装置的USB PHY 54中，进一步经由USB I/F发送到USB主装置。
这样，在本电路10中，不接收不是信号品质的测定对象的分组就能够输出测试分组，省略无用分组的接收时间。
另外，在本发明的USB测试电路10中，如图8所示，即使反复进行测试分组的生成以及输出，也由于不接收不是测定对象的分组，所以能够有效地缩短测试时间。

Claims (8)

1.一种USB测试电路，搭载在进行通用串行总线USB连接的USB装置中，并用于所述USB装置的一致性测试，其特征在于，
所述电路包括：输入单元，从外部设备输入包括该电路的动作模式信息和与该动作模式信息的各个位数据同步的定时信号的测试信号；生成单元，生成并输出信号品质的测试用的测定对象分组，
所述输入单元输入包括希望生成的测定对象分组的分组类型、表示是否反复进行测定对象分组的生成和输出的循环标志、以及希望生成的测定对象分组的每一个分组的发送字节数的所述动作模式信息，基于所述定时信号，按与所述USB装置中的时钟信号同步的定时，取出所述动作模式信息的各个位数据，
该生成单元根据输入到所述输入单元的所述动作模式信息，生成所述测定对象分组。
2.如权利要求1所述的USB测试电路，其特征在于，
所述生成单元将所述测定对象分组经由USB2.0收发器宏单元接口UTMI I/F输出到所述USB装置的物理层。
3.如权利要求1所述的USB测试电路，其特征在于，
所述USB装置选择多个传输速度模式的任一个进行动作，
所述生成单元生成与由所述USB装置所选择的所述传输速度模式相应的所述测定对象分组。
4.如权利要求3所述的USB测试电路，其特征在于，
所述多个传输速度模式为全速、低速以及高速。
5.如权利要求3所述的USB测试电路，其特征在于，
所述生成单元预先确定多个数据模式，根据所述动作模式信息选择所述数据模式，根据所选择的数据模式，生成所述测定对象分组。
6.如权利要求5所述的USB测试电路，其特征在于，
所述生成单元对于所述测定对象分组的每个1位的数据选择所述数据模式。
7.如权利要求1所述的USB测试电路，其特征在于，
所述输入单元从所述外部设备串行输入所述测试信号。
8.如权利要求1所述的USB测试电路，其特征在于，
所述USB装置是系统大规模集成电路。
CN2007101496165A 2006-09-29 2007-09-10 Usb测试电路 Expired - Fee Related CN101154177B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006266655A JP4422134B2 (ja) 2006-09-29 2006-09-29 Ｕｓｂテスト回路
JP2006-266655 2006-09-29
JP2006266655 2006-09-29

Publications (2)

Publication Number Publication Date
CN101154177A CN101154177A (zh) 2008-04-02
CN101154177B true CN101154177B (zh) 2012-02-08

Family

ID=39255850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101496165A Expired - Fee Related CN101154177B (zh) 2006-09-29 2007-09-10 Usb测试电路

Country Status (4)

Country Link
US (1) US8099633B2 (zh)
JP (1) JP4422134B2 (zh)
KR (1) KR20080030472A (zh)
CN (1) CN101154177B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI413905B (zh) * 2010-03-24 2013-11-01 Inventec Corp 通用序列匯流排埠測試裝置
CN102866946A (zh) * 2012-08-15 2013-01-09 深圳市同洲电子股份有限公司 读写功能的测试方法及设备
TWI498577B (zh) * 2013-12-12 2015-09-01 Inventec Corp 差分信號測試系統及其方法
CN105511997A (zh) * 2014-09-26 2016-04-20 神讯电脑(昆山)有限公司 Usb3.0接口测试用治具
US9684578B2 (en) * 2014-10-30 2017-06-20 Qualcomm Incorporated Embedded universal serial bus (USB) debug (EUD) for multi-interfaced debugging in electronic systems
CN105700981A (zh) * 2014-11-28 2016-06-22 神讯电脑(昆山)有限公司 测试用u盘
US10339093B2 (en) * 2016-03-29 2019-07-02 Intel Corporation USB interface using repeaters with guest protocol support
CN109388528A (zh) * 2017-08-04 2019-02-26 神讯电脑(昆山)有限公司 Usb测试方法及usb装置的测试治具
US10402288B2 (en) * 2017-10-12 2019-09-03 Getac Technology Corporation USB-testing method and testing fixture board for USB device
JP7259371B2 (ja) * 2019-02-05 2023-04-18 セイコーエプソン株式会社 回路装置および電子機器
CN110471812A (zh) * 2019-07-23 2019-11-19 广东以诺通讯有限公司 一种usb和串口调试复用的方法
JP7139486B1 (ja) * 2021-04-27 2022-09-20 富士通クライアントコンピューティング株式会社 拡張装置、プログラムおよび情報処理システム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09127199A (ja) * 1995-10-30 1997-05-16 Toshiba Corp 論理回路及びその試験方法
JP3409749B2 (ja) * 1999-09-09 2003-05-26 エヌイーシーマイクロシステム株式会社 Ｕｓｂファンクションの評価装置及びその方法
JP3750467B2 (ja) 2000-02-28 2006-03-01 横河電機株式会社 Ｕｓｂシミュレーション装置、及び、記憶媒体
DE60135735D1 (de) * 2000-04-05 2008-10-23 Nxp Bv Verfahren und prüfschnittstelle zum überprüfen von digitalschaltungen
US6629169B2 (en) * 2001-03-14 2003-09-30 Winband Electronics Corp. Apparatus and method for testing of USB device
JP3952780B2 (ja) * 2002-01-09 2007-08-01 株式会社日立製作所 信号送受信装置、回路、およびループバックテスト方法
DE10239814B4 (de) * 2002-08-29 2008-06-05 Advanced Micro Devices, Inc., Sunnyvale Erweiterte Testmodusunterstützung für Hostcontroller
JP3632692B2 (ja) 2003-01-30 2005-03-23 セイコーエプソン株式会社 テスト回路、集積回路及びテスト方法
JP3632691B2 (ja) * 2003-01-30 2005-03-23 セイコーエプソン株式会社 テスト回路、集積回路及びテスト方法
US20050097403A1 (en) * 2003-10-20 2005-05-05 Ker-Min Chen USB interface and testing method thereof
US7587202B2 (en) * 2004-09-07 2009-09-08 Research In Motion Limited Method for conducting digital interface and baseband circuitry tests using digital loopback
KR100849223B1 (ko) * 2006-07-27 2008-07-31 삼성전자주식회사 Ｕｓｂ 장치 테스트 방법 및 그 시스템
JP5096024B2 (ja) * 2007-03-19 2012-12-12 株式会社リコー Ｕｓｂコントローラ及びｕｓｂコントローラ試験方法
CN101599035A (zh) * 2008-06-05 2009-12-09 鸿富锦精密工业（深圳）有限公司 Usb端口测试装置及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2001-245017A 2001.09.07
JP特开2004-233202A 2004.08.19

Also Published As

Publication number Publication date
JP4422134B2 (ja) 2010-02-24
US8099633B2 (en) 2012-01-17
US20080082286A1 (en) 2008-04-03
JP2008084273A (ja) 2008-04-10
CN101154177A (zh) 2008-04-02
KR20080030472A (ko) 2008-04-04

Similar Documents

Publication Publication Date Title
CN101154177B (zh) Usb测试电路
US4367525A (en) CPU Channel monitoring system
KR101297513B1 (ko) 범용 프로토콜 엔진
US6678625B1 (en) Method and apparatus for a multipurpose configurable bus independent simulation bus functional model
US4327408A (en) Controller device with diagnostic capability for use in interfacing a central processing unit with a peripheral storage device
WO2000043884A1 (en) On-chip debug system
CN108983077B (zh) 一种基于jtag链路的电路板测试系统及测试方法
CN101419582B (zh) 基于sopc技术的mvb/usb适配器及其通信方法
KR100954568B1 (ko) 집적 회로 내에서의 진단 데이터 수집 장치 및 방법
CN114444422A (zh) 芯片验证系统、方法及存储介质
CN101435853B (zh) 测试系统
CN114281624A (zh) 一种i2c信号完整性的测试方法、系统、装置及设备
CN114741243A (zh) 引脚配置方法、控制装置和存储介质
CN115345102A (zh) 一种用于硬件加速的通用芯片验证装置
US20160282408A1 (en) Integrated Circuit Including a Programmable Logic Analyzer with Enhanced and Debugging Capabilities and a Method Therefor
CN201903876U (zh) 支持外部自动测试设备的电路板
CN220543351U (zh) 一种fpga原型验证的信号监控装置
CN111813616B (zh) 一种基于测试台的多端口uart通用功能测试方法
CN111796977B (zh) 一种基于测试台的多端口uart功能测试方法
Rosenkranz Internship Report
KR100189977B1 (ko) 트레이스기능을 구비한 에뮬레이터시스템과 그 트레이스방법
TW200915330A (en) Method for performing memory diagnostics using a programmable diagnostic memory module
CN117408197A (zh) 芯片的调试方法、装置、电子设备和存储介质
WO2019140680A1 (zh) 测试卡以及测试系统
EP0672279B1 (en) Method of checking the operation of a microprocessor and system for implementing the method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131125

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131125

Address after: Tokyo, Japan, Japan

Patentee after: Lapis Semiconductor Co., Ltd.

Address before: Tiger gate, 1, 7, 12, Tokyo harbour, Japan

Patentee before: Oki Electric Industry Co., Ltd.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Yokohama City, Kanagawa Prefecture, Japan

Patentee after: Lapis Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Lapis Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120208

Termination date: 20160910

CF01 Termination of patent right due to non-payment of annual fee