JP3632691B2 - テスト回路、集積回路及びテスト方法 - Google Patents
テスト回路、集積回路及びテスト方法 Download PDFInfo
- Publication number
- JP3632691B2 JP3632691B2 JP2003022235A JP2003022235A JP3632691B2 JP 3632691 B2 JP3632691 B2 JP 3632691B2 JP 2003022235 A JP2003022235 A JP 2003022235A JP 2003022235 A JP2003022235 A JP 2003022235A JP 3632691 B2 JP3632691 B2 JP 3632691B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- macroblock
- input
- selector
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318541—Scan latches or cell details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、テスト回路、集積回路及びテスト方法に関する。
【０００２】
【背景技術】
近年、集積回路は大規模化しており、集積回路が含む全ての回路の故障（結線不良、素子不良）を検出しようとすると、テストパターンが複雑になってしまい、テストパターン開発の長期化や高コスト化を招く。このような問題を解決するものとしてスキャン手法と呼ばれるテスト手法が知られている。
【０００３】
【特許文献１】
特開２００１−１８３４２４号公報
【０００４】
【発明が解決しようとする課題】
このスキャン手法では、論理設計が終わり、回路のネットリストを生成した後、回路（ネットリスト）にスキャン用フリップフロップ（スキャン用回路）を挿入する。より具体的には、回路中のフリップフロップ（以下、適宜ＦＦと呼ぶ）をスキャン用ＦＦに置き換える。そしてスキャン用ＦＦを含むネットリストを用いて故障シミュレーションを行い、テストパターンを作成（自動生成）する。そしてこのテストパターンを用いて試作品や量産品のテストを行う。
【０００５】
しかしながら、このスキャン手法を用いても、大規模な集積回路においては、テストパターンの作成や故障検出率の向上が難しくなってきている。特に、近年、特定機能を有する回路をブロック化し、このブロック化された回路ブロックであるマクロブロック（マクロセル）を接続することで、集積回路を設計する手法が主流となっている。例えばＵＳＢ２．０のＵＴＭＩ（ＵＳＢ２．０ Ｔｒａｎｓｃｅｉｖｅｒ Ｍａｃｒｏｃｅｌｌ Ｉｎｔｅｒｆａｃｅ）仕様に準拠したマクロブロックと、このＵＴＭＩを制御する回路（Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ Ｅｎｇｉｎｅ）やユーザのカスタム回路を含む制御用マクロブロックとを接続することで、ＵＳＢ２．０機能を有する特定用途の集積回路（ＡＳＩＣ）を設計できる。この場合に、各マクロブロックのそれぞれについてのテストパターンを作成することは比較的容易だが、マクロブロック間の接続部分の故障（結線不良）を検出するテストパターンの作成は容易ではないという課題がある。
【０００６】
また集積回路では、端子数が膨大になっており、この端子数をなるべく減らす必要があるという課題もある。従って、テスト端子の本数もなるべく少なくできることが望ましい。
【０００７】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、テストパターン作成の容易化等を実現できるテスト回路、これを含む集積回路、及びこれを用いたテスト方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、複数のマクロブロックを含む集積回路のためのテスト回路であって、その第１の入力に、第１のマクロブロックからの出力信号が入力され、その第２の入力に、第２のマクロブロック用のテスト入力信号が入力される第１のセレクタと、その第１の入力に、第１のセレクタからの出力信号が入力され、その第２の入力に、第２のマクロブロックからの出力信号が入力される第２のセレクタとを含み、第１のマクロブロックをテストする第１のテストモード時には、前記第１のセレクタが、その第１の入力に入力された第１のマクロブロックからの出力信号を第２のセレクタの第１の入力に出力し、前記第２のセレクタが、その第１の入力に入力された第１のセレクタからの出力信号を第１のマクロブロックに出力し、第２のマクロブロックをテストする第２のテストモード時には、前記第１のセレクタが、その第２の入力に入力された第２のマクロブロック用のテスト入力信号を第２のマクロブロックに出力し、前記第２のセレクタが、その第２の入力に入力された第２のマクロブロックからの出力信号を第２のマクロブロック用のテスト出力信号として出力するテスト回路に関係する。
【０００９】
本発明では、第１のテストモード時には、第１のマクロブロックからの出力信号が、第１、第２のセレクタを介して第２のマクロブロックに出力されるようになる。一方、第２のテストモード時には、第２のマクロブロック用のテスト入力信号が第２のマクロブロックに出力され、第２のマクロブロックからの出力信号が第２のマクロブロック用のテスト出力信号として出力されるようになる。
【００１０】
このようにすれば、例えば、第１のテストモードを用いることで、第１のマクロブロックとテスト回路との接続部分の故障検出が可能になる。また、第２のテストモードを用いることで、テスト回路と第２のマクロブロックとの接続部分の故障検出が可能になる。これにより、第１、第２のマクロブロック間の接続部分の故障検出が可能になる。
【００１１】
なお通常動作モード（第１、第２のテストモードではないモード）においては、第１のセレクタが、その第１の入力に入力された第１のマクロブロックからの出力信号を第２のマクロブロックに出力し、第２のセレクタが、その第２の入力に入力された第２のマクロブロックからの出力信号を第１のマクロブロックに出力してもよい。
【００１２】
また第２のマクロブロック用のテスト入力信号は、テスト入力端子から入力してもよいし、他の回路から入力してもよい。また第２のマクロブロック用のテスト出力信号は、テスト出力端子に出力してもよいし、他の回路に出力してもよい。また第１のセレクタの出力信号を他の回路を介して第２のセレクタの第１の入力に入力してもよい。また第１、第２のセレクタが備える入力は、第１、第２の入力に限定されず、３以上の入力を備えていてもよい。
【００１３】
また本発明では、テスト回路に対して第１のマクロブロックと共にスキャンパスが設定され、前記第１のテストモードが、前記スキャンパスを用いてスキャン手法でテストを行うスキャンモードであってもよい。
【００１４】
ここでスキャンパスが設定されるとは、例えば、スキャンイン端子（１又は複数本）からスキャン用フリップフロップ（スキャン回路）を介してスキャンアウト端子（１又は複数本）に至るパスが設定されることをいう。
【００１５】
また本発明では、第１のマクロブロックからテスト回路への出力信号の本数がＩ本であり、テスト回路から第１のマクロブロックへの入力信号の本数がＪ本（Ｉ＞Ｊ）である場合に、第１のセレクタからのＩ本の出力信号のうちの（Ｉ−Ｊ）本の出力信号を保持する（Ｉ−Ｊ）個のダミーのスキャン用フリップフロップを含み、前記スキャンモード時において、前記ダミーのスキャン用フリップフロップが、保持された出力信号をスキャンパスを介して出力するようにしてもよい。
【００１６】
このようにすれば、第１のマクロブロックからのＩ本の出力信号（第１〜第Ｉの出力信号）のうち、（Ｉ−Ｊ）本の出力信号（第Ｊ〜第Ｉの出力信号）の結線不良等も効率良く調べることが可能になる。
【００１７】
また本発明では、Ｍビットの第２のマクロブロック用のテスト入力信号を、Ｋ本（Ｍ＞Ｋ）のテスト入力端子からＫビット毎に入力して蓄積し、蓄積したテスト入力信号を第１のセレクタに出力するテスト用バッファを含むようにしてもよい。
【００１８】
なおテスト用バッファが、蓄積したＬビットの第２のマクロブロック用のテスト出力信号を、Ｋ本（Ｌ＞Ｋ）のテスト出力端子からＫビット毎に出力するようにしてもよい。
【００１９】
また本発明では、第２のマクロブロックが、データ通信用の物理層回路を含むマクロブロックであり、第２のマクロブロックとの間で所定の通信手順で送受信処理を行うための通信シーケンサを含み、前記通信シーケンサが、前記第２のテストモード時において、第２のマクロブロックへの送信データ信号を、第１のセレクタを介して第２のマクロブロックに送信する処理を行い、第２のマクロブロックからの受信データ信号を、第２のセレクタを介して第２のマクロブロックから受信する処理を行うようにしてもよい。
【００２０】
このようにすれば、第２のマクロブロックとの間の送受信処理が通信シーケンサにより自動的に行われるようになるため、テスト効率を向上できる。なお、通信シーケンサが、送信処理機能と受信処理機能のいずれか一方のみを持つようにしてもよい。
【００２１】
また本発明では、第２のマクロブロックへの送信データ信号を蓄積するテスト用送信バッファと、第２のマクロブロックからの受信データ信号を蓄積するテスト用受信バッファとを含んでもよい。
【００２２】
このようにすれば、例えば、遅い周波数のクロック周波数で送信データ信号や受信データ信号を蓄積することも可能になり、より信頼性の高いテストを実現できる。なおテスト用送信バッファとテスト用受信バッファのいずれか一方のみを設けるようにしてもよい。
【００２３】
また本発明では、前記テスト用送信バッファが、テスト入力端子から入力された送信データ信号を蓄積し、前記通信シーケンサが、前記テスト用送信バッファによる送信データ信号の蓄積が完了した後に、蓄積された送信データ信号を、第１のセレクタを介して第２のマクロブロックに送信する処理を行うと共に、ループバックモードに設定された第２のマクロブロックからの受信データ信号を受信する処理を行い、前記テスト用受信バッファが、受信された受信データ信号を蓄積し、蓄積した受信データ信号をテスト出力端子に出力するようにしてもよい。
【００２４】
このようにすれば、テスト用送信バッファの送信データ信号を第２のマクロブロックに送信し、第２のマクロブロックからの受信データ信号をテスト用受信バッファに受信するという一連の送受信処理を自動的に行えるようになり、テスト効率を向上できる。
【００２５】
また本発明では、前記テスト用送信バッファが、第２のマクロブロックへのＮビットの送信データ信号をＫ本（Ｎ＞Ｋ）のテスト入力端子からＫビット毎に入力し、前記テスト用受信バッファが、第２のマクロブロックからのＮビットの受信データ信号を蓄積し、蓄積した受信データ信号をＫビット毎にＫ本のテスト出力端子に出力するようにしてもよい。
【００２６】
また本発明は、上記のいずれかのテスト回路と、前記第１のマクロブロックと、前記第２のマクロブロックとを含む集積回路に関係する。
【００２７】
なお集積回路は、第１、第２のマクロブロック以外のマクロブロックを含んでもよい。
【００２８】
また本発明は、その第１の入力に、第１のマクロブロックからの出力信号が入力され、その第２の入力に、第２のマクロブロック用のテスト入力信号が入力される第１のセレクタと、その第１の入力に、第１のセレクタからの出力信号が入力され、その第２の入力に、第２のマクロブロックからの出力信号が入力される第２のセレクタとを含むテスト回路を用いたテスト方法であって、第１のマクロブロックをテストする第１のテストモード時には、第１のセレクタの第１の入力に入力された第１のマクロブロックからの出力信号を、第２のセレクタの第１の入力に出力し、第２のセレクタの第１の入力に入力された第１のセレクタからの出力信号を、第１のマクロブロックに出力し、第２のマクロブロックをテストする第２のテストモード時には、第１のセレクタの第２の入力に入力された第２のマクロブロック用のテスト入力信号を、第２のマクロブロックに出力し、第２のセレクタの第２の入力に入力された第２のマクロブロックからの出力信号を、第２のマクロブロック用のテスト出力信号として出力するテスト方法に関係する。
【００２９】
また本発明では、テスト回路に対して第１のマクロブロックと共にスキャンパスを設定し、前記第１のテストモード時において、スキャンパスを用いてスキャン手法でテストを行うようにしてもよい。
【００３０】
また本発明では、第１のマクロブロックからテスト回路への出力信号の本数がＩ本であり、テスト回路から第１のマクロブロックへの入力信号の本数がＪ本（Ｉ＞Ｊ）である場合に、第１のセレクタからのＩ本の出力信号のうちの（Ｉ−Ｊ）本の出力信号を保持し、前記スキャンモード時において、保持された出力信号をスキャンパスを介して出力するようにしてもよい。
【００３１】
また本発明では、前記テスト回路が、第２のマクロブロックとの間で所定の通信手順で送受信処理を行うための通信シーケンサを含み、前記第２のテストモード時において、前記通信シーケンサを用いて、第２のマクロブロックへの送信データ信号を、第１のセレクタを介して第２のマクロブロックに送信し、第２のマクロブロックからの受信データ信号を、第２のセレクタを介して第２のマクロブロックから受信するようにしてもよい。
【００３２】
【発明の実施の形態】
以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３３】
１．マクロブロック間の接続部分の故障検出
図１（Ａ）に、複数のマクロブロックＭＢ１、ＭＢ２（マクロセル、回路ブロック）を接続することで構成される集積回路の例を示す。このような集積回路の故障検出を行う場合に、例えば図１（Ｂ）に示すようにマクロブロックＭＢ１内部の故障検出については、ＭＢ１にスキャンパスを設定して行う公知のスキャン手法により実現できる。またマクロブロックＭＢ２内部の故障検出についても、例えばテスト入力端子ＴＰＩからテスト入力信号ＴＩＮを入力し、その結果であるテスト出力信号ＴＯＵＴをテスト出力端子ＴＰＯから出力することで実現できる。
【００３４】
しかしながら、図１（Ｂ）に示す手法によっても、接続部分１０（Ｉ本の信号ＳＣ１２の結線及びＪ本の信号ＳＣ２１の結線）の故障検出は難しいという課題がある。即ち、マクロブロックＭＢ１にスキャンパスを設定してテストしたとしても、接続部分１０（信号ＳＣ１２、ＳＣ２１）の故障検出率を例えば９０パーセント以上にできるテストパターンの作成は困難である。このためテストパターン開発の長期化や高コスト化を招く。
【００３５】
また図１（Ｂ）の手法では、（Ｉ＋Ｊ）本のテスト端子ＴＰＩ、ＴＰＯを設ける必要があるため、端子数が増加してしまい、集積回路の高コスト化を招く。そこで、このようなマクロブロックＭＢ１、ＭＢ２間の接続部分１０の故障検出を容易化できるテスト回路の実現が望まれる。
【００３６】
２．テスト回路
図２に本実施形態のテスト回路ＴＣ及びこれを含む集積回路の構成例を示す。なお本実施形態のテスト回路ＴＣ及び集積回路は、図２に示す全ての構成要素を含む必要はなく、その一部を省略してもよい。また本実施形態の集積回路は３個以上のマクロブロックを含んでもよい。
【００３７】
図２においてマクロブロックＭＢ１、ＭＢ２は、１又は複数の特定機能を有する回路（例えば通信用回路、通信用回路を制御する回路、バスとのインターフェース回路、ＲＡＭ、ＣＰＵ、ＤＳＰ、液晶ドライバ、ＣＣＤコントローラ、或いはユーザのカスタム回路等）を有する回路ブロックである。
【００３８】
より具体的にはＭＢ２は、例えば通信用の物理層回路を含む通信用のマクロブロックであり、更に具体的にはＵＴＭＩ仕様（特定のインターフェース規格）に準拠したマクロブロックである。またＭＢ１は、例えばＭＢ２を制御する回路（ＳＩＥ）、バッファ、インターフェース回路、或いはユーザのカスタム回路などを含むマクロブロックである。別の言い方をすればＭＢ１は、ロジック回路により構成されるマクロブロックであり、ＭＢ２は、通信用物理層回路などのアナログ回路を含むマクロブロックである。
【００３９】
テスト回路ＴＣはセレクタＳＥＬ１（第１のセレクタ）を含む。ここでＳＥＬ１は、その第１の入力に、ＭＢ１（第１のマクロブロック）からの出力信号Ｍ１ＯＵＴが入力される。またその第２の入力に、ＭＢ２（第２のマクロブロック）用のテスト入力信号ＴＩＮが入力される。このＳＥＬ１の選択動作は選択信号ＳＳ１により制御される。
【００４０】
テスト回路ＴＣはセレクタＳＥＬ２（第２のセレクタ）を含む。ここでＳＥＬ２は、その第１の入力に、ＳＥＬ１からの出力信号ＳＱが入力される。また、その第２の入力に、ＭＢ２からの出力信号Ｍ２ＯＵＴが入力される。このＳＥＬ２の選択動作は選択信号ＳＳ２により制御される。
【００４１】
そして図３（Ａ）に示すようにＭＢ１をテストする第１のテストモード（例えばスキャンモード）では、セレクタＳＥＬ１が、その第１の入力に入力されたＭＢ１からの出力信号Ｍ１ＯＵＴ（例えばＩ本）を選択して、その出力信号ＳＱをＳＥＬ２の第１の入力に出力する。またセレクタＳＥＬ２が、その第１の入力に入力された第１のセレクタからの出力信号ＳＱを、入力信号Ｍ１ＩＮ（例えばＪ本）としてＭＢ１に出力する。図３（Ａ）に示すように、この第１のテストモードでは、端子ＤＴＩＮ（データ入力端子又はスキャンイン端子ＳＣＩＮ等）からテストパターン信号（論理テストパターン）を入力する。そして、端子ＤＴＯＵＴ（データ出力端子又はスキャンアウト端子ＳＣＯＵＴ等）から出力される結果と期待値とを比較して検証を行う。
【００４２】
一方、図３（Ｂ）に示すように、ＭＢ２をテストする第２のテストモードでは、ＳＥＬ１が、その第２の入力に入力されたＭＢ２用のテスト入力信号ＴＩＮ（例えばＩ本）を、入力信号Ｍ２ＩＮ（例えばＩ本）としてＭＢ２に出力する。またＳＥＬ２が、その第２の入力に入力されたＭＢ２からの出力信号Ｍ２ＯＵＴ（例えばＪ本）を、ＭＢ２用のテスト出力信号ＴＯＵＴ（例えばＪ本）として出力する。この第２のテストモードでは、端子ＴＰＩからテスト入力信号（論理テストパターン、送信データ信号）を入力する。そして端子ＴＰＯから出力されたテスト出力信号（論理テストパターンの結果、受信データ信号）と期待値とを比較して検証を行うことになる。
【００４３】
なお、第１、第２のテストモードではない通常動作モード（集積回路が通常に動作するモード）では、マクロブロックＭＢ１からの出力信号Ｍ１ＯＵＴは、セレクタＳＥＬ１を介してマクロブロックＭＢ２への入力信号Ｍ２ＩＮとしてＭＢ２に入力される。またマクロブロックＭＢ２からの出力信号Ｍ２ＯＵＴは、セレクタＳＥＬ２を介してマクロブロックＭＢ１への入力信号Ｍ１ＩＮとしてＭＢ１に入力される。
【００４４】
また、テスト入力信号ＴＩＮは、テスト入力端子ＴＰＩからバッファなどを介して入力される信号であってもよいし、図示しない回路（例えば後述する通信シーケンサ）から出力される信号であってもよい。またテスト出力信号ＴＯＵＴも、テスト出力端子ＴＰＯにバッファなどを介して出力してもよいし、図示しない回路（例えば通信シーケンサ）に出力してもよい。
【００４５】
図２の本実施形態のテスト回路ＴＣによれば、図３（Ａ）の第１のテストモードにより、マクロブロックＭＢ１とテスト回路ＴＣの接続部分１２の故障検出（結線不良）が可能になる。また図３（Ｂ）の第２のテストモードにより、テスト回路ＴＣとマクロブロックＭＢ２の接続部分１４の故障検出も可能になる。これにより、結局、図１で説明したマクロブロックＭＢ１、ＭＢ２間の接続部分１０の故障検出が可能になる。
【００４６】
しかも図３（Ａ）の第１のテストモードにより接続部分１２の故障を検出するテストパターンは比較的容易に作成（自動生成）できる。また図３（Ｂ）の第２のテストモードでの接続部分１４の故障検出も容易である。更にテスト入力信号ＴＩＮやテスト出力信号ＴＯＵＴを用いれば、マクロブロックＭＢ２が通信用物理層回路などのアナログ回路を含む場合にも、そのテストを容易化できる。従って本実施形態によれば、テストパターン開発期間の短縮化、低コスト化を図れるとと共に、故障検出率を高めて集積回路の信頼性を向上できる。
【００４７】
３．スキャン手法
図３（Ａ）の第１のテストモードはスキャン手法でテストを行うスキャンモードであることが望ましい。例えば図４に示すように、マクロブロックＭＢ１のみならずテスト回路ＴＣに対してもスキャンパスを設定する。即ち、マクロブロックＭＢ１内のフリップフロップのみならず、テスト回路ＴＣ内のフリップフロップもスキャン用ＦＦ（スキャン回路）に置き換えて、これらのスキャン用ＦＦをネットで結んでスキャンパス（スキャンチェーン）を構成する。別の言い方をすれば、マクロブロックＭＢ１及びテスト回路ＴＣを１つのマクロブロックＭＢ１２と見なして、ＭＢ１２のネットリストに対して、公知のスキャンテスト用ツールを用いてスキャン用ＦＦを挿入する（スキャンパスを設定する）。
【００４８】
例えば図５（Ａ）にフリップフロップＦＦ１、ＦＦ２、ＦＦ３と、組み合わせ論理回路ＣＭ１、ＣＭ２を含む回路を示す。この回路をスキャン手法でテストする場合には、図５（Ｂ）に示すように、フリップフロップＦＦ１、ＦＦ２、ＦＦ３を、セレクタＳＬ１、ＳＬ２、ＳＬ３を有するスキャン用フリップフロップＳＦＦ１、ＳＦＦ２、ＳＦＦ３に置き換える。また組み合わせ論理回路ＣＭ１、ＣＭ２を通る通常パスをバイパスするスキャンパスＳＣＰ１、ＳＣＰ２を設ける。
【００４９】
そして、まず、スキャンイネーブル信号ＳＣＥＮを第１のレベル（例えばＨレベル）に設定して、セレクタＳＬ１、ＳＬ２、ＳＬ３にスキャンパス側（ＳＣＩＮ側）を選択させる。そしてスキャンイン端子ＳＣＩＮからテストパターン信号をシリアルに順次入力して、フリップフロップＦＦ１、ＦＦ２、ＦＦ３に対してテストパターン信号を設定する。
【００５０】
次に、スキャンイネーブル信号ＳＣＥＮを第２のレベル（例えばＬレベル）に設定し、セレクタＳＬ１、ＳＬ２、ＳＬ３に通常パス側（ＤＩＮ側）を選択させる。そしてクロック信号ＣＫを例えば１クロックパルス分だけアクティブにして、フリップフロップＦＦ１、ＦＦ２の出力信号を組み合わせ回路ＣＭ１、ＣＭ２に入力すると共に、ＣＭ１、ＣＭ２の出力信号をＦＦ２、ＦＦ３に保持する。
【００５１】
次に、スキャンイネーブル信号ＳＣＥＮを第１のレベルに設定して、セレクタＳＬ１、ＳＬ２、ＳＬ３にスキャンパス側（ＳＣＩＮ側）を選択させる。そして、フリップフロップＦＦ１、ＦＦ２、ＦＦ３に保持されているテスト結果信号を、スキャンパスＳＣＰ１、ＳＣＰ２を介して、スキャンアウト端子ＳＣＯＵＴからシリアルに出力し、期待値と比較する。このようにすることで、フリップフロップＦＦ１、ＦＦ２、ＦＦ３及び組み合わせ論理回路ＣＭ１、ＣＭ２の素子不良や、これらの回路間の結線不良をテストできる。
【００５２】
図６にスキャン手法を用いるテスト方法のフローチャートを示す。まず回路設計を行い、設計した回路のネットリストを生成する（ステップＳ１、Ｓ２）。次に、公知のスキャンテスト用ツールを用いて、設計した回路にスキャンＦＦを挿入し、スキャンＦＦを含むネットリストを生成する（ステップＳ３、Ｓ４）。次に、スキャンＦＦを含むネットリストを用いて論理シミュレーションを行い、テストパターンを作成（自動生成）する（ステップＳ５、Ｓ６）。その後、回路のレイアウトを行い、マスクデータを生成する（ステップＳ７、Ｓ８）。そして、ステップＳ６で作成（自動生成）されたテストパターンを用いて、試作品又は量産品のテストを行う（ステップＳ９）。
【００５３】
以上のようなスキャン手法を用いると、マクロブロックの規模は若干大きくなるが、スキャンＦＦの間にある組み合わせ論理回路を切り出して部分的にテストできるようになるため、テストパターンの作成を容易化できると共に、故障検出率を向上できる。
【００５４】
そして本実施形態では図４に示すように、マクロブロックＭＢ１とテスト回路ＴＣを１つのマクロブロックＭＢ１２と見なして、マクロブロックＭＢ１及びテスト回路ＴＣに対して、スキャンイン端子ＳＣＩＮからスキャンアウト端子ＳＣＯＵＴに至るスキャンパスを設定している（スキャン用ＦＦを挿入している）。従って、マクロブロックＭＢ１とテスト回路ＴＣの間の接続部分１２の故障（結線不良）を高い故障検出率で検出できるテストパターンを容易に作成できるようになる。これによりテストパターン開発の期間短縮化、低コスト化を実現できる。
【００５５】
４．ダミーのスキャン用フリップフロップ
本実施形態では、図７に示すようにテスト回路ＴＣに１又は複数個のダミーのスキャン用フリップフロップＤＳＦＦを含ませることができる。
【００５６】
例えば図７では、マクロブロックＭＢ１からの出力信号Ｍ１ＯＵＴの本数がＩ本であり、テスト回路ＴＣからＭＢ１への入力信号の本数がＪ本（Ｉ＞Ｊ。Ｉ、Ｊは自然数又は２以上の整数）となっている。即ち出力信号Ｍ１ＯＵＴの本数の方が入力信号Ｍ１ＩＮの本数よりも多い。このように信号本数に違いがある場合において、テスト回路ＴＣ及びマクロブロックＭＢ１に一体的にスキャンパスを設定する図４の手法を実現するために、図７ではダミーのスキャン用フリップフロップＤＳＦＦをテスト回路ＴＣに含ませている。
【００５７】
より具体的には、セレクタＳＥＬ１からのＩ本の出力信号（第１〜第Ｉの出力信号）のうち、（Ｉ−Ｊ）本の出力信号（第Ｊ〜第Ｉの出力信号）を保持する（Ｉ−Ｊ）個のダミーのスキャン用フリップフロップＤＳＦＦをテスト回路ＴＣ内に設ける。そして、図４で説明したスキャンモード（第１のテストモード）時において、ダミーのスキャン用フリップフロップＤＳＦＦが、保持した出力信号をスキャンパス（スキャンイン端子からスキャン用フリップフロップを介してスキャンアウト端子に至るパス）を介して出力するようにする。即ち、ＤＳＦＦは、前段のスキャン用フリップフロップから入力された信号を保持し、保持した信号を後段のスキャン用フリップに出力する。
【００５８】
例えば図６のステップＳ２で生成されるネットリストに対して、図８（Ａ）に示すような３個（広義には（Ｉ−Ｊ）個）のダミーのフリップフロップＤＦＦ１、ＤＦＦ２、ＤＦＦ３を含ませておく。これらのＤＦＦ１、ＤＦＦ２、ＤＦＦ３のデータ端子Ｄには、セレクタＳＥＬ１からのＩ本の出力信号のうちの（Ｉ−Ｊ）本の出力信号ＤＩＮ１、ＤＩＮ２、ＤＩＮ３（第Ｊ〜第Ｉの出力信号）が接続される。
【００５９】
そして図６のステップＳ４、Ｓ５で説明したスキャン手法により、ネットリスト中のＤＦＦ１、ＤＦＦ２、ＤＦＦ３を図８（Ｂ）に示すようにダミーのスキャン用フリップフロップＤＳＦＦ１、ＤＳＦＦ２、ＤＳＦＦ３（通常動作モードにおいては意味をなさない無効なダミーのフリップフロップ）に置き換える。
【００６０】
そしてスキャンモード時に、ＳＬ１、ＳＬ２、ＳＬ３にＤＩＮ側を選択させて、信号ＤＩＮ１、ＤＩＮ２、ＤＩＮ３（セレクタＳＥＬ１或いはＳＥＬ１の後段のスキャン用フリップフロップからの（Ｉ−Ｊ）本の出力信号）を、ＤＦＦ１、ＤＦＦ２、ＤＦＦ３に保持させる。その後、ＳＬ１、ＳＬ２、ＳＬ３にＳＣＩＮ側を選択させて、ＳＣＩＮからＳＣＯＵＴに至るスキャンパスを介して、ＤＦＦ１、ＤＦＦ２、ＤＦＦ３（ＤＳＦＦ１〜ＤＳＦＦ３）に保持された信号ＤＩＮ１、ＤＩＮ２、ＤＩＮ３をシリアルに出力させる。
【００６１】
図８（Ｃ）には、マクロブロックＭＢ１及びテスト回路ＴＣに設定されるスキャンパスの様子が概念的に示されている。例えば図８（Ｃ）では、ＭＢ１からＴＣへの出力信号Ｍ１ＯＵＴ−１、Ｍ１ＯＵＴ−２が２本（Ｉ本）であり、ＴＣからＭＢ１への入力信号Ｍ１ＩＮが１本であるため、１個（Ｉ−Ｊ個）のダミーのスキャン用フリップフロップＤＳＦＦ１が設けられる。
【００６２】
そしてＳＥＬ１−１（第１のセレクタ）の第１の入力には、ＭＢ１内のフリップフロップＦＦ６からの出力信号Ｍ１ＯＵＴ−１が入力され、第２の入力には、テスト入力端子ＴＰＩ−１からのテスト入力信号ＴＩＮ−１が入力される。そしてＳＥＬ１−１の出力信号ＳＱ−１は、ＴＣ内に設けられたダミーのスキャン用フリップフロップＤＳＦＦ１のデータ端子に入力される。
【００６３】
またＳＥＬ１−２（第１のセレクタ）の第１の入力には、ＭＢ１内のフリップフロップＦＦ５からの出力信号Ｍ１ＯＵＴ−２が入力され、第２の入力には、テスト入力端子ＴＰＩ−２からのテスト入力信号ＴＩＮ−２が入力される。そしてＳＥＬ１−２の出力信号ＳＱ−２は、ＴＣ内に設けられたフリップフロップＦＦ２のデータ端子に入力される。
【００６４】
またＳＥＬ２（第２のセレクタ）の第１の入力には、ＳＥＬ１−２からの出力信号ＳＱ−２が入力され、第２の入力には、ＭＢ２からの出力信号Ｍ２ＯＵＴが入力される。そしてＳＥＬ２の出力信号ＴＯＵＴは、テスト出力端子ＴＰＯ、或いはＭＢ１内のフリップフロップＦＦ４に出力される。
【００６５】
そしてスキャンモード時には、ＳＣＩＮからＳＣＯＵＴに至るスキャンパスを介して、ＤＳＦＦ１、ＦＦ２、ＦＦ３、ＦＦ４、ＦＦ５、ＦＦ６に保持された信号（値）がＳＣＯＵＴからシリアルに出力され、これによりスキャン手法によるテストを実現できる。
【００６６】
以上のようにすることで、図７のように信号Ｍ１ＯＵＴの本数Ｉの方がＭ１ＩＮの本数Ｊよりも多い場合においても、余った（Ｉ−Ｊ）本の信号Ｍ１ＯＵＴについての結線不良を、図４で説明したスキャン手法により検出できる。即ちこれらの（Ｉ−Ｊ）本の信号をスキャンモード時に、ＳＣＩＮからＭＢ１、ＴＣを介してＳＣＯＵＴに至るスキャンパスを介して出力できるようになる。この結果、より信頼性のある故障検出が可能になる。
【００６７】
なお、図８（Ａ）では、スキャン用フリップフロップに置き換える前のダミーのフリップフロップＤＦＦ１、ＤＦＦ２、ＤＦＦ３は、そのＱ端子に何も接続されていないフリップフロップとなっている。このようにＱ端子に何も接続されていないフリップフロップＤＦＦ１、ＤＦＦ２、ＤＦＦ３は、ネットリスト生成ツールの仕様によっては、無効なフリップフロップであると認識されて削除されてしまう可能性がある。従って、このような事態を防止するために、ＤＦＦ１、ＤＦＦ２、ＤＦＦ３のＱ端子に対して、通常動作に対して悪影響を及ぼさないノード（例えば後述するテスト用バッファのノード）を接続するようにしてもよい。
【００６８】
５．詳細例
５．１ 全体構成
図９にテスト回路ＴＣの詳細な構成例を示す。なお本実施形態のテスト回路は図９に示す全て構成要素を含む必要はなく、その一部を省略してもよい。
【００６９】
図９においてＴＰＩはテスト入力端子であり、ＴＰＯはテスト出力端子である。またＴＰＣＫはテストクロック端子であり、ＴＰＲＳはリセット端子である。またＴＰＡＤ、ＴＰＷＲ、ＴＰＲＤはバッファ（レジスタ）のアドレス端子、ライト端子、リード端子である。またＴＰＭＤ１、ＴＰＭＤ２はテストモード端子である。またＰＤＰ、ＰＤＭは、ＵＳＢにおいて定義される差動信号ＤＰ、ＤＭ（データプラス、データマイナス）の端子である。
【００７０】
図９においてＭＢ２は、データ通信用の物理層回路ＰＨＹを含むマクロブロックである。このＭＢ２としてはＵＴＭＩ仕様（広義には通信マクロブロック仕様）に準拠したマクロブロックなどがある。なおこのマクロブロックＭＢ２は、ＤＰ、ＤＭを用いてＵＳＢ上で送信した送信データ信号を、ループバックモードで受信データ信号として受信する機能も有している。
【００７１】
テスト回路ＴＣは通信シーケンサＣＳＱを含む。この通信シーケンサＣＳＱはマクロブロックＭＢ２との間で所定の通信手順（通信マクロブロック仕様に準拠した通信手順）で信号の送受信処理（ハンドシェーク処理）を行うためのシーケンサである。この通信シーケンサＣＳＱ（テスト用送信バッファＴＸＢ）からの送信データ信号は、ＭＢ２へのテスト入力信号ＴＩＮ１としてセレクタＳＥＬ１に入力される。またセレクタＳＥＬ２からのテスト出力信号ＴＯＵＴ１（ＴＯＵＴ）は、受信データ信号として通信シーケンサＣＳＱ（テスト用受信バッファＲＸＢ）に入力される。
【００７２】
より具体的には通信シーケンサＣＳＱは、図３（Ｂ）で説明した第２のテストモード時において、マクロブロックＭＢ２への送信データ信号を、セレクタＳＥＬ１を介してＭＢ２に送信する処理を行う。またＭＢ２からの受信データ信号を、ＳＥＬ２を介してＭＢ２から受信する処理を行う。
【００７３】
通信シーケンサＣＳＱはテスト用送信バッファＴＸＢ、テスト用受信バッファＲＸＢを含む。ＴＸＢはＭＢ２への送信データ信号（ＴＩＮ１）を蓄積（ｓｔｏｒｅ）するバッファ（レジスタ）である。ＲＸＢはＭＢ２からの受信データ信号（ＴＯＵＴ１）を蓄積するバッファ（レジスタ）である。即ち、ＴＸＢは、テスト入力端子ＴＰＩから入力された信号ＴＩを送信データ信号として蓄積する。またＲＸＢは、ＭＢ２からの受信データ信号を蓄積し、蓄積した受信データ信号を信号ＴＯとしてテスト出力端子ＴＰＯに出力する。
【００７４】
更に具体的にはテスト用送信バッファＴＸＢは、テスト入力端子ＴＰＩから入力された送信データ信号ＴＩを蓄積する。そして通信シーケンサＣＳＱは、ＴＸＢによる送信データ信号ＴＩの蓄積が完了した後（所定のバイト数の送信データ信号を蓄積した後）に、蓄積された送信データ信号を、セレクタＳＥＬ１を介してマクロブロックＭＢ２に送信する処理を行う。また通信シーケンサＣＳＱは、ループバックモードに設定されたＭＢ２からの受信データ信号ＴＯＵＴ１を受信する処理を行う。そしてテスト用受信バッファＲＸＢは、受信された受信データ信号ＴＯＵＴ１を蓄積し、蓄積した受信データ信号をテスト出力端子ＴＰＯに出力する
なお、送信バッファＴＸＢ、受信バッファＲＸＢのいずれか一方のみをテスト回路ＴＣに設けるようにしてもよい。またＴＸＢ、ＲＸＢは通信シーケンサＣＳＱの内部に設けてもよいし外部に設けてもよい。
【００７５】
テスト回路ＴＣはテスト用バッファＴＳＢを含む。このＴＳＢはテスト入力信号やテスト出力信号を蓄積（ｓｔｏｒｅ）するバッファ（レジスタ）である。より具体的にはＴＳＢは、テスト入力端子ＴＰＩからの信号ＴＩを蓄積して、テスト入力信号ＴＩＮ２としてセレクタＳＥＬ１に出力する。またＴＳＢは、セレクタＳＥＬ２からのテスト出力信号ＴＯＵＴ２（ＴＯＵＴ）を蓄積して、信号ＴＯとしてテスト出力端子ＴＰＯに出力する。
【００７６】
テスト回路ＴＣはデコーダＤＥＣを含む。このＤＥＣは集積回路のテスト端子からの信号に基づいて、テスト回路の各回路に制御信号を出力する。より具体的にはデコーダＤＥＣには、バッファＴＸＢ、ＲＸＢ、ＴＳＢのアドレス（レジスタアドレス）を指定するためのアドレス信号ＴＡＤや、これらのバッファへのライト信号ＴＷＲ、リード信号ＴＲＤが入力される。またテストモード信号ＴＭＤ１、ＴＭＤ２（第１、第２のテストモードを切り替えたり、テストモードと通常動作モードを切り替える信号）や、テスト用のクロック信号ＴＣＫや、テスト用のリセット信号ＴＲＳが入力される。デコーダＤＥＣは、テスト端子から入力されるこれらの信号に基づいてデコード処理を行い、通信シーケンサＣＳＱ（ＴＸＢ、ＲＸＢ）、テスト用バッファＴＳＢへの制御信号ＤＣＴＬ１、ＤＣＴＬ２や、セレクタＳＥＬ１、ＳＥＬ２への選択信号ＳＳ１、ＳＳ２を生成する。
【００７７】
例えば通信シーケンサＣＳＱ（ＴＸＢ、ＲＸＢ）はデコーダＤＥＣからの制御信号ＤＣＴＬ１やテスト用クロック信号ＴＣＫなどに基づいて、ＴＸＢ、ＲＸＢに送信データ信号、受信データ信号を蓄積する処理や、ＴＸＢ、ＲＸＢから送信データ信号、受信データ信号を出力する処理や、送受信（ハンドシェーク）処理を行う。またテスト用バッファＴＳＢは、デコーダＤＥＣからの制御信号ＤＣＴＬ２やテスト用クロック信号ＴＣＫなどに基づいて、ＴＳＢにテスト入力信号やテスト出力信号を蓄積する処理や、ＴＳＢからテスト入力信号やテスト出力信号を出力する処理などを行う。
【００７８】
またデコーダＤＥＣは、信号ＴＭＤ１、ＴＭＤ２が共にＬ（ロー）レベル（第１のレベル）の場合には、選択信号ＳＳ１をＨ（ハイ）レベルに設定して、セレクタＳＥＬ１に信号Ｍ１ＯＵＴを選択させると共に、信号ＳＳ１をＬレベルに設定して、セレクタＳＥＬ２にＭ２ＯＵＴを選択させる。これにより動作モードが通常動作モード（テストモードではないモード）になる。
【００７９】
また信号ＴＭＤ１がＨレベル（第２のレベル）の場合には、信号ＳＳ１、ＳＳ２を共にＨレベルに設定して、ＳＥＬ１に信号Ｍ１ＯＵＴを選択させると共にＳＥＬ２に信号ＳＱを選択させる。これにより動作モードが、マクロブロックＭＢ１をテストする第１のテストモードになる。
【００８０】
また信号ＴＭＤ２がＨレベルの場合には、信号ＳＳ１、ＳＳ２を共にＬレベルに設定して、ＳＥＬ１に信号ＴＩＮ１及びＴＩＮ２を選択させると共に、ＳＥＬ２に信号Ｍ２ＯＵＴを選択させる。これにより動作モードが、マクロブロックＭＢ２をテストする第２のテストモードになる。
【００８１】
５．２ バッファ構成
図１０に、テスト用送信バッファＴＸＢ、テスト用受信バッファＲＸＢ、テスト用バッファＴＳＢのアドレスマップを示す。
【００８２】
本実施形態では送信バッファＴＸＢ、受信バッファＲＸＢは、各々、４段（広義には複数段）のバッファ構成（ＦＩＦＯ構成）となっている。即ち図１０において、ＴｘＢｕｆ０、ＴｘＢｕｆ１、ＴｘＢｕｆ２、ＴｘＢｕｆ３は、送信バッファＴＸＢの４段のバッファに相当し、ＲｘＢｕｆ０、ＲｘＢｕｆ１、ＲｘＢｕｆ２、ＲｘＢｕｆ３は、受信バッファＲＸＢの４段のバッファに相当する。また、これらの４段の各バッファは８ビット構成になっている。即ち図１０において、ＴｘＢｕｆ０［７］〜［０］はＴｘＢｕｆ０の各ビットを表す。ＴｘＢｕｆ１、ＴｘＢｕｆ２、ＴｘＢｕｆ３も同様である。またＲｘＢｕｆ０［７］〜［０］はＲｘＢｕｆ０の各ビットを表す。ＲｘＢｕｆ１、ＲｘＢｕｆ２、ＲｘＢｕｆ３も同様である。
【００８３】
図１０に示すように本実施形態では、端子ＴＰＡＤからの信号ＴＡＤで指定されるアドレスが０ｘ０〜０ｘ７（１６進数表現）の範囲である場合には、送信バッファＴＸＢ、受信バッファＲＸＢのいずれかがアドレス指定される。そして端子ＴＰＷＲからのライト信号ＴＷＲがアクティブになると送信バッファＴＸＢが指定され、端子ＴＰＲＤからのリード信号ＴＲＤがアクティブになると受信バッファＲＸＢが指定される。
【００８４】
一方、信号ＴＡＤで指定されるアドレスが０ｘ８〜０ｘＦの範囲である場合には、テスト用バッファＴＳＢがアドレス指定される。また、リード、ライトの指定はリード信号ＴＲＤ、ライト信号ＴＷＲにより行われる。そしてテスト用バッファＴＳＢの各ビットには図１０に示すように、ＴＸＭＯＤＥ、ＸＣＶＲＳＥＬＥＣＴ、ＴＥＲＭＳＥＬＥＣＴ・・・・・ＴＸＳＴＡＲＴなどが割り当てられている。
【００８５】
例えばＴＸＭＯＤＥは通信シーケンサＣＳＱの送信モードを設定するビットである。ＴＸＭＯＤＥが「０」に設定されると、通信シーケンサＣＳＱは４バイト（広義には複数バイト）の送信データを送信して停止する。一方、ＴＸＭＯＤＥが「１」に設定されると、ＣＳＱはＴｘＢｕｆ０に蓄積された１バイトの送信データを送信し続ける。
【００８６】
またＸＣＶＲＳＥＬＥＣＴ、ＴＥＲＭＳＥＬＥＣＴ、ＯＰＭＯＤＥ１・・・・ＳＵＳＰＥＮＤ等は、マクロブロックＭＢ２の入力端子（Ｍ２ＩＮ）に所望の信号レベル（Ｈレベル、Ｌレベル）を設定するためのビットである。またＭｏｎＲＸＡＣＴＩＶＥ、ＭｏｎＲＸＥＲＲＯＲ、ＭｏｎＬＩＮＥＳＴＡＴＥ１、ＭｏｎＬＩＮＥＳＴＡＴＥ０等は、マクロブロックＭＢ２の出力端子（Ｍ２ＯＵＴ）の信号レベルをモニタするためのビットである。
【００８７】
またＴＸＳＴＡＲＴは通信シーケンサＣＳＱに対して送信（テスト用送信）の開始を指示するためのビットであり、ＴＸＳＴＡＲＴを「１」に設定すると送信が開始される。そして送信が完了するとＴＸＳＴＡＲＴは「０」にクリアされる。またＴＸＭＯＤＥが「１」の時にＴＸＳＴＡＲＴに「０」を書き込むと送信が停止する。
【００８８】
さて集積回路においては端子数が増加すると製造コストの増加を招く。このためテスト端子についてもその本数をなるべく少なくできることが望ましい。そこで本実施形態では、図９のテスト端子ＴＰＩ、ＴＰＯの本数を以下に述べるような手法で減少させている。
【００８９】
例えばマクロブロックＭＢ２のテストに必要な入力信号がＭビットであったとする。この場合に本実施形態では図１１（Ａ）（Ｂ）に示すように、テスト用バッファＴＳＢが、このＭビットのテスト入力信号を、Ｋ本（Ｍ＞Ｋ。Ｍ、Ｋは自然数又は２以上の整数）のテスト入力端子ＴＰＩからＫビット毎に入力して蓄積する。そして、蓄積した信号をテスト入力信号ＴＩＮ２としてセレクタＳＥＬ１に出力する。このようにすることで、本来はＭ本のテスト入力端子ＴＰＩが必要であるのに、これをＫ本に減らすことができる。
【００９０】
例えば図１０において、ＸＣＶＲＳＥＬＥＣＴ〜ＳＵＳＰＥＮＤの全てのビットをＴＰＩとして外部端子に設定すると、１２本（Ｍ本）の端子が必要になってしまう。これに対して図１１（Ａ）（Ｂ）では、テスト用バッファＴＳＢが、１２ビット（Ｍビット）のテスト入力信号（ＸＣＶＲＳＥＬＥＣＴ〜ＳＵＳＰＥＮＤ）をＴＰＩから４ビット（Ｋビット）毎に取り込んで蓄積している。これによりＴＰＩの本数を４本にすることができ、集積回路の端子数を減らすことができる。
【００９１】
また送信データ信号や受信データ信号のビット数がＮビットであったとする。この場合に本実施形態では図１１（Ｃ）（Ｄ）に示すように、テスト用送信バッファＴＸＢが、このＮビットの送信データ信号（テスト入力信号）を、Ｋ本（Ｎ＞Ｋ。Ｎ、Ｋは自然数又は２以上の整数）のテスト入力端子ＴＰＩからＫビット毎に入力して蓄積する。そして蓄積した信号を、テスト入力信号ＴＩＮ１としてセレクタＳＥＬ１に出力する。このようにすることで、本来はＮ本のテスト入力端子ＴＰＩが必要であるのに、これをＫ本に減らすことができる。また図１１（Ｃ）（Ｄ）では、テスト用受信バッファＲＸＢが、マクロブロックＭＢ２からのＮビットの受信データ信号（テスト出力信号）を蓄積し、蓄積した受信データ信号をＫビット毎にＫ本のテスト出力端子ＴＰＯに出力する。このようにすることで、本来はＮ本のテスト出力端子ＴＰＯが必要であるのに、これをＫ本に減らすことができる。
【００９２】
例えば図１０において、ＴｘＢｕｆ０［７］〜ＴｘＢｕｆ０［０］の全てのビットをＴＰＩとして外部端子に設定し、ＲｘＢｕｆ０［７］〜ＲｘＢｕｆ０［０］の全てのビットをＴＰＯとして外部端子に設定すると、ＴＰＩ、ＴＰＯの本数がそれぞれ８本（Ｎ本）になり、合計で１６本の端子が必要になってしまう。これに対して図１１（Ｃ）（Ｄ）では、送信バッファＴＸＢが、８ビット（Ｎビット）の送信データ信号を４ビット（Ｋビット）毎にＴＰＩから入力して蓄積している。また、受信バッファＲＸＢが、８ビットの受信データ信号を４ビット毎にＴＰＯに出力している。これによりＴＰＩ、ＴＰＯの本数をそれぞれ４本（Ｋ本）にすることができ、集積回路の端子数を減らすことができる。
【００９３】
更に本実施形態では図９、図１０に示すように、４本（Ｋ本）の端子ＴＰＩ、ＴＰＯをバッファＴＸＢ、ＲＸＢ、ＴＳＢに共通接続し、アドレス信号ＴＡＤを用いてこれらのバッファＴＸＢ、ＲＸＢ、ＴＳＢの各ビットのアドレス指定を行っている。これにより集積回路の端子数を更に減らすことに成功している。
【００９４】
５．３ 通信シーケンサ
図１２に通信シーケンサＣＳＱの構成例を示す。但し通信シーケンサＣＳＱの構成は図１２に示すものに限定されない。
【００９５】
通信シーケンサＣＳＱは送信シーケンサＴＳＱを含む。このＴＳＱはマクロブロックＭＢ２との間でハンドシェークによる送信処理を行うためのシーケンサである。具体的には送信シーケンサＴＳＱは、送信データ信号ＤＡＴＡＩＮが有効であることを示す信号ＴＸＶＡＬＩＤ（送信開始信号）をマクロブロックＭＢ２に出力する。そしてＭＢ２は、ＴＸＶＡＬＩＤのアクティブ期間に存在するＤＡＴＡＩＮを１つのパケットと見なす。この信号ＴＸＶＡＬＩＤは図９において、信号ＴＩＮ１としてＳＥＬ１を介してＭＢ２に出力される。
【００９６】
また送信シーケンサＴＳＱは、ＤＡＴＡＩＮのバッファリングが完了したことを示す信号ＴＸＲＥＡＤＹを、ＭＢ２から受ける。この信号ＴＸＲＥＡＤＹは図９において、ＭＢ２からＳＥＬ２を介して信号ＴＯＵＴ１として送信シーケンサＴＳＱに入力される。
【００９７】
そして送信シーケンサＴＳＱは制御信号ＴＣＴＬ（送信開始信号等）を用いてテスト用送信バッファＴＸＢを制御する。具体的には、送信バッファＴＸＢによるテスト入力端子ＴＰＩからの信号ＴＩの蓄積処理を制御する。また送信バッファＴＸＢによるマクロブロックＭＢ２への信号ＤＡＴＡＩＮの出力処理を制御する。この場合に本実施形態では、信号ＤＡＴＡＩＮの出力処理の際のクロック周波数ＣＦ１（例えば６０ＭＨｚ）よりも遅いクロック周波数ＣＦ２で、送信バッファＴＸＢに信号ＴＩを蓄積するようにしている。このようにすれば、信号ＴＩの蓄積処理を、遅いクロック周波数ＣＦ２を用いて余裕を持ってできるようになる。従って、テスト入力端子ＴＰＩに大きな寄生容量が寄生している場合にも、バラツキの少ない安定したテスト結果を得ることができる。
【００９８】
通信シーケンサＣＳＱは受信シーケンサＲＳＱを含む。このＲＳＱはマクロブロックＭＢ２との間でハンドシェークによる受信処理を行うためのシーケンサである。具体的には受信シーケンサＲＳＱは、バスにアクティビティがあることを示す信号ＲＸＡＣＴＩＶＥや、受信データ信号ＤＡＴＡＯＵＴが有効であることを示す信号ＲＸＶＡＬＩＤや、パケット受信中にエラーがあったことを示す信号ＲＸＥＲＲＯＲを、マクロブロックＭＢ２から受ける。これらの信号ＲＸＡＣＴＩＶＥ、ＲＸＶＡＬＩＤ、ＲＸＥＲＲＯＲは、図９においてＭＢ２からＳＥＬ２を介して信号ＴＯＵＴ１として受信シーケンサＲＳＱに入力される。
【００９９】
そして受信シーケンサＲＳＱは制御信号ＲＣＴＬを用いてテスト用受信バッファＲＸＢを制御する。具体的には、受信バッファＲＸＢによるマクロブロックＭＢ２からの信号ＤＡＴＡＯＵＴの蓄積処理を制御する。また受信バッファＲＸＢによるテスト出力端子ＴＰＯへの信号ＴＯの出力処理を制御する。この場合に本実施形態では、信号ＤＡＴＡＯＵＴの蓄積処理の際のクロック周波数ＣＦ１（例えば６０ＭＨｚ）よりも遅いクロック周波数ＣＦ３で（ＣＦ３はＣＦ２と同じでもよい）、信号ＴＯを出力するようにしている。このようにすれば、信号ＴＯの出力処理を、遅いクロック周波数ＣＦ３を用いて余裕を持ってできるようになる。従って、テスト出力端子ＴＰＯに大きな寄生容量が寄生している場合にも、バラツキの少ない安定したテスト結果を得ることができる
次に図１３、図１４の波形図を用いて、テスト回路ＴＣ及び通信シーケンサＣＳＱの詳細な動作について説明する。
【０１００】
まずＣ１に示すように外部のテスタがテスト端子を用いて、アドレス信号ＴＡＤを０ｘＢに設定し、ライト信号ＴＷＲをアクティブ（Ｌレベル）にすると共に信号ＴＩを０ｘ０に設定することで、図１０のＰＬＬＳＥＬＥＣＴ、ＯＳＣＥＮＢ、ＣＬＫＳＥＬＥＣＴ１、ＣＬＫＳＥＬＥＣＴ０が全て「０」に設定される。そしてＣ２に示すようにテスタが、ＴＡＤを０ｘ８に設定し、ＴＷＲをアクティブにすると共にＴＩを０ｘ０に設定することで、図１０のＴＸＭＯＤＥが「０」に設定される。これにより、４バイト（複数バイト）の送信データ信号を連続して送信するモードに通信シーケンサＣＳＱが設定される。
【０１０１】
次にＣ３に示すようにテスタが、アドレス信号ＴＡＤを０ｘ０〜０ｘ７に設定し、ライト信号ＴＷＲをアクティブにすると共にＴＩを０ｘＦに設定することで、図１０の送信バッファＴＸＢの４段のバッファＴｘＢｕｆ０〜ＴｘＢｕｆ３の全てのビットに「１」が書き込まれる。この場合にこの書き込み処理は遅いクロック周波数ＣＦ２で行われる。そしてＣ４に示すようにテスタが、アドレス信号ＴＡＤを０ｘＦに設定し、ライト信号ＴＷＲをアクティブにすると共に信号ＴＩを０ｘ１に設定することで、図１０のＴＸＳＴＡＲＴに「１」が設定される。これにより通信シーケンサＣＳＱによる自動送信処理が開始する。
【０１０２】
図１４は、図１３のＣ５に示す部分を拡大した波形図である。通信シーケンサＣＳＱ（送信シーケンサＴＳＱ）は、送信処理が開始すると図１４のＤ１に示すように信号ＴＸＶＡＬＩＤをアクティブにし、Ｄ２に示すようにマクロブロックＭＢ２が信号ＴＸＲＥＡＤＹをアクティブにする。そしてＤ３に示す送信データ信号ＤＡＴＡＩＮ（ＦＦ）がＭＢ２に送信される。
【０１０３】
マクロブロックＭＢ２は、送信データ信号ＤＡＴＡＩＮを受けると、Ｄ４に示すように、差動信号ＤＰ、ＤＭを用いてＵＳＢバス上での送信処理を開始する。そしてループバックモードに設定されたマクロブロックＭＢ２は、自身が送信した送信データ信号を、ループバックモードで受信データ信号として受信する。そしてＤ５に示すようにマクロブロックＭＢ２は信号ＲＸＡＣＴＩＶＥをアクティブにする。その後、ＭＢ２はＤ６、Ｄ７に示すように信号ＲＸＶＡＬＩＤをアクティブにする。すると、これを受けた通信シーケンサＣＳＱ（受信シーケンサＲＳＱ）は、Ｄ８、Ｄ９に示すＭＢ２からの受信データ信号ＤＡＴＡＯＵＴ（ＦＦ）をテスト用受信バッファＲＸＢに蓄積する。この場合にこの蓄積処理は速いクロック周波数ＣＦ１で行われる。
【０１０４】
その後、図１３のＣ６に示すようにテスタが、アドレス信号ＴＡＤを０ｘ０〜０ｘ７に設定し、リード信号ＴＲＤをアクティブにすることで、Ｃ７に示すように受信バッファＲＸＢに蓄積された受信データ信号ＴＯがテスト出力端子ＴＰＯを介してテスタにより読み出される。この場合にこの読み出し処理は遅いクロック周波数ＣＦ３により行われる。そして、テスタが、読み出された値と期待値との比較処理を行い、期待値と一致していればテストを合格とし、一致していなければ不合格とする。このようにすることテストが完了する。
【０１０５】
６．マクロブロック
図１５にマクロブロックＭＢ１の一例を示す。なお本実施形態のマクロブロックＭＢ１は図１５に示す構成に限定されるものではない。図１５のマクロブロックＭＢ１は、ＳＩＥ（Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ Ｅｎｇｉｎｅ）３０、エンドポイント管理回路４０、バッファ管理回路５０、バッファ６０、バルク転送管理回路７０、ＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓｓ Ｃｏｎｔｒｏｌｌｅｒ）８０を含む。
【０１０６】
ＳＩＥ３０は、ＵＳＢのパケット転送処理などの種々の処理を行う回路である。このＳＩＥ３０（広義には第１のインターフェース回路）はパケットハンドラ回路３２、サスペンド＆レジューム制御回路３４、トランザクション管理回路３６を含む。ここでパケットハンドラ回路３２は、ヘッダ及びデータからなるパケットの組み立て（生成）や分解などを行ったり、ＣＲＣの生成や解読を行う。またサスペンド＆レジューム制御回路３４は、サスペンドやレジューム時のシーケンス制御を行う。またトランザクション管理回路３６は、トークン、データ、ハンドシェークなどのパケットにより構成されるトランザクションを管理する。そしてトランザクション管理回路３６は、トークンパケットを受信した場合には、自分宛か否かを確認し、自分宛の場合には、データパケットの転送処理を行い、その後に、ハンドシェークパケットの転送処理を行う。
【０１０７】
エンドポイント管理回路４０は、バッファ６０の各記憶領域の入り口となるエンドポイントを管理する回路であり、エンドポイントの属性情報を記憶するレジスタ（レジスタセット）などを含む。
【０１０８】
バッファ管理回路５０は、例えばＲＡＭなどで構成されるバッファ６０を管理する回路である。より具体的には、書き込みアドレスや読み出しアドレスを生成し、バッファ６０へのデータの書き込み処理やバッファ６０からのデータの読み出し処理を行う。
【０１０９】
バッファ６０（パケットバッファ、パケット記憶手段）は、ＵＳＢを介して転送されるデータ（パケット）を一時的に記憶するものであり、ＵＳＢ（第１のバス）でのデータ転送速度と、ＥＢＵＳ（第２のバス）でのデータ転送速度との速度差を補償する機能などを有する。なお、ＥＢＵＳは、ハードディスクドライブ、光ディスクドライブ、ＭＰＥＧエンコーダ、ＭＰＥＧデコーダなどの外部デバイスに接続される外部バスである。
【０１１０】
バルク転送管理回路７０は、ＵＳＢにおけるバルク転送を管理するための回路である。またＤＭＡＣ８０（広義には第２のインターフェース回路）は、ＥＢＵＳを介して外部デバイスとの間でＤＭＡ転送を行うためのＤＭＡコントローラである。
【０１１１】
図１６にマクロブロックＭＢ２の一例を示す。なお本実施形態のマクロブロックＭＢ２は図１６に示す構成に限定されるものではない。
【０１１２】
マクロブロックＭＢ２は、データハンドラ回路９０、クロック生成回路９２、ＨＳ（Ｈｉｇｈ Ｓｐｅｅｄ）回路９４、ＦＳ（Ｆｕｌｌ Ｓｐｅｅｄ）回路９６を含む。これらの回路は論理層回路である。またＭＢ２は、物理層回路（ＰＨＹ）であるアナログフロントエンド回路９８（送受信回路）を含む。
【０１１３】
データハンドラ回路９０は、ＵＳＢ２．０等に準拠したデータ転送のための種々の処理を行う。より具体的には、送信時には、送信データにＳＹＮＣ（ＳＹＮＣｈｒｏｎｉｚａｔｉｏｎ）、ＳＯＰ（Ｓｔａｒｔ Ｏｆ Ｐａｃｋｅｔ）、ＥＯＰ（Ｅｎｄ Ｏｆ Ｐａｃｋｅｔ）を付加する処理や、ビットスタッフィング処理等を行う。一方、受信時には、受信データのＳＹＮＣ、ＳＯＰ、ＥＯＰを検出し、削除する処理や、ビットアンスタッフィング処理などを行う。更に、データハンドラ回路９０は、データの送受信を制御するための各種のタイミング信号を生成する処理も行う。
【０１１４】
ＵＳＢ２．０では、ＨＳモード（広義には第１の転送モード）とＦＳモード（広義には第２の転送モード）が定義されている。ＨＳモードは、ＵＳＢ２．０により新たに定義された転送モードである。ＦＳモードは、従来のＵＳＢ１．１で既に定義されている転送モードである。
【０１１５】
クロック生成回路９２は、ＨＳ用の４８０ＭＨｚのクロックや、６０ＭＨｚのシステムクロックなどの種々の周波数のクロックを生成する回路であり、ＯＳＣ、ＰＬＬ４８０Ｍ、ＰＬＬ６０Ｍを含む。
【０１１６】
ここでＯＳＣ（発振回路）は、例えば外部振動子との組み合わせによりベースクロックを生成する。ＰＬＬ４８０Ｍは、ＯＳＣ（発振回路）で生成されたベースクロックに基づいて、ＨＳモードで必要な４８０ＭＨｚのクロックと、ＦＳモードやシステムクロックに必要な６０ＭＨｚのクロックを生成するＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）である。ＰＬＬ６０Ｍは、ＯＳＣ（発振回路）で生成されたベースクロックに基づいて、ＦＳモードやシステムクロックに必要な６０ＭＨｚのクロックを生成するＰＬＬである。
【０１１７】
ＨＳ回路９４は、データ転送速度が４８０ＭｂｐｓとなるＨＳモードでのデータの送受信を行うためのロジック回路である。一方、ＦＳ回路９６は、データ転送速度が１２ＭｂｐｓとなるＦＳモードでのデータの送受信を行うためのロジック回路である。
【０１１８】
アナログフロントエンド回路９８（送受信回路）は、ＦＳモードやＨＳモードでの送受信を行うためのドライバやレシーバを含むアナログ回路であり、差動信号ＤＰ、ＤＭを用いて送受信処理を行う。このアナログフロントエンド回路９８には、ＨＳモードでの送受信を行うためのＨＳモード用ドライバ及びレシーバと、ＦＳモードで送受信を行うためのＦＳモード用ドライバ及びレシーバを含ませることができる。
【０１１９】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１２０】
例えばテスト回路、第１、第２のマクロブロックの構成は、図２、図７、図９、図１５、図１６等で説明した構成に限定されず、種々の変形実施が可能である。
【０１２１】
また本実施形態で説明したセレクタＳＥＬ１、ＳＥＬ２、ダミーのスキャン用フリップフロップＤＳＦＦ、通信シーケンサＣＳＱ、テスト用送信バッファＴＸＢ、テスト用受信バッファＲＸＢ、テスト用バッファＴＳＢと均等な回路を用いる場合も、本発明の均等な範囲に含まれる。
【０１２２】
また、明細書又は図面中の記載において広義な用語（通信マクロブロック仕様、第１のインターフェース回路、第２のインターフェース回路、第１の転送モード、第２の転送モード、（Ｉ−Ｊ）個、複数段、複数バイト等）として引用された用語（ＵＴＭＩ、ＳＩＥ、ＤＡＭＣ、ＨＳモード、ＦＳモード、３個、４段、４バイト等）は、明細書又は図面中の他の記載においても広義な用語に置き換えることができる。
【０１２３】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】図１（Ａ）（Ｂ）はマクロブロックを含む集積回路のテスト手法についての説明図である。
【図２】本実施形態のテスト回路の構成例である。
【図３】図３（Ａ）（Ｂ）はテスト回路の動作説明図である。
【図４】マクロブロック及びテスト回路にスキャンパスを設定する手法の説明図である。
【図５】図５（Ａ）（Ｂ）はスキャン手法の説明図である。
【図６】スキャン手法を利用したテスト方法のフローチャートである。
【図７】ダミーのスキャン用ＦＦを含むテスト回路の例である。
【図８】図８（Ａ）（Ｂ）（Ｃ）はダミーのスキャン用ＦＦの説明図である。
【図９】本実施形態のテスト回路の詳細例である。
【図１０】バッファのアドレスマップの例である。
【図１１】図１１（Ａ）〜（Ｄ）は本実施形態のテスト用バッファ、テスト用送信バッファ、テスト用受信バッファの説明図である。
【図１２】通信シーケンサの構成例である。
【図１３】テスト回路や通信シーケンサの動作を説明する波形図である。
【図１４】テスト回路や通信シーケンサの動作を説明する波形図である。
【図１５】マクロブロックＭＢ１の一例である。
【図１６】マクロブロックＭＢ２の一例である。
【符号の説明】
ＭＢ１ 第１のマクロブロック、ＭＢ２ 第２のマクロブロック、
ＳＥＬ１ 第１のセレクタ、ＳＥＬ２ 第２のセレクタ、
ＴＣ テスト回路、ＳＳ１、ＳＳ２ 選択信号、
Ｍ１ＯＵＴ ＭＢ１の出力信号、Ｍ１ＩＮ ＭＢ１の入力信号、
Ｍ２ＩＮ ＭＢ２の入力信号、Ｍ２ＯＵＴ ＭＢ２の出力信号、
ＴＩＮ テスト入力信号、ＴＯＵＴ テスト出力信号、
ＴＰＩ テスト入力端子、ＴＰＯ テスト出力端子、
ＳＱ ＳＥＬ１の出力信号、
ＤＳＦＦ、ＤＳＦＦ１〜ＤＳＦＦ３ ダミーのスキャン用フリップフロップ、
ＣＳＱ 通信シーケンサ、ＴＸＢ テスト用送信バッファ、
ＲＸＢ テスト用受信バッファ、ＴＳＢ テスト用バッファ、
ＤＥＣ デコーダ、ＰＨＹ 物理層回路、
１０、１２、１４ 接続部分、３０ ＳＩＥ、３２ パケットハンドラ回路、
３４ サスペンド＆レジューム回路、３６ トランザクション管理回路
４０ エンドポイント管理回路、５０ バッファ管理回路、６０ バッファ、
７０ バルク転送管理回路、８０ ＤＭＡＣ、
９０ データハンドラ回路、９２ クロック生成回路、９４ ＨＳ回路、
９６ ＦＳ回路、９８ アナログフロントエンド回路、
【発明の属する技術分野】
本発明は、テスト回路、集積回路及びテスト方法に関する。
【０００２】
【背景技術】
近年、集積回路は大規模化しており、集積回路が含む全ての回路の故障（結線不良、素子不良）を検出しようとすると、テストパターンが複雑になってしまい、テストパターン開発の長期化や高コスト化を招く。このような問題を解決するものとしてスキャン手法と呼ばれるテスト手法が知られている。
【０００３】
【特許文献１】
特開２００１−１８３４２４号公報
【０００４】
【発明が解決しようとする課題】
このスキャン手法では、論理設計が終わり、回路のネットリストを生成した後、回路（ネットリスト）にスキャン用フリップフロップ（スキャン用回路）を挿入する。より具体的には、回路中のフリップフロップ（以下、適宜ＦＦと呼ぶ）をスキャン用ＦＦに置き換える。そしてスキャン用ＦＦを含むネットリストを用いて故障シミュレーションを行い、テストパターンを作成（自動生成）する。そしてこのテストパターンを用いて試作品や量産品のテストを行う。
【０００５】
しかしながら、このスキャン手法を用いても、大規模な集積回路においては、テストパターンの作成や故障検出率の向上が難しくなってきている。特に、近年、特定機能を有する回路をブロック化し、このブロック化された回路ブロックであるマクロブロック（マクロセル）を接続することで、集積回路を設計する手法が主流となっている。例えばＵＳＢ２．０のＵＴＭＩ（ＵＳＢ２．０ Ｔｒａｎｓｃｅｉｖｅｒ Ｍａｃｒｏｃｅｌｌ Ｉｎｔｅｒｆａｃｅ）仕様に準拠したマクロブロックと、このＵＴＭＩを制御する回路（Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ Ｅｎｇｉｎｅ）やユーザのカスタム回路を含む制御用マクロブロックとを接続することで、ＵＳＢ２．０機能を有する特定用途の集積回路（ＡＳＩＣ）を設計できる。この場合に、各マクロブロックのそれぞれについてのテストパターンを作成することは比較的容易だが、マクロブロック間の接続部分の故障（結線不良）を検出するテストパターンの作成は容易ではないという課題がある。
【０００６】
また集積回路では、端子数が膨大になっており、この端子数をなるべく減らす必要があるという課題もある。従って、テスト端子の本数もなるべく少なくできることが望ましい。
【０００７】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、テストパターン作成の容易化等を実現できるテスト回路、これを含む集積回路、及びこれを用いたテスト方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、複数のマクロブロックを含む集積回路のためのテスト回路であって、その第１の入力に、第１のマクロブロックからの出力信号が入力され、その第２の入力に、第２のマクロブロック用のテスト入力信号が入力される第１のセレクタと、その第１の入力に、第１のセレクタからの出力信号が入力され、その第２の入力に、第２のマクロブロックからの出力信号が入力される第２のセレクタとを含み、第１のマクロブロックをテストする第１のテストモード時には、前記第１のセレクタが、その第１の入力に入力された第１のマクロブロックからの出力信号を第２のセレクタの第１の入力に出力し、前記第２のセレクタが、その第１の入力に入力された第１のセレクタからの出力信号を第１のマクロブロックに出力し、第２のマクロブロックをテストする第２のテストモード時には、前記第１のセレクタが、その第２の入力に入力された第２のマクロブロック用のテスト入力信号を第２のマクロブロックに出力し、前記第２のセレクタが、その第２の入力に入力された第２のマクロブロックからの出力信号を第２のマクロブロック用のテスト出力信号として出力するテスト回路に関係する。
【０００９】
本発明では、第１のテストモード時には、第１のマクロブロックからの出力信号が、第１、第２のセレクタを介して第２のマクロブロックに出力されるようになる。一方、第２のテストモード時には、第２のマクロブロック用のテスト入力信号が第２のマクロブロックに出力され、第２のマクロブロックからの出力信号が第２のマクロブロック用のテスト出力信号として出力されるようになる。
【００１０】
このようにすれば、例えば、第１のテストモードを用いることで、第１のマクロブロックとテスト回路との接続部分の故障検出が可能になる。また、第２のテストモードを用いることで、テスト回路と第２のマクロブロックとの接続部分の故障検出が可能になる。これにより、第１、第２のマクロブロック間の接続部分の故障検出が可能になる。
【００１１】
なお通常動作モード（第１、第２のテストモードではないモード）においては、第１のセレクタが、その第１の入力に入力された第１のマクロブロックからの出力信号を第２のマクロブロックに出力し、第２のセレクタが、その第２の入力に入力された第２のマクロブロックからの出力信号を第１のマクロブロックに出力してもよい。
【００１２】
また第２のマクロブロック用のテスト入力信号は、テスト入力端子から入力してもよいし、他の回路から入力してもよい。また第２のマクロブロック用のテスト出力信号は、テスト出力端子に出力してもよいし、他の回路に出力してもよい。また第１のセレクタの出力信号を他の回路を介して第２のセレクタの第１の入力に入力してもよい。また第１、第２のセレクタが備える入力は、第１、第２の入力に限定されず、３以上の入力を備えていてもよい。
【００１３】
また本発明では、テスト回路に対して第１のマクロブロックと共にスキャンパスが設定され、前記第１のテストモードが、前記スキャンパスを用いてスキャン手法でテストを行うスキャンモードであってもよい。
【００１４】
ここでスキャンパスが設定されるとは、例えば、スキャンイン端子（１又は複数本）からスキャン用フリップフロップ（スキャン回路）を介してスキャンアウト端子（１又は複数本）に至るパスが設定されることをいう。
【００１５】
また本発明では、第１のマクロブロックからテスト回路への出力信号の本数がＩ本であり、テスト回路から第１のマクロブロックへの入力信号の本数がＪ本（Ｉ＞Ｊ）である場合に、第１のセレクタからのＩ本の出力信号のうちの（Ｉ−Ｊ）本の出力信号を保持する（Ｉ−Ｊ）個のダミーのスキャン用フリップフロップを含み、前記スキャンモード時において、前記ダミーのスキャン用フリップフロップが、保持された出力信号をスキャンパスを介して出力するようにしてもよい。
【００１６】
このようにすれば、第１のマクロブロックからのＩ本の出力信号（第１〜第Ｉの出力信号）のうち、（Ｉ−Ｊ）本の出力信号（第Ｊ〜第Ｉの出力信号）の結線不良等も効率良く調べることが可能になる。
【００１７】
また本発明では、Ｍビットの第２のマクロブロック用のテスト入力信号を、Ｋ本（Ｍ＞Ｋ）のテスト入力端子からＫビット毎に入力して蓄積し、蓄積したテスト入力信号を第１のセレクタに出力するテスト用バッファを含むようにしてもよい。
【００１８】
なおテスト用バッファが、蓄積したＬビットの第２のマクロブロック用のテスト出力信号を、Ｋ本（Ｌ＞Ｋ）のテスト出力端子からＫビット毎に出力するようにしてもよい。
【００１９】
また本発明では、第２のマクロブロックが、データ通信用の物理層回路を含むマクロブロックであり、第２のマクロブロックとの間で所定の通信手順で送受信処理を行うための通信シーケンサを含み、前記通信シーケンサが、前記第２のテストモード時において、第２のマクロブロックへの送信データ信号を、第１のセレクタを介して第２のマクロブロックに送信する処理を行い、第２のマクロブロックからの受信データ信号を、第２のセレクタを介して第２のマクロブロックから受信する処理を行うようにしてもよい。
【００２０】
このようにすれば、第２のマクロブロックとの間の送受信処理が通信シーケンサにより自動的に行われるようになるため、テスト効率を向上できる。なお、通信シーケンサが、送信処理機能と受信処理機能のいずれか一方のみを持つようにしてもよい。
【００２１】
また本発明では、第２のマクロブロックへの送信データ信号を蓄積するテスト用送信バッファと、第２のマクロブロックからの受信データ信号を蓄積するテスト用受信バッファとを含んでもよい。
【００２２】
このようにすれば、例えば、遅い周波数のクロック周波数で送信データ信号や受信データ信号を蓄積することも可能になり、より信頼性の高いテストを実現できる。なおテスト用送信バッファとテスト用受信バッファのいずれか一方のみを設けるようにしてもよい。
【００２３】
また本発明では、前記テスト用送信バッファが、テスト入力端子から入力された送信データ信号を蓄積し、前記通信シーケンサが、前記テスト用送信バッファによる送信データ信号の蓄積が完了した後に、蓄積された送信データ信号を、第１のセレクタを介して第２のマクロブロックに送信する処理を行うと共に、ループバックモードに設定された第２のマクロブロックからの受信データ信号を受信する処理を行い、前記テスト用受信バッファが、受信された受信データ信号を蓄積し、蓄積した受信データ信号をテスト出力端子に出力するようにしてもよい。
【００２４】
このようにすれば、テスト用送信バッファの送信データ信号を第２のマクロブロックに送信し、第２のマクロブロックからの受信データ信号をテスト用受信バッファに受信するという一連の送受信処理を自動的に行えるようになり、テスト効率を向上できる。
【００２５】
また本発明では、前記テスト用送信バッファが、第２のマクロブロックへのＮビットの送信データ信号をＫ本（Ｎ＞Ｋ）のテスト入力端子からＫビット毎に入力し、前記テスト用受信バッファが、第２のマクロブロックからのＮビットの受信データ信号を蓄積し、蓄積した受信データ信号をＫビット毎にＫ本のテスト出力端子に出力するようにしてもよい。
【００２６】
また本発明は、上記のいずれかのテスト回路と、前記第１のマクロブロックと、前記第２のマクロブロックとを含む集積回路に関係する。
【００２７】
なお集積回路は、第１、第２のマクロブロック以外のマクロブロックを含んでもよい。
【００２８】
また本発明は、その第１の入力に、第１のマクロブロックからの出力信号が入力され、その第２の入力に、第２のマクロブロック用のテスト入力信号が入力される第１のセレクタと、その第１の入力に、第１のセレクタからの出力信号が入力され、その第２の入力に、第２のマクロブロックからの出力信号が入力される第２のセレクタとを含むテスト回路を用いたテスト方法であって、第１のマクロブロックをテストする第１のテストモード時には、第１のセレクタの第１の入力に入力された第１のマクロブロックからの出力信号を、第２のセレクタの第１の入力に出力し、第２のセレクタの第１の入力に入力された第１のセレクタからの出力信号を、第１のマクロブロックに出力し、第２のマクロブロックをテストする第２のテストモード時には、第１のセレクタの第２の入力に入力された第２のマクロブロック用のテスト入力信号を、第２のマクロブロックに出力し、第２のセレクタの第２の入力に入力された第２のマクロブロックからの出力信号を、第２のマクロブロック用のテスト出力信号として出力するテスト方法に関係する。
【００２９】
また本発明では、テスト回路に対して第１のマクロブロックと共にスキャンパスを設定し、前記第１のテストモード時において、スキャンパスを用いてスキャン手法でテストを行うようにしてもよい。
【００３０】
また本発明では、第１のマクロブロックからテスト回路への出力信号の本数がＩ本であり、テスト回路から第１のマクロブロックへの入力信号の本数がＪ本（Ｉ＞Ｊ）である場合に、第１のセレクタからのＩ本の出力信号のうちの（Ｉ−Ｊ）本の出力信号を保持し、前記スキャンモード時において、保持された出力信号をスキャンパスを介して出力するようにしてもよい。
【００３１】
また本発明では、前記テスト回路が、第２のマクロブロックとの間で所定の通信手順で送受信処理を行うための通信シーケンサを含み、前記第２のテストモード時において、前記通信シーケンサを用いて、第２のマクロブロックへの送信データ信号を、第１のセレクタを介して第２のマクロブロックに送信し、第２のマクロブロックからの受信データ信号を、第２のセレクタを介して第２のマクロブロックから受信するようにしてもよい。
【００３２】
【発明の実施の形態】
以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３３】
１．マクロブロック間の接続部分の故障検出
図１（Ａ）に、複数のマクロブロックＭＢ１、ＭＢ２（マクロセル、回路ブロック）を接続することで構成される集積回路の例を示す。このような集積回路の故障検出を行う場合に、例えば図１（Ｂ）に示すようにマクロブロックＭＢ１内部の故障検出については、ＭＢ１にスキャンパスを設定して行う公知のスキャン手法により実現できる。またマクロブロックＭＢ２内部の故障検出についても、例えばテスト入力端子ＴＰＩからテスト入力信号ＴＩＮを入力し、その結果であるテスト出力信号ＴＯＵＴをテスト出力端子ＴＰＯから出力することで実現できる。
【００３４】
しかしながら、図１（Ｂ）に示す手法によっても、接続部分１０（Ｉ本の信号ＳＣ１２の結線及びＪ本の信号ＳＣ２１の結線）の故障検出は難しいという課題がある。即ち、マクロブロックＭＢ１にスキャンパスを設定してテストしたとしても、接続部分１０（信号ＳＣ１２、ＳＣ２１）の故障検出率を例えば９０パーセント以上にできるテストパターンの作成は困難である。このためテストパターン開発の長期化や高コスト化を招く。
【００３５】
また図１（Ｂ）の手法では、（Ｉ＋Ｊ）本のテスト端子ＴＰＩ、ＴＰＯを設ける必要があるため、端子数が増加してしまい、集積回路の高コスト化を招く。そこで、このようなマクロブロックＭＢ１、ＭＢ２間の接続部分１０の故障検出を容易化できるテスト回路の実現が望まれる。
【００３６】
２．テスト回路
図２に本実施形態のテスト回路ＴＣ及びこれを含む集積回路の構成例を示す。なお本実施形態のテスト回路ＴＣ及び集積回路は、図２に示す全ての構成要素を含む必要はなく、その一部を省略してもよい。また本実施形態の集積回路は３個以上のマクロブロックを含んでもよい。
【００３７】
図２においてマクロブロックＭＢ１、ＭＢ２は、１又は複数の特定機能を有する回路（例えば通信用回路、通信用回路を制御する回路、バスとのインターフェース回路、ＲＡＭ、ＣＰＵ、ＤＳＰ、液晶ドライバ、ＣＣＤコントローラ、或いはユーザのカスタム回路等）を有する回路ブロックである。
【００３８】
より具体的にはＭＢ２は、例えば通信用の物理層回路を含む通信用のマクロブロックであり、更に具体的にはＵＴＭＩ仕様（特定のインターフェース規格）に準拠したマクロブロックである。またＭＢ１は、例えばＭＢ２を制御する回路（ＳＩＥ）、バッファ、インターフェース回路、或いはユーザのカスタム回路などを含むマクロブロックである。別の言い方をすればＭＢ１は、ロジック回路により構成されるマクロブロックであり、ＭＢ２は、通信用物理層回路などのアナログ回路を含むマクロブロックである。
【００３９】
テスト回路ＴＣはセレクタＳＥＬ１（第１のセレクタ）を含む。ここでＳＥＬ１は、その第１の入力に、ＭＢ１（第１のマクロブロック）からの出力信号Ｍ１ＯＵＴが入力される。またその第２の入力に、ＭＢ２（第２のマクロブロック）用のテスト入力信号ＴＩＮが入力される。このＳＥＬ１の選択動作は選択信号ＳＳ１により制御される。
【００４０】
テスト回路ＴＣはセレクタＳＥＬ２（第２のセレクタ）を含む。ここでＳＥＬ２は、その第１の入力に、ＳＥＬ１からの出力信号ＳＱが入力される。また、その第２の入力に、ＭＢ２からの出力信号Ｍ２ＯＵＴが入力される。このＳＥＬ２の選択動作は選択信号ＳＳ２により制御される。
【００４１】
そして図３（Ａ）に示すようにＭＢ１をテストする第１のテストモード（例えばスキャンモード）では、セレクタＳＥＬ１が、その第１の入力に入力されたＭＢ１からの出力信号Ｍ１ＯＵＴ（例えばＩ本）を選択して、その出力信号ＳＱをＳＥＬ２の第１の入力に出力する。またセレクタＳＥＬ２が、その第１の入力に入力された第１のセレクタからの出力信号ＳＱを、入力信号Ｍ１ＩＮ（例えばＪ本）としてＭＢ１に出力する。図３（Ａ）に示すように、この第１のテストモードでは、端子ＤＴＩＮ（データ入力端子又はスキャンイン端子ＳＣＩＮ等）からテストパターン信号（論理テストパターン）を入力する。そして、端子ＤＴＯＵＴ（データ出力端子又はスキャンアウト端子ＳＣＯＵＴ等）から出力される結果と期待値とを比較して検証を行う。
【００４２】
一方、図３（Ｂ）に示すように、ＭＢ２をテストする第２のテストモードでは、ＳＥＬ１が、その第２の入力に入力されたＭＢ２用のテスト入力信号ＴＩＮ（例えばＩ本）を、入力信号Ｍ２ＩＮ（例えばＩ本）としてＭＢ２に出力する。またＳＥＬ２が、その第２の入力に入力されたＭＢ２からの出力信号Ｍ２ＯＵＴ（例えばＪ本）を、ＭＢ２用のテスト出力信号ＴＯＵＴ（例えばＪ本）として出力する。この第２のテストモードでは、端子ＴＰＩからテスト入力信号（論理テストパターン、送信データ信号）を入力する。そして端子ＴＰＯから出力されたテスト出力信号（論理テストパターンの結果、受信データ信号）と期待値とを比較して検証を行うことになる。
【００４３】
なお、第１、第２のテストモードではない通常動作モード（集積回路が通常に動作するモード）では、マクロブロックＭＢ１からの出力信号Ｍ１ＯＵＴは、セレクタＳＥＬ１を介してマクロブロックＭＢ２への入力信号Ｍ２ＩＮとしてＭＢ２に入力される。またマクロブロックＭＢ２からの出力信号Ｍ２ＯＵＴは、セレクタＳＥＬ２を介してマクロブロックＭＢ１への入力信号Ｍ１ＩＮとしてＭＢ１に入力される。
【００４４】
また、テスト入力信号ＴＩＮは、テスト入力端子ＴＰＩからバッファなどを介して入力される信号であってもよいし、図示しない回路（例えば後述する通信シーケンサ）から出力される信号であってもよい。またテスト出力信号ＴＯＵＴも、テスト出力端子ＴＰＯにバッファなどを介して出力してもよいし、図示しない回路（例えば通信シーケンサ）に出力してもよい。
【００４５】
図２の本実施形態のテスト回路ＴＣによれば、図３（Ａ）の第１のテストモードにより、マクロブロックＭＢ１とテスト回路ＴＣの接続部分１２の故障検出（結線不良）が可能になる。また図３（Ｂ）の第２のテストモードにより、テスト回路ＴＣとマクロブロックＭＢ２の接続部分１４の故障検出も可能になる。これにより、結局、図１で説明したマクロブロックＭＢ１、ＭＢ２間の接続部分１０の故障検出が可能になる。
【００４６】
しかも図３（Ａ）の第１のテストモードにより接続部分１２の故障を検出するテストパターンは比較的容易に作成（自動生成）できる。また図３（Ｂ）の第２のテストモードでの接続部分１４の故障検出も容易である。更にテスト入力信号ＴＩＮやテスト出力信号ＴＯＵＴを用いれば、マクロブロックＭＢ２が通信用物理層回路などのアナログ回路を含む場合にも、そのテストを容易化できる。従って本実施形態によれば、テストパターン開発期間の短縮化、低コスト化を図れるとと共に、故障検出率を高めて集積回路の信頼性を向上できる。
【００４７】
３．スキャン手法
図３（Ａ）の第１のテストモードはスキャン手法でテストを行うスキャンモードであることが望ましい。例えば図４に示すように、マクロブロックＭＢ１のみならずテスト回路ＴＣに対してもスキャンパスを設定する。即ち、マクロブロックＭＢ１内のフリップフロップのみならず、テスト回路ＴＣ内のフリップフロップもスキャン用ＦＦ（スキャン回路）に置き換えて、これらのスキャン用ＦＦをネットで結んでスキャンパス（スキャンチェーン）を構成する。別の言い方をすれば、マクロブロックＭＢ１及びテスト回路ＴＣを１つのマクロブロックＭＢ１２と見なして、ＭＢ１２のネットリストに対して、公知のスキャンテスト用ツールを用いてスキャン用ＦＦを挿入する（スキャンパスを設定する）。
【００４８】
例えば図５（Ａ）にフリップフロップＦＦ１、ＦＦ２、ＦＦ３と、組み合わせ論理回路ＣＭ１、ＣＭ２を含む回路を示す。この回路をスキャン手法でテストする場合には、図５（Ｂ）に示すように、フリップフロップＦＦ１、ＦＦ２、ＦＦ３を、セレクタＳＬ１、ＳＬ２、ＳＬ３を有するスキャン用フリップフロップＳＦＦ１、ＳＦＦ２、ＳＦＦ３に置き換える。また組み合わせ論理回路ＣＭ１、ＣＭ２を通る通常パスをバイパスするスキャンパスＳＣＰ１、ＳＣＰ２を設ける。
【００４９】
そして、まず、スキャンイネーブル信号ＳＣＥＮを第１のレベル（例えばＨレベル）に設定して、セレクタＳＬ１、ＳＬ２、ＳＬ３にスキャンパス側（ＳＣＩＮ側）を選択させる。そしてスキャンイン端子ＳＣＩＮからテストパターン信号をシリアルに順次入力して、フリップフロップＦＦ１、ＦＦ２、ＦＦ３に対してテストパターン信号を設定する。
【００５０】
次に、スキャンイネーブル信号ＳＣＥＮを第２のレベル（例えばＬレベル）に設定し、セレクタＳＬ１、ＳＬ２、ＳＬ３に通常パス側（ＤＩＮ側）を選択させる。そしてクロック信号ＣＫを例えば１クロックパルス分だけアクティブにして、フリップフロップＦＦ１、ＦＦ２の出力信号を組み合わせ回路ＣＭ１、ＣＭ２に入力すると共に、ＣＭ１、ＣＭ２の出力信号をＦＦ２、ＦＦ３に保持する。
【００５１】
次に、スキャンイネーブル信号ＳＣＥＮを第１のレベルに設定して、セレクタＳＬ１、ＳＬ２、ＳＬ３にスキャンパス側（ＳＣＩＮ側）を選択させる。そして、フリップフロップＦＦ１、ＦＦ２、ＦＦ３に保持されているテスト結果信号を、スキャンパスＳＣＰ１、ＳＣＰ２を介して、スキャンアウト端子ＳＣＯＵＴからシリアルに出力し、期待値と比較する。このようにすることで、フリップフロップＦＦ１、ＦＦ２、ＦＦ３及び組み合わせ論理回路ＣＭ１、ＣＭ２の素子不良や、これらの回路間の結線不良をテストできる。
【００５２】
図６にスキャン手法を用いるテスト方法のフローチャートを示す。まず回路設計を行い、設計した回路のネットリストを生成する（ステップＳ１、Ｓ２）。次に、公知のスキャンテスト用ツールを用いて、設計した回路にスキャンＦＦを挿入し、スキャンＦＦを含むネットリストを生成する（ステップＳ３、Ｓ４）。次に、スキャンＦＦを含むネットリストを用いて論理シミュレーションを行い、テストパターンを作成（自動生成）する（ステップＳ５、Ｓ６）。その後、回路のレイアウトを行い、マスクデータを生成する（ステップＳ７、Ｓ８）。そして、ステップＳ６で作成（自動生成）されたテストパターンを用いて、試作品又は量産品のテストを行う（ステップＳ９）。
【００５３】
以上のようなスキャン手法を用いると、マクロブロックの規模は若干大きくなるが、スキャンＦＦの間にある組み合わせ論理回路を切り出して部分的にテストできるようになるため、テストパターンの作成を容易化できると共に、故障検出率を向上できる。
【００５４】
そして本実施形態では図４に示すように、マクロブロックＭＢ１とテスト回路ＴＣを１つのマクロブロックＭＢ１２と見なして、マクロブロックＭＢ１及びテスト回路ＴＣに対して、スキャンイン端子ＳＣＩＮからスキャンアウト端子ＳＣＯＵＴに至るスキャンパスを設定している（スキャン用ＦＦを挿入している）。従って、マクロブロックＭＢ１とテスト回路ＴＣの間の接続部分１２の故障（結線不良）を高い故障検出率で検出できるテストパターンを容易に作成できるようになる。これによりテストパターン開発の期間短縮化、低コスト化を実現できる。
【００５５】
４．ダミーのスキャン用フリップフロップ
本実施形態では、図７に示すようにテスト回路ＴＣに１又は複数個のダミーのスキャン用フリップフロップＤＳＦＦを含ませることができる。
【００５６】
例えば図７では、マクロブロックＭＢ１からの出力信号Ｍ１ＯＵＴの本数がＩ本であり、テスト回路ＴＣからＭＢ１への入力信号の本数がＪ本（Ｉ＞Ｊ。Ｉ、Ｊは自然数又は２以上の整数）となっている。即ち出力信号Ｍ１ＯＵＴの本数の方が入力信号Ｍ１ＩＮの本数よりも多い。このように信号本数に違いがある場合において、テスト回路ＴＣ及びマクロブロックＭＢ１に一体的にスキャンパスを設定する図４の手法を実現するために、図７ではダミーのスキャン用フリップフロップＤＳＦＦをテスト回路ＴＣに含ませている。
【００５７】
より具体的には、セレクタＳＥＬ１からのＩ本の出力信号（第１〜第Ｉの出力信号）のうち、（Ｉ−Ｊ）本の出力信号（第Ｊ〜第Ｉの出力信号）を保持する（Ｉ−Ｊ）個のダミーのスキャン用フリップフロップＤＳＦＦをテスト回路ＴＣ内に設ける。そして、図４で説明したスキャンモード（第１のテストモード）時において、ダミーのスキャン用フリップフロップＤＳＦＦが、保持した出力信号をスキャンパス（スキャンイン端子からスキャン用フリップフロップを介してスキャンアウト端子に至るパス）を介して出力するようにする。即ち、ＤＳＦＦは、前段のスキャン用フリップフロップから入力された信号を保持し、保持した信号を後段のスキャン用フリップに出力する。
【００５８】
例えば図６のステップＳ２で生成されるネットリストに対して、図８（Ａ）に示すような３個（広義には（Ｉ−Ｊ）個）のダミーのフリップフロップＤＦＦ１、ＤＦＦ２、ＤＦＦ３を含ませておく。これらのＤＦＦ１、ＤＦＦ２、ＤＦＦ３のデータ端子Ｄには、セレクタＳＥＬ１からのＩ本の出力信号のうちの（Ｉ−Ｊ）本の出力信号ＤＩＮ１、ＤＩＮ２、ＤＩＮ３（第Ｊ〜第Ｉの出力信号）が接続される。
【００５９】
そして図６のステップＳ４、Ｓ５で説明したスキャン手法により、ネットリスト中のＤＦＦ１、ＤＦＦ２、ＤＦＦ３を図８（Ｂ）に示すようにダミーのスキャン用フリップフロップＤＳＦＦ１、ＤＳＦＦ２、ＤＳＦＦ３（通常動作モードにおいては意味をなさない無効なダミーのフリップフロップ）に置き換える。
【００６０】
そしてスキャンモード時に、ＳＬ１、ＳＬ２、ＳＬ３にＤＩＮ側を選択させて、信号ＤＩＮ１、ＤＩＮ２、ＤＩＮ３（セレクタＳＥＬ１或いはＳＥＬ１の後段のスキャン用フリップフロップからの（Ｉ−Ｊ）本の出力信号）を、ＤＦＦ１、ＤＦＦ２、ＤＦＦ３に保持させる。その後、ＳＬ１、ＳＬ２、ＳＬ３にＳＣＩＮ側を選択させて、ＳＣＩＮからＳＣＯＵＴに至るスキャンパスを介して、ＤＦＦ１、ＤＦＦ２、ＤＦＦ３（ＤＳＦＦ１〜ＤＳＦＦ３）に保持された信号ＤＩＮ１、ＤＩＮ２、ＤＩＮ３をシリアルに出力させる。
【００６１】
図８（Ｃ）には、マクロブロックＭＢ１及びテスト回路ＴＣに設定されるスキャンパスの様子が概念的に示されている。例えば図８（Ｃ）では、ＭＢ１からＴＣへの出力信号Ｍ１ＯＵＴ−１、Ｍ１ＯＵＴ−２が２本（Ｉ本）であり、ＴＣからＭＢ１への入力信号Ｍ１ＩＮが１本であるため、１個（Ｉ−Ｊ個）のダミーのスキャン用フリップフロップＤＳＦＦ１が設けられる。
【００６２】
そしてＳＥＬ１−１（第１のセレクタ）の第１の入力には、ＭＢ１内のフリップフロップＦＦ６からの出力信号Ｍ１ＯＵＴ−１が入力され、第２の入力には、テスト入力端子ＴＰＩ−１からのテスト入力信号ＴＩＮ−１が入力される。そしてＳＥＬ１−１の出力信号ＳＱ−１は、ＴＣ内に設けられたダミーのスキャン用フリップフロップＤＳＦＦ１のデータ端子に入力される。
【００６３】
またＳＥＬ１−２（第１のセレクタ）の第１の入力には、ＭＢ１内のフリップフロップＦＦ５からの出力信号Ｍ１ＯＵＴ−２が入力され、第２の入力には、テスト入力端子ＴＰＩ−２からのテスト入力信号ＴＩＮ−２が入力される。そしてＳＥＬ１−２の出力信号ＳＱ−２は、ＴＣ内に設けられたフリップフロップＦＦ２のデータ端子に入力される。
【００６４】
またＳＥＬ２（第２のセレクタ）の第１の入力には、ＳＥＬ１−２からの出力信号ＳＱ−２が入力され、第２の入力には、ＭＢ２からの出力信号Ｍ２ＯＵＴが入力される。そしてＳＥＬ２の出力信号ＴＯＵＴは、テスト出力端子ＴＰＯ、或いはＭＢ１内のフリップフロップＦＦ４に出力される。
【００６５】
そしてスキャンモード時には、ＳＣＩＮからＳＣＯＵＴに至るスキャンパスを介して、ＤＳＦＦ１、ＦＦ２、ＦＦ３、ＦＦ４、ＦＦ５、ＦＦ６に保持された信号（値）がＳＣＯＵＴからシリアルに出力され、これによりスキャン手法によるテストを実現できる。
【００６６】
以上のようにすることで、図７のように信号Ｍ１ＯＵＴの本数Ｉの方がＭ１ＩＮの本数Ｊよりも多い場合においても、余った（Ｉ−Ｊ）本の信号Ｍ１ＯＵＴについての結線不良を、図４で説明したスキャン手法により検出できる。即ちこれらの（Ｉ−Ｊ）本の信号をスキャンモード時に、ＳＣＩＮからＭＢ１、ＴＣを介してＳＣＯＵＴに至るスキャンパスを介して出力できるようになる。この結果、より信頼性のある故障検出が可能になる。
【００６７】
なお、図８（Ａ）では、スキャン用フリップフロップに置き換える前のダミーのフリップフロップＤＦＦ１、ＤＦＦ２、ＤＦＦ３は、そのＱ端子に何も接続されていないフリップフロップとなっている。このようにＱ端子に何も接続されていないフリップフロップＤＦＦ１、ＤＦＦ２、ＤＦＦ３は、ネットリスト生成ツールの仕様によっては、無効なフリップフロップであると認識されて削除されてしまう可能性がある。従って、このような事態を防止するために、ＤＦＦ１、ＤＦＦ２、ＤＦＦ３のＱ端子に対して、通常動作に対して悪影響を及ぼさないノード（例えば後述するテスト用バッファのノード）を接続するようにしてもよい。
【００６８】
５．詳細例
５．１ 全体構成
図９にテスト回路ＴＣの詳細な構成例を示す。なお本実施形態のテスト回路は図９に示す全て構成要素を含む必要はなく、その一部を省略してもよい。
【００６９】
図９においてＴＰＩはテスト入力端子であり、ＴＰＯはテスト出力端子である。またＴＰＣＫはテストクロック端子であり、ＴＰＲＳはリセット端子である。またＴＰＡＤ、ＴＰＷＲ、ＴＰＲＤはバッファ（レジスタ）のアドレス端子、ライト端子、リード端子である。またＴＰＭＤ１、ＴＰＭＤ２はテストモード端子である。またＰＤＰ、ＰＤＭは、ＵＳＢにおいて定義される差動信号ＤＰ、ＤＭ（データプラス、データマイナス）の端子である。
【００７０】
図９においてＭＢ２は、データ通信用の物理層回路ＰＨＹを含むマクロブロックである。このＭＢ２としてはＵＴＭＩ仕様（広義には通信マクロブロック仕様）に準拠したマクロブロックなどがある。なおこのマクロブロックＭＢ２は、ＤＰ、ＤＭを用いてＵＳＢ上で送信した送信データ信号を、ループバックモードで受信データ信号として受信する機能も有している。
【００７１】
テスト回路ＴＣは通信シーケンサＣＳＱを含む。この通信シーケンサＣＳＱはマクロブロックＭＢ２との間で所定の通信手順（通信マクロブロック仕様に準拠した通信手順）で信号の送受信処理（ハンドシェーク処理）を行うためのシーケンサである。この通信シーケンサＣＳＱ（テスト用送信バッファＴＸＢ）からの送信データ信号は、ＭＢ２へのテスト入力信号ＴＩＮ１としてセレクタＳＥＬ１に入力される。またセレクタＳＥＬ２からのテスト出力信号ＴＯＵＴ１（ＴＯＵＴ）は、受信データ信号として通信シーケンサＣＳＱ（テスト用受信バッファＲＸＢ）に入力される。
【００７２】
より具体的には通信シーケンサＣＳＱは、図３（Ｂ）で説明した第２のテストモード時において、マクロブロックＭＢ２への送信データ信号を、セレクタＳＥＬ１を介してＭＢ２に送信する処理を行う。またＭＢ２からの受信データ信号を、ＳＥＬ２を介してＭＢ２から受信する処理を行う。
【００７３】
通信シーケンサＣＳＱはテスト用送信バッファＴＸＢ、テスト用受信バッファＲＸＢを含む。ＴＸＢはＭＢ２への送信データ信号（ＴＩＮ１）を蓄積（ｓｔｏｒｅ）するバッファ（レジスタ）である。ＲＸＢはＭＢ２からの受信データ信号（ＴＯＵＴ１）を蓄積するバッファ（レジスタ）である。即ち、ＴＸＢは、テスト入力端子ＴＰＩから入力された信号ＴＩを送信データ信号として蓄積する。またＲＸＢは、ＭＢ２からの受信データ信号を蓄積し、蓄積した受信データ信号を信号ＴＯとしてテスト出力端子ＴＰＯに出力する。
【００７４】
更に具体的にはテスト用送信バッファＴＸＢは、テスト入力端子ＴＰＩから入力された送信データ信号ＴＩを蓄積する。そして通信シーケンサＣＳＱは、ＴＸＢによる送信データ信号ＴＩの蓄積が完了した後（所定のバイト数の送信データ信号を蓄積した後）に、蓄積された送信データ信号を、セレクタＳＥＬ１を介してマクロブロックＭＢ２に送信する処理を行う。また通信シーケンサＣＳＱは、ループバックモードに設定されたＭＢ２からの受信データ信号ＴＯＵＴ１を受信する処理を行う。そしてテスト用受信バッファＲＸＢは、受信された受信データ信号ＴＯＵＴ１を蓄積し、蓄積した受信データ信号をテスト出力端子ＴＰＯに出力する
なお、送信バッファＴＸＢ、受信バッファＲＸＢのいずれか一方のみをテスト回路ＴＣに設けるようにしてもよい。またＴＸＢ、ＲＸＢは通信シーケンサＣＳＱの内部に設けてもよいし外部に設けてもよい。
【００７５】
テスト回路ＴＣはテスト用バッファＴＳＢを含む。このＴＳＢはテスト入力信号やテスト出力信号を蓄積（ｓｔｏｒｅ）するバッファ（レジスタ）である。より具体的にはＴＳＢは、テスト入力端子ＴＰＩからの信号ＴＩを蓄積して、テスト入力信号ＴＩＮ２としてセレクタＳＥＬ１に出力する。またＴＳＢは、セレクタＳＥＬ２からのテスト出力信号ＴＯＵＴ２（ＴＯＵＴ）を蓄積して、信号ＴＯとしてテスト出力端子ＴＰＯに出力する。
【００７６】
テスト回路ＴＣはデコーダＤＥＣを含む。このＤＥＣは集積回路のテスト端子からの信号に基づいて、テスト回路の各回路に制御信号を出力する。より具体的にはデコーダＤＥＣには、バッファＴＸＢ、ＲＸＢ、ＴＳＢのアドレス（レジスタアドレス）を指定するためのアドレス信号ＴＡＤや、これらのバッファへのライト信号ＴＷＲ、リード信号ＴＲＤが入力される。またテストモード信号ＴＭＤ１、ＴＭＤ２（第１、第２のテストモードを切り替えたり、テストモードと通常動作モードを切り替える信号）や、テスト用のクロック信号ＴＣＫや、テスト用のリセット信号ＴＲＳが入力される。デコーダＤＥＣは、テスト端子から入力されるこれらの信号に基づいてデコード処理を行い、通信シーケンサＣＳＱ（ＴＸＢ、ＲＸＢ）、テスト用バッファＴＳＢへの制御信号ＤＣＴＬ１、ＤＣＴＬ２や、セレクタＳＥＬ１、ＳＥＬ２への選択信号ＳＳ１、ＳＳ２を生成する。
【００７７】
例えば通信シーケンサＣＳＱ（ＴＸＢ、ＲＸＢ）はデコーダＤＥＣからの制御信号ＤＣＴＬ１やテスト用クロック信号ＴＣＫなどに基づいて、ＴＸＢ、ＲＸＢに送信データ信号、受信データ信号を蓄積する処理や、ＴＸＢ、ＲＸＢから送信データ信号、受信データ信号を出力する処理や、送受信（ハンドシェーク）処理を行う。またテスト用バッファＴＳＢは、デコーダＤＥＣからの制御信号ＤＣＴＬ２やテスト用クロック信号ＴＣＫなどに基づいて、ＴＳＢにテスト入力信号やテスト出力信号を蓄積する処理や、ＴＳＢからテスト入力信号やテスト出力信号を出力する処理などを行う。
【００７８】
またデコーダＤＥＣは、信号ＴＭＤ１、ＴＭＤ２が共にＬ（ロー）レベル（第１のレベル）の場合には、選択信号ＳＳ１をＨ（ハイ）レベルに設定して、セレクタＳＥＬ１に信号Ｍ１ＯＵＴを選択させると共に、信号ＳＳ１をＬレベルに設定して、セレクタＳＥＬ２にＭ２ＯＵＴを選択させる。これにより動作モードが通常動作モード（テストモードではないモード）になる。
【００７９】
また信号ＴＭＤ１がＨレベル（第２のレベル）の場合には、信号ＳＳ１、ＳＳ２を共にＨレベルに設定して、ＳＥＬ１に信号Ｍ１ＯＵＴを選択させると共にＳＥＬ２に信号ＳＱを選択させる。これにより動作モードが、マクロブロックＭＢ１をテストする第１のテストモードになる。
【００８０】
また信号ＴＭＤ２がＨレベルの場合には、信号ＳＳ１、ＳＳ２を共にＬレベルに設定して、ＳＥＬ１に信号ＴＩＮ１及びＴＩＮ２を選択させると共に、ＳＥＬ２に信号Ｍ２ＯＵＴを選択させる。これにより動作モードが、マクロブロックＭＢ２をテストする第２のテストモードになる。
【００８１】
５．２ バッファ構成
図１０に、テスト用送信バッファＴＸＢ、テスト用受信バッファＲＸＢ、テスト用バッファＴＳＢのアドレスマップを示す。
【００８２】
本実施形態では送信バッファＴＸＢ、受信バッファＲＸＢは、各々、４段（広義には複数段）のバッファ構成（ＦＩＦＯ構成）となっている。即ち図１０において、ＴｘＢｕｆ０、ＴｘＢｕｆ１、ＴｘＢｕｆ２、ＴｘＢｕｆ３は、送信バッファＴＸＢの４段のバッファに相当し、ＲｘＢｕｆ０、ＲｘＢｕｆ１、ＲｘＢｕｆ２、ＲｘＢｕｆ３は、受信バッファＲＸＢの４段のバッファに相当する。また、これらの４段の各バッファは８ビット構成になっている。即ち図１０において、ＴｘＢｕｆ０［７］〜［０］はＴｘＢｕｆ０の各ビットを表す。ＴｘＢｕｆ１、ＴｘＢｕｆ２、ＴｘＢｕｆ３も同様である。またＲｘＢｕｆ０［７］〜［０］はＲｘＢｕｆ０の各ビットを表す。ＲｘＢｕｆ１、ＲｘＢｕｆ２、ＲｘＢｕｆ３も同様である。
【００８３】
図１０に示すように本実施形態では、端子ＴＰＡＤからの信号ＴＡＤで指定されるアドレスが０ｘ０〜０ｘ７（１６進数表現）の範囲である場合には、送信バッファＴＸＢ、受信バッファＲＸＢのいずれかがアドレス指定される。そして端子ＴＰＷＲからのライト信号ＴＷＲがアクティブになると送信バッファＴＸＢが指定され、端子ＴＰＲＤからのリード信号ＴＲＤがアクティブになると受信バッファＲＸＢが指定される。
【００８４】
一方、信号ＴＡＤで指定されるアドレスが０ｘ８〜０ｘＦの範囲である場合には、テスト用バッファＴＳＢがアドレス指定される。また、リード、ライトの指定はリード信号ＴＲＤ、ライト信号ＴＷＲにより行われる。そしてテスト用バッファＴＳＢの各ビットには図１０に示すように、ＴＸＭＯＤＥ、ＸＣＶＲＳＥＬＥＣＴ、ＴＥＲＭＳＥＬＥＣＴ・・・・・ＴＸＳＴＡＲＴなどが割り当てられている。
【００８５】
例えばＴＸＭＯＤＥは通信シーケンサＣＳＱの送信モードを設定するビットである。ＴＸＭＯＤＥが「０」に設定されると、通信シーケンサＣＳＱは４バイト（広義には複数バイト）の送信データを送信して停止する。一方、ＴＸＭＯＤＥが「１」に設定されると、ＣＳＱはＴｘＢｕｆ０に蓄積された１バイトの送信データを送信し続ける。
【００８６】
またＸＣＶＲＳＥＬＥＣＴ、ＴＥＲＭＳＥＬＥＣＴ、ＯＰＭＯＤＥ１・・・・ＳＵＳＰＥＮＤ等は、マクロブロックＭＢ２の入力端子（Ｍ２ＩＮ）に所望の信号レベル（Ｈレベル、Ｌレベル）を設定するためのビットである。またＭｏｎＲＸＡＣＴＩＶＥ、ＭｏｎＲＸＥＲＲＯＲ、ＭｏｎＬＩＮＥＳＴＡＴＥ１、ＭｏｎＬＩＮＥＳＴＡＴＥ０等は、マクロブロックＭＢ２の出力端子（Ｍ２ＯＵＴ）の信号レベルをモニタするためのビットである。
【００８７】
またＴＸＳＴＡＲＴは通信シーケンサＣＳＱに対して送信（テスト用送信）の開始を指示するためのビットであり、ＴＸＳＴＡＲＴを「１」に設定すると送信が開始される。そして送信が完了するとＴＸＳＴＡＲＴは「０」にクリアされる。またＴＸＭＯＤＥが「１」の時にＴＸＳＴＡＲＴに「０」を書き込むと送信が停止する。
【００８８】
さて集積回路においては端子数が増加すると製造コストの増加を招く。このためテスト端子についてもその本数をなるべく少なくできることが望ましい。そこで本実施形態では、図９のテスト端子ＴＰＩ、ＴＰＯの本数を以下に述べるような手法で減少させている。
【００８９】
例えばマクロブロックＭＢ２のテストに必要な入力信号がＭビットであったとする。この場合に本実施形態では図１１（Ａ）（Ｂ）に示すように、テスト用バッファＴＳＢが、このＭビットのテスト入力信号を、Ｋ本（Ｍ＞Ｋ。Ｍ、Ｋは自然数又は２以上の整数）のテスト入力端子ＴＰＩからＫビット毎に入力して蓄積する。そして、蓄積した信号をテスト入力信号ＴＩＮ２としてセレクタＳＥＬ１に出力する。このようにすることで、本来はＭ本のテスト入力端子ＴＰＩが必要であるのに、これをＫ本に減らすことができる。
【００９０】
例えば図１０において、ＸＣＶＲＳＥＬＥＣＴ〜ＳＵＳＰＥＮＤの全てのビットをＴＰＩとして外部端子に設定すると、１２本（Ｍ本）の端子が必要になってしまう。これに対して図１１（Ａ）（Ｂ）では、テスト用バッファＴＳＢが、１２ビット（Ｍビット）のテスト入力信号（ＸＣＶＲＳＥＬＥＣＴ〜ＳＵＳＰＥＮＤ）をＴＰＩから４ビット（Ｋビット）毎に取り込んで蓄積している。これによりＴＰＩの本数を４本にすることができ、集積回路の端子数を減らすことができる。
【００９１】
また送信データ信号や受信データ信号のビット数がＮビットであったとする。この場合に本実施形態では図１１（Ｃ）（Ｄ）に示すように、テスト用送信バッファＴＸＢが、このＮビットの送信データ信号（テスト入力信号）を、Ｋ本（Ｎ＞Ｋ。Ｎ、Ｋは自然数又は２以上の整数）のテスト入力端子ＴＰＩからＫビット毎に入力して蓄積する。そして蓄積した信号を、テスト入力信号ＴＩＮ１としてセレクタＳＥＬ１に出力する。このようにすることで、本来はＮ本のテスト入力端子ＴＰＩが必要であるのに、これをＫ本に減らすことができる。また図１１（Ｃ）（Ｄ）では、テスト用受信バッファＲＸＢが、マクロブロックＭＢ２からのＮビットの受信データ信号（テスト出力信号）を蓄積し、蓄積した受信データ信号をＫビット毎にＫ本のテスト出力端子ＴＰＯに出力する。このようにすることで、本来はＮ本のテスト出力端子ＴＰＯが必要であるのに、これをＫ本に減らすことができる。
【００９２】
例えば図１０において、ＴｘＢｕｆ０［７］〜ＴｘＢｕｆ０［０］の全てのビットをＴＰＩとして外部端子に設定し、ＲｘＢｕｆ０［７］〜ＲｘＢｕｆ０［０］の全てのビットをＴＰＯとして外部端子に設定すると、ＴＰＩ、ＴＰＯの本数がそれぞれ８本（Ｎ本）になり、合計で１６本の端子が必要になってしまう。これに対して図１１（Ｃ）（Ｄ）では、送信バッファＴＸＢが、８ビット（Ｎビット）の送信データ信号を４ビット（Ｋビット）毎にＴＰＩから入力して蓄積している。また、受信バッファＲＸＢが、８ビットの受信データ信号を４ビット毎にＴＰＯに出力している。これによりＴＰＩ、ＴＰＯの本数をそれぞれ４本（Ｋ本）にすることができ、集積回路の端子数を減らすことができる。
【００９３】
更に本実施形態では図９、図１０に示すように、４本（Ｋ本）の端子ＴＰＩ、ＴＰＯをバッファＴＸＢ、ＲＸＢ、ＴＳＢに共通接続し、アドレス信号ＴＡＤを用いてこれらのバッファＴＸＢ、ＲＸＢ、ＴＳＢの各ビットのアドレス指定を行っている。これにより集積回路の端子数を更に減らすことに成功している。
【００９４】
５．３ 通信シーケンサ
図１２に通信シーケンサＣＳＱの構成例を示す。但し通信シーケンサＣＳＱの構成は図１２に示すものに限定されない。
【００９５】
通信シーケンサＣＳＱは送信シーケンサＴＳＱを含む。このＴＳＱはマクロブロックＭＢ２との間でハンドシェークによる送信処理を行うためのシーケンサである。具体的には送信シーケンサＴＳＱは、送信データ信号ＤＡＴＡＩＮが有効であることを示す信号ＴＸＶＡＬＩＤ（送信開始信号）をマクロブロックＭＢ２に出力する。そしてＭＢ２は、ＴＸＶＡＬＩＤのアクティブ期間に存在するＤＡＴＡＩＮを１つのパケットと見なす。この信号ＴＸＶＡＬＩＤは図９において、信号ＴＩＮ１としてＳＥＬ１を介してＭＢ２に出力される。
【００９６】
また送信シーケンサＴＳＱは、ＤＡＴＡＩＮのバッファリングが完了したことを示す信号ＴＸＲＥＡＤＹを、ＭＢ２から受ける。この信号ＴＸＲＥＡＤＹは図９において、ＭＢ２からＳＥＬ２を介して信号ＴＯＵＴ１として送信シーケンサＴＳＱに入力される。
【００９７】
そして送信シーケンサＴＳＱは制御信号ＴＣＴＬ（送信開始信号等）を用いてテスト用送信バッファＴＸＢを制御する。具体的には、送信バッファＴＸＢによるテスト入力端子ＴＰＩからの信号ＴＩの蓄積処理を制御する。また送信バッファＴＸＢによるマクロブロックＭＢ２への信号ＤＡＴＡＩＮの出力処理を制御する。この場合に本実施形態では、信号ＤＡＴＡＩＮの出力処理の際のクロック周波数ＣＦ１（例えば６０ＭＨｚ）よりも遅いクロック周波数ＣＦ２で、送信バッファＴＸＢに信号ＴＩを蓄積するようにしている。このようにすれば、信号ＴＩの蓄積処理を、遅いクロック周波数ＣＦ２を用いて余裕を持ってできるようになる。従って、テスト入力端子ＴＰＩに大きな寄生容量が寄生している場合にも、バラツキの少ない安定したテスト結果を得ることができる。
【００９８】
通信シーケンサＣＳＱは受信シーケンサＲＳＱを含む。このＲＳＱはマクロブロックＭＢ２との間でハンドシェークによる受信処理を行うためのシーケンサである。具体的には受信シーケンサＲＳＱは、バスにアクティビティがあることを示す信号ＲＸＡＣＴＩＶＥや、受信データ信号ＤＡＴＡＯＵＴが有効であることを示す信号ＲＸＶＡＬＩＤや、パケット受信中にエラーがあったことを示す信号ＲＸＥＲＲＯＲを、マクロブロックＭＢ２から受ける。これらの信号ＲＸＡＣＴＩＶＥ、ＲＸＶＡＬＩＤ、ＲＸＥＲＲＯＲは、図９においてＭＢ２からＳＥＬ２を介して信号ＴＯＵＴ１として受信シーケンサＲＳＱに入力される。
【００９９】
そして受信シーケンサＲＳＱは制御信号ＲＣＴＬを用いてテスト用受信バッファＲＸＢを制御する。具体的には、受信バッファＲＸＢによるマクロブロックＭＢ２からの信号ＤＡＴＡＯＵＴの蓄積処理を制御する。また受信バッファＲＸＢによるテスト出力端子ＴＰＯへの信号ＴＯの出力処理を制御する。この場合に本実施形態では、信号ＤＡＴＡＯＵＴの蓄積処理の際のクロック周波数ＣＦ１（例えば６０ＭＨｚ）よりも遅いクロック周波数ＣＦ３で（ＣＦ３はＣＦ２と同じでもよい）、信号ＴＯを出力するようにしている。このようにすれば、信号ＴＯの出力処理を、遅いクロック周波数ＣＦ３を用いて余裕を持ってできるようになる。従って、テスト出力端子ＴＰＯに大きな寄生容量が寄生している場合にも、バラツキの少ない安定したテスト結果を得ることができる
次に図１３、図１４の波形図を用いて、テスト回路ＴＣ及び通信シーケンサＣＳＱの詳細な動作について説明する。
【０１００】
まずＣ１に示すように外部のテスタがテスト端子を用いて、アドレス信号ＴＡＤを０ｘＢに設定し、ライト信号ＴＷＲをアクティブ（Ｌレベル）にすると共に信号ＴＩを０ｘ０に設定することで、図１０のＰＬＬＳＥＬＥＣＴ、ＯＳＣＥＮＢ、ＣＬＫＳＥＬＥＣＴ１、ＣＬＫＳＥＬＥＣＴ０が全て「０」に設定される。そしてＣ２に示すようにテスタが、ＴＡＤを０ｘ８に設定し、ＴＷＲをアクティブにすると共にＴＩを０ｘ０に設定することで、図１０のＴＸＭＯＤＥが「０」に設定される。これにより、４バイト（複数バイト）の送信データ信号を連続して送信するモードに通信シーケンサＣＳＱが設定される。
【０１０１】
次にＣ３に示すようにテスタが、アドレス信号ＴＡＤを０ｘ０〜０ｘ７に設定し、ライト信号ＴＷＲをアクティブにすると共にＴＩを０ｘＦに設定することで、図１０の送信バッファＴＸＢの４段のバッファＴｘＢｕｆ０〜ＴｘＢｕｆ３の全てのビットに「１」が書き込まれる。この場合にこの書き込み処理は遅いクロック周波数ＣＦ２で行われる。そしてＣ４に示すようにテスタが、アドレス信号ＴＡＤを０ｘＦに設定し、ライト信号ＴＷＲをアクティブにすると共に信号ＴＩを０ｘ１に設定することで、図１０のＴＸＳＴＡＲＴに「１」が設定される。これにより通信シーケンサＣＳＱによる自動送信処理が開始する。
【０１０２】
図１４は、図１３のＣ５に示す部分を拡大した波形図である。通信シーケンサＣＳＱ（送信シーケンサＴＳＱ）は、送信処理が開始すると図１４のＤ１に示すように信号ＴＸＶＡＬＩＤをアクティブにし、Ｄ２に示すようにマクロブロックＭＢ２が信号ＴＸＲＥＡＤＹをアクティブにする。そしてＤ３に示す送信データ信号ＤＡＴＡＩＮ（ＦＦ）がＭＢ２に送信される。
【０１０３】
マクロブロックＭＢ２は、送信データ信号ＤＡＴＡＩＮを受けると、Ｄ４に示すように、差動信号ＤＰ、ＤＭを用いてＵＳＢバス上での送信処理を開始する。そしてループバックモードに設定されたマクロブロックＭＢ２は、自身が送信した送信データ信号を、ループバックモードで受信データ信号として受信する。そしてＤ５に示すようにマクロブロックＭＢ２は信号ＲＸＡＣＴＩＶＥをアクティブにする。その後、ＭＢ２はＤ６、Ｄ７に示すように信号ＲＸＶＡＬＩＤをアクティブにする。すると、これを受けた通信シーケンサＣＳＱ（受信シーケンサＲＳＱ）は、Ｄ８、Ｄ９に示すＭＢ２からの受信データ信号ＤＡＴＡＯＵＴ（ＦＦ）をテスト用受信バッファＲＸＢに蓄積する。この場合にこの蓄積処理は速いクロック周波数ＣＦ１で行われる。
【０１０４】
その後、図１３のＣ６に示すようにテスタが、アドレス信号ＴＡＤを０ｘ０〜０ｘ７に設定し、リード信号ＴＲＤをアクティブにすることで、Ｃ７に示すように受信バッファＲＸＢに蓄積された受信データ信号ＴＯがテスト出力端子ＴＰＯを介してテスタにより読み出される。この場合にこの読み出し処理は遅いクロック周波数ＣＦ３により行われる。そして、テスタが、読み出された値と期待値との比較処理を行い、期待値と一致していればテストを合格とし、一致していなければ不合格とする。このようにすることテストが完了する。
【０１０５】
６．マクロブロック
図１５にマクロブロックＭＢ１の一例を示す。なお本実施形態のマクロブロックＭＢ１は図１５に示す構成に限定されるものではない。図１５のマクロブロックＭＢ１は、ＳＩＥ（Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ Ｅｎｇｉｎｅ）３０、エンドポイント管理回路４０、バッファ管理回路５０、バッファ６０、バルク転送管理回路７０、ＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓｓ Ｃｏｎｔｒｏｌｌｅｒ）８０を含む。
【０１０６】
ＳＩＥ３０は、ＵＳＢのパケット転送処理などの種々の処理を行う回路である。このＳＩＥ３０（広義には第１のインターフェース回路）はパケットハンドラ回路３２、サスペンド＆レジューム制御回路３４、トランザクション管理回路３６を含む。ここでパケットハンドラ回路３２は、ヘッダ及びデータからなるパケットの組み立て（生成）や分解などを行ったり、ＣＲＣの生成や解読を行う。またサスペンド＆レジューム制御回路３４は、サスペンドやレジューム時のシーケンス制御を行う。またトランザクション管理回路３６は、トークン、データ、ハンドシェークなどのパケットにより構成されるトランザクションを管理する。そしてトランザクション管理回路３６は、トークンパケットを受信した場合には、自分宛か否かを確認し、自分宛の場合には、データパケットの転送処理を行い、その後に、ハンドシェークパケットの転送処理を行う。
【０１０７】
エンドポイント管理回路４０は、バッファ６０の各記憶領域の入り口となるエンドポイントを管理する回路であり、エンドポイントの属性情報を記憶するレジスタ（レジスタセット）などを含む。
【０１０８】
バッファ管理回路５０は、例えばＲＡＭなどで構成されるバッファ６０を管理する回路である。より具体的には、書き込みアドレスや読み出しアドレスを生成し、バッファ６０へのデータの書き込み処理やバッファ６０からのデータの読み出し処理を行う。
【０１０９】
バッファ６０（パケットバッファ、パケット記憶手段）は、ＵＳＢを介して転送されるデータ（パケット）を一時的に記憶するものであり、ＵＳＢ（第１のバス）でのデータ転送速度と、ＥＢＵＳ（第２のバス）でのデータ転送速度との速度差を補償する機能などを有する。なお、ＥＢＵＳは、ハードディスクドライブ、光ディスクドライブ、ＭＰＥＧエンコーダ、ＭＰＥＧデコーダなどの外部デバイスに接続される外部バスである。
【０１１０】
バルク転送管理回路７０は、ＵＳＢにおけるバルク転送を管理するための回路である。またＤＭＡＣ８０（広義には第２のインターフェース回路）は、ＥＢＵＳを介して外部デバイスとの間でＤＭＡ転送を行うためのＤＭＡコントローラである。
【０１１１】
図１６にマクロブロックＭＢ２の一例を示す。なお本実施形態のマクロブロックＭＢ２は図１６に示す構成に限定されるものではない。
【０１１２】
マクロブロックＭＢ２は、データハンドラ回路９０、クロック生成回路９２、ＨＳ（Ｈｉｇｈ Ｓｐｅｅｄ）回路９４、ＦＳ（Ｆｕｌｌ Ｓｐｅｅｄ）回路９６を含む。これらの回路は論理層回路である。またＭＢ２は、物理層回路（ＰＨＹ）であるアナログフロントエンド回路９８（送受信回路）を含む。
【０１１３】
データハンドラ回路９０は、ＵＳＢ２．０等に準拠したデータ転送のための種々の処理を行う。より具体的には、送信時には、送信データにＳＹＮＣ（ＳＹＮＣｈｒｏｎｉｚａｔｉｏｎ）、ＳＯＰ（Ｓｔａｒｔ Ｏｆ Ｐａｃｋｅｔ）、ＥＯＰ（Ｅｎｄ Ｏｆ Ｐａｃｋｅｔ）を付加する処理や、ビットスタッフィング処理等を行う。一方、受信時には、受信データのＳＹＮＣ、ＳＯＰ、ＥＯＰを検出し、削除する処理や、ビットアンスタッフィング処理などを行う。更に、データハンドラ回路９０は、データの送受信を制御するための各種のタイミング信号を生成する処理も行う。
【０１１４】
ＵＳＢ２．０では、ＨＳモード（広義には第１の転送モード）とＦＳモード（広義には第２の転送モード）が定義されている。ＨＳモードは、ＵＳＢ２．０により新たに定義された転送モードである。ＦＳモードは、従来のＵＳＢ１．１で既に定義されている転送モードである。
【０１１５】
クロック生成回路９２は、ＨＳ用の４８０ＭＨｚのクロックや、６０ＭＨｚのシステムクロックなどの種々の周波数のクロックを生成する回路であり、ＯＳＣ、ＰＬＬ４８０Ｍ、ＰＬＬ６０Ｍを含む。
【０１１６】
ここでＯＳＣ（発振回路）は、例えば外部振動子との組み合わせによりベースクロックを生成する。ＰＬＬ４８０Ｍは、ＯＳＣ（発振回路）で生成されたベースクロックに基づいて、ＨＳモードで必要な４８０ＭＨｚのクロックと、ＦＳモードやシステムクロックに必要な６０ＭＨｚのクロックを生成するＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）である。ＰＬＬ６０Ｍは、ＯＳＣ（発振回路）で生成されたベースクロックに基づいて、ＦＳモードやシステムクロックに必要な６０ＭＨｚのクロックを生成するＰＬＬである。
【０１１７】
ＨＳ回路９４は、データ転送速度が４８０ＭｂｐｓとなるＨＳモードでのデータの送受信を行うためのロジック回路である。一方、ＦＳ回路９６は、データ転送速度が１２ＭｂｐｓとなるＦＳモードでのデータの送受信を行うためのロジック回路である。
【０１１８】
アナログフロントエンド回路９８（送受信回路）は、ＦＳモードやＨＳモードでの送受信を行うためのドライバやレシーバを含むアナログ回路であり、差動信号ＤＰ、ＤＭを用いて送受信処理を行う。このアナログフロントエンド回路９８には、ＨＳモードでの送受信を行うためのＨＳモード用ドライバ及びレシーバと、ＦＳモードで送受信を行うためのＦＳモード用ドライバ及びレシーバを含ませることができる。
【０１１９】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１２０】
例えばテスト回路、第１、第２のマクロブロックの構成は、図２、図７、図９、図１５、図１６等で説明した構成に限定されず、種々の変形実施が可能である。
【０１２１】
また本実施形態で説明したセレクタＳＥＬ１、ＳＥＬ２、ダミーのスキャン用フリップフロップＤＳＦＦ、通信シーケンサＣＳＱ、テスト用送信バッファＴＸＢ、テスト用受信バッファＲＸＢ、テスト用バッファＴＳＢと均等な回路を用いる場合も、本発明の均等な範囲に含まれる。
【０１２２】
また、明細書又は図面中の記載において広義な用語（通信マクロブロック仕様、第１のインターフェース回路、第２のインターフェース回路、第１の転送モード、第２の転送モード、（Ｉ−Ｊ）個、複数段、複数バイト等）として引用された用語（ＵＴＭＩ、ＳＩＥ、ＤＡＭＣ、ＨＳモード、ＦＳモード、３個、４段、４バイト等）は、明細書又は図面中の他の記載においても広義な用語に置き換えることができる。
【０１２３】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】図１（Ａ）（Ｂ）はマクロブロックを含む集積回路のテスト手法についての説明図である。
【図２】本実施形態のテスト回路の構成例である。
【図３】図３（Ａ）（Ｂ）はテスト回路の動作説明図である。
【図４】マクロブロック及びテスト回路にスキャンパスを設定する手法の説明図である。
【図５】図５（Ａ）（Ｂ）はスキャン手法の説明図である。
【図６】スキャン手法を利用したテスト方法のフローチャートである。
【図７】ダミーのスキャン用ＦＦを含むテスト回路の例である。
【図８】図８（Ａ）（Ｂ）（Ｃ）はダミーのスキャン用ＦＦの説明図である。
【図９】本実施形態のテスト回路の詳細例である。
【図１０】バッファのアドレスマップの例である。
【図１１】図１１（Ａ）〜（Ｄ）は本実施形態のテスト用バッファ、テスト用送信バッファ、テスト用受信バッファの説明図である。
【図１２】通信シーケンサの構成例である。
【図１３】テスト回路や通信シーケンサの動作を説明する波形図である。
【図１４】テスト回路や通信シーケンサの動作を説明する波形図である。
【図１５】マクロブロックＭＢ１の一例である。
【図１６】マクロブロックＭＢ２の一例である。
【符号の説明】
ＭＢ１ 第１のマクロブロック、ＭＢ２ 第２のマクロブロック、
ＳＥＬ１ 第１のセレクタ、ＳＥＬ２ 第２のセレクタ、
ＴＣ テスト回路、ＳＳ１、ＳＳ２ 選択信号、
Ｍ１ＯＵＴ ＭＢ１の出力信号、Ｍ１ＩＮ ＭＢ１の入力信号、
Ｍ２ＩＮ ＭＢ２の入力信号、Ｍ２ＯＵＴ ＭＢ２の出力信号、
ＴＩＮ テスト入力信号、ＴＯＵＴ テスト出力信号、
ＴＰＩ テスト入力端子、ＴＰＯ テスト出力端子、
ＳＱ ＳＥＬ１の出力信号、
ＤＳＦＦ、ＤＳＦＦ１〜ＤＳＦＦ３ ダミーのスキャン用フリップフロップ、
ＣＳＱ 通信シーケンサ、ＴＸＢ テスト用送信バッファ、
ＲＸＢ テスト用受信バッファ、ＴＳＢ テスト用バッファ、
ＤＥＣ デコーダ、ＰＨＹ 物理層回路、
１０、１２、１４ 接続部分、３０ ＳＩＥ、３２ パケットハンドラ回路、
３４ サスペンド＆レジューム回路、３６ トランザクション管理回路
４０ エンドポイント管理回路、５０ バッファ管理回路、６０ バッファ、
７０ バルク転送管理回路、８０ ＤＭＡＣ、
９０ データハンドラ回路、９２ クロック生成回路、９４ ＨＳ回路、
９６ ＦＳ回路、９８ アナログフロントエンド回路、
Claims (13)
- 複数のマクロブロックを含む集積回路のためのテスト回路であって、
その第１の入力に、第１のマクロブロックからの出力信号が入力され、その第２の入力に、第２のマクロブロック用のテスト入力信号が入力される第１のセレクタと、
その第１の入力に、第１のセレクタからの出力信号が入力され、その第２の入力に、第２のマクロブロックからの出力信号が入力される第２のセレクタとを含み、
第１のマクロブロックをテストする第１のテストモード時には、
前記第１のセレクタが、その第１の入力に入力された第１のマクロブロックからの出力信号を第２のセレクタの第１の入力に出力し、前記第２のセレクタが、その第１の入力に入力された第１のセレクタからの出力信号を第１のマクロブロックに出力し、
第２のマクロブロックをテストする第２のテストモード時には、
前記第１のセレクタが、その第２の入力に入力された第２のマクロブロック用のテスト入力信号を第２のマクロブロックに出力し、前記第２のセレクタが、その第２の入力に入力された第２のマクロブロックからの出力信号を第２のマクロブロック用のテスト出力信号として出力することを特徴とするテスト回路。 - 請求項１において、
テスト回路に対して第１のマクロブロックと共にスキャンパスが設定され、
前記第１のテストモードが、
前記スキャンパスを用いてスキャン手法でテストを行うスキャンモードであることを特徴とするテスト回路。 - 請求項２において、
第１のマクロブロックからテスト回路への出力信号の本数がＩ本であり、テスト回路から第１のマクロブロックへの入力信号の本数がＪ本（Ｉ＞Ｊ）である場合に、第１のセレクタからのＩ本の出力信号のうちの（Ｉ−Ｊ）本の出力信号を保持する（Ｉ−Ｊ）個のダミーのスキャン用フリップフロップを含み、
前記スキャンモード時において、前記ダミーのスキャン用フリップフロップが、保持された出力信号をスキャンパスを介して出力することを特徴とするテスト回路。 - 請求項１乃至３のいずれかにおいて、
Ｍビットの第２のマクロブロック用のテスト入力信号を、Ｋ本（Ｍ＞Ｋ）のテスト入力端子からＫビット毎に入力して蓄積し、蓄積したテスト入力信号を第１のセレクタに出力するテスト用バッファを含むことを特徴とするテスト回路。 - 請求項１乃至４のいずれかにおいて、
第２のマクロブロックが、データ通信用の物理層回路を含むマクロブロックであり、
第２のマクロブロックとの間で所定の通信手順で送受信処理を行うための通信シーケンサを含み、
前記通信シーケンサが、
前記第２のテストモード時において、第２のマクロブロックへの送信データ信号を、第１のセレクタを介して第２のマクロブロックに送信する処理を行い、第２のマクロブロックからの受信データ信号を、第２のセレクタを介して第２のマクロブロックから受信する処理を行うことを特徴とするテスト回路。 - 請求項５において、
第２のマクロブロックへの送信データ信号を蓄積するテスト用送信バッファと、
第２のマクロブロックからの受信データ信号を蓄積するテスト用受信バッファとを含むことを特徴とするテスト回路。 - 請求項６において、
前記テスト用送信バッファが、
テスト入力端子から入力された送信データ信号を蓄積し、
前記通信シーケンサが、
前記テスト用送信バッファによる送信データ信号の蓄積が完了した後に、蓄積された送信データ信号を、第１のセレクタを介して第２のマクロブロックに送信する処理を行うと共に、ループバックモードに設定された第２のマクロブロックからの受信データ信号を受信する処理を行い、
前記テスト用受信バッファが、
受信された受信データ信号を蓄積し、蓄積した受信データ信号をテスト出力端子に出力することを特徴とするテスト回路。 - 請求項６又は７において、
前記テスト用送信バッファが、
第２のマクロブロックへのＮビットの送信データ信号をＫ本（Ｎ＞Ｋ）のテスト入力端子からＫビット毎に入力し、
前記テスト用受信バッファが、
第２のマクロブロックからのＮビットの受信データ信号を蓄積し、蓄積した受信データ信号をＫビット毎にＫ本のテスト出力端子に出力することを特徴とするテスト回路。 - 請求項１乃至８のいずれかのテスト回路と、
前記第１のマクロブロックと、
前記第２のマクロブロックと、
を含むことを特徴とする集積回路。 - その第１の入力に、第１のマクロブロックからの出力信号が入力され、その第２の入力に、第２のマクロブロック用のテスト入力信号が入力される第１のセレクタと、その第１の入力に、第１のセレクタからの出力信号が入力され、その第２の入力に、第２のマクロブロックからの出力信号が入力される第２のセレクタとを含むテスト回路を用いたテスト方法であって、
第１のマクロブロックをテストする第１のテストモード時には、
第１のセレクタの第１の入力に入力された第１のマクロブロックからの出力信号を、第２のセレクタの第１の入力に出力し、第２のセレクタの第１の入力に入力された第１のセレクタからの出力信号を、第１のマクロブロックに出力し、
第２のマクロブロックをテストする第２のテストモード時には、
第１のセレクタの第２の入力に入力された第２のマクロブロック用のテスト入力信号を、第２のマクロブロックに出力し、第２のセレクタの第２の入力に入力された第２のマクロブロックからの出力信号を、第２のマクロブロック用のテスト出力信号として出力することを特徴とするテスト方法。 - 請求項１０において、
テスト回路に対して第１のマクロブロックと共にスキャンパスを設定し、
前記第１のテストモード時において、スキャンパスを用いてスキャン手法でテストを行うことを特徴とするテスト方法。 - 請求項１１において、
第１のマクロブロックからテスト回路への出力信号の本数がＩ本であり、テスト回路から第１のマクロブロックへの入力信号の本数がＪ本（Ｉ＞Ｊ）である場合に、第１のセレクタからのＩ本の出力信号のうちの（Ｉ−Ｊ）本の出力信号を保持し、
前記スキャンモード時において、保持された出力信号をスキャンパスを介して出力することを特徴とするテスト方法。 - 請求項１０乃至１２のいずれかにおいて、
前記テスト回路が、第２のマクロブロックとの間で所定の通信手順で送受信処理を行うための通信シーケンサを含み、
前記第２のテストモード時において、前記通信シーケンサを用いて、第２のマクロブロックへの送信データ信号を、第１のセレクタを介して第２のマクロブロックに送信し、第２のマクロブロックからの受信データ信号を、第２のセレクタを介して第２のマクロブロックから受信することを特徴とするテスト方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003022235A JP3632691B2 (ja) | 2003-01-30 | 2003-01-30 | テスト回路、集積回路及びテスト方法 |
| US10/765,895 US7299389B2 (en) | 2003-01-30 | 2004-01-29 | Test circuit, integrated circuit, and test method |
| CNA2004100393789A CN1519576A (zh) | 2003-01-30 | 2004-01-30 | 测试电路、集成电路及其测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003022235A JP3632691B2 (ja) | 2003-01-30 | 2003-01-30 | テスト回路、集積回路及びテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004233200A JP2004233200A (ja) | 2004-08-19 |
| JP3632691B2 true JP3632691B2 (ja) | 2005-03-23 |
Family
ID=32951356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003022235A Expired - Fee Related JP3632691B2 (ja) | 2003-01-30 | 2003-01-30 | テスト回路、集積回路及びテスト方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7299389B2 (ja) |
| JP (1) | JP3632691B2 (ja) |
| CN (1) | CN1519576A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7184929B2 (en) * | 2004-01-28 | 2007-02-27 | Microsoft Corporation | Exponential priors for maximum entropy models |
| US7519111B2 (en) * | 2004-03-15 | 2009-04-14 | Texas Instruments Incorporated | Apparatus and method for providing system and test clock signals to an integrated circuit on a single pin |
| US7282925B2 (en) * | 2004-10-25 | 2007-10-16 | Dell Products L.P. | Apparatus to facilitate functional shock and vibration testing of device connections and related method |
| US7884599B2 (en) * | 2006-07-24 | 2011-02-08 | International Business Machines Corporation | HDL design structure for integrating test structures into an integrated circuit design |
| US7382149B2 (en) * | 2006-07-24 | 2008-06-03 | International Business Machines Corporation | System for acquiring device parameters |
| US20080222584A1 (en) * | 2006-07-24 | 2008-09-11 | Nazmul Habib | Method in a Computer-aided Design System for Generating a Functional Design Model of a Test Structure |
| JP4422134B2 (ja) * | 2006-09-29 | 2010-02-24 | Ｏｋｉセミコンダクタ株式会社 | Ｕｓｂテスト回路 |
| US7945827B1 (en) * | 2006-12-28 | 2011-05-17 | Marvell International Technology Ltd. | Method and device for scan chain management of dies reused in a multi-chip package |
| JP5096024B2 (ja) * | 2007-03-19 | 2012-12-12 | 株式会社リコー | Ｕｓｂコントローラ及びｕｓｂコントローラ試験方法 |
| US8103464B2 (en) * | 2007-03-22 | 2012-01-24 | Renesas Electronics Corporation | Test circuit, pattern generating apparatus, and pattern generating method |
| ES2883587T3 (es) | 2007-04-12 | 2021-12-09 | Rambus Inc | Sistema de memoria con interconexión de solicitud punto a punto |
| US20090083690A1 (en) * | 2007-09-24 | 2009-03-26 | Nazmul Habib | System for and method of integrating test structures into an integrated circuit |
| JP5074294B2 (ja) * | 2008-05-22 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置のテスト方法 |
| US8543873B2 (en) * | 2010-01-06 | 2013-09-24 | Silicon Image, Inc. | Multi-site testing of computer memory devices and serial IO ports |
| US8479070B2 (en) * | 2010-06-24 | 2013-07-02 | International Business Machines Corporation | Integrated circuit arrangement for test inputs |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09127199A (ja) * | 1995-10-30 | 1997-05-16 | Toshiba Corp | 論理回路及びその試験方法 |
| JP3961607B2 (ja) * | 1997-03-04 | 2007-08-22 | 株式会社東芝 | 集積回路装置のテスト回路およびテスト方法 |
| US6586266B1 (en) * | 1999-03-01 | 2003-07-01 | Megic Corporation | High performance sub-system design and assembly |
| US6180426B1 (en) * | 1999-03-01 | 2001-01-30 | Mou-Shiung Lin | High performance sub-system design and assembly |
| JP3677422B2 (ja) | 1999-12-27 | 2005-08-03 | 株式会社東芝 | 集積回路及びその設計方法 |
| DE10241385A1 (de) * | 2002-09-06 | 2004-03-25 | Infineon Technologies Ag | Integrierter Schaltkreis |
-
2003
- 2003-01-30 JP JP2003022235A patent/JP3632691B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-29 US US10/765,895 patent/US7299389B2/en not_active Expired - Fee Related
- 2004-01-30 CN CNA2004100393789A patent/CN1519576A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004233200A (ja) | 2004-08-19 |
| US7299389B2 (en) | 2007-11-20 |
| CN1519576A (zh) | 2004-08-11 |
| US20040260992A1 (en) | 2004-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3632692B2 (ja) | テスト回路、集積回路及びテスト方法 | |
| JP3632691B2 (ja) | テスト回路、集積回路及びテスト方法 | |
| US8726112B2 (en) | Scan test application through high-speed serial input/outputs | |
| TWI506291B (zh) | 積體電路及於積體電路中建立掃描測試架構之方法 | |
| US7484188B2 (en) | On-chip test circuit and method for testing of system-on-chip (SOC) integrated circuits | |
| US20030023912A1 (en) | Integrated testing of serializer/deserializer in FPGA | |
| JP2003332443A (ja) | 半導体集積回路とその設計支援装置およびテスト方法 | |
| US20050204228A1 (en) | Low power scan & delay test method and apparatus | |
| WO2011059439A2 (en) | Scan test application through high-speed serial input/outputs | |
| JP2006250824A (ja) | 半導体集積回路およびその半導体集積回路におけるデータ解析方法 | |
| US8145963B2 (en) | Semiconductor integrated circuit device and delay fault testing method thereof | |
| US6834368B2 (en) | Semiconductor integrated circuit including a test facilitation circuit for functional blocks intellectual properties and automatic insertion method of the same test facilitation circuit | |
| KR100915822B1 (ko) | 바운더리 스캔 테스트 회로 및 바운더리 스캔 테스트 방법 | |
| Larsson et al. | IEEE Std. P1687. 1: Translator and protocol | |
| CN100442072C (zh) | 用以测试数字逻辑电路的测试电路 | |
| CN105988080A (zh) | 建立扫描测试架构的方法和集成电路与电子装置 | |
| JP2002181903A (ja) | 試験アーキテクチャ | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| JP4416469B2 (ja) | 半導体集積回路およびその設計方法 | |
| CN115562925B (zh) | 一种芯片接口测试系统、方法、设备及存储介质 | |
| US20070283203A1 (en) | Semiconductor apparatus and method of disposing observation flip-flop | |
| Praneeth et al. | A Novel Architecture Design of a USB Module in Wireless Modem for IOT Applications | |
| US20050044461A1 (en) | Semiconductor device test circuit and semiconductor device | |
| JP2004294213A (ja) | スキャン機能付フリップフロップ回路およびスキャンテスト回路ならびにスキャンテスト回路配線方法 | |
| JP2001153928A (ja) | バウンダリスキャン回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |