CN101151584B

CN101151584B - 定时器电路及使用定时器电路的移动通信终端和电子设备

Info

Publication number: CN101151584B
Application number: CN2006800107799A
Authority: CN
Inventors: 并木秀夫
Original assignee: NEC Corp
Current assignee: Lenovo Innovations Co ltd Hong Kong
Priority date: 2005-03-31
Filing date: 2006-03-31
Publication date: 2010-12-08
Anticipated expiration: 2026-03-31
Also published as: EP1868059B1; US7949891B2; EP1868059A1; JPWO2006106917A1; US20090083568A1; CN101151584A; EP1868059A4; WO2006106917A1

Abstract

在一种安装在移动通信终端等上的定时器电路中，以减少的测量误差实现了具有不同组测量时间的多个时间测量，并且减少了功耗。所述定时器电路包括：计数器(101)，在参考时钟下运行；存储单元(时间存储器(102)和比较寄存器(103))，当从CPU(120)接收到时间测量请求时，存储与该时间测量请求对应的定时器超时时间；以及比较器(104)，当与计数器(101)的输出值对应的时间和存储在存储单元中的定时器超时时间一致时，生成对CPU(120)的中断信号。存储单元存储与多个时间测量请求对应的多组定时器超时时间，多组定时器超时时间中的最接近于与计数器(101)的输出值对应的时间的一个被设置为将由比较器(104)进行比较的定时器超时时间。

Description

定时器电路及使用定时器电路的移动通信终端和电子设备

技术领域

本发明涉及定时器电路、使用定时器电路的移动通信终端以及使用定时器电路的电子设备，更具体地说，涉及一种安装在电子设备(例如移动通信终端)上的定时器电路。

背景技术

控制移动通信终端的软件通过运行通常由硬件操作配置的定时器电路来执行各种控制。采用定时器电路的测量被用在对硬件控制和软件处理的定时进行仲裁的情况下，并且被用在对与作为其它通信方的上层设备的通信的监控的情况下。

在前者的情况下，测量时间段通常较短，很少需要使用定时器电路同时测量多个不同组的时间。另一方面，在后者的情况下，通常用多个不同定时来测量多个不同组的时间，并且需要使用定时器电路同时测量多个不同组的时间。在同时测量多个不同组的时间的情况下，可以通过安装所有所需的定时器电路来实现所述测量。然而，在此情况下，电路尺寸变大，尤其是对于必须减小尺寸的移动通信终端，这种配置是不切合实际的。相应地，通过安装有限的所需的定时器电路，由定时器电路来测量最小时间段(例如1秒)，CPU周期性运行，以每隔测量的最小时间段就生成中断，每当所述中断被生成就在由CPU进行的软件处理中执行计数，并更新计数值。按照该方式，通过异步地启动时间测量可以实现具有不同组的测量时间的多个时间测量。

发明内容

本发明所要解决的问题

然而，在上述传统技术中，即使可以实现执行多个时间测量的功能，但因为由CPU进行的软件处理每隔由定时器电路所测量的最小时间段就发生，因此消耗电流常常根据CPU操作的发生频率而增加。更进一步地，由于每隔最小时间段就启动或停止由定时器电路进行的测量，因此测量差错经常增加。将参照图12来说明这种缺陷。

图12示出表示传统定时器电路的操作的时序图。在图12中，Ta、Tb、Tc表示要求进行时间测量(测量)的时间(Ta＞Tb＞Tc)。分别地，TIMER_INT是定时器电路使CPU生成的中断信号，COUNTER是由CPU进行计数的计数值，INT是实际所需并且当接收到时间测量请求时由CPU生成的中断信号。更进一步地，0至T8表示与时间Ta、Tb、Tc的时间测量启动以及时间测量超时对应的计数值(COUNTER)。

在图12所示的传统情况下，在从CPU发送时间Ta的时间测量请求之后，在时间测量结束之前，发送时间Tb的时间测量请求。其后，在时间Tb的时间测量超时之前，发送时间Tc的第一次时间测量请求。在时间Tb的时间测量超时之后，发送时间Tc的第二次至第四次时间测量请求，其后，时间Ta的时间测量超时。在此情况下，当定时器随时间Ta的时间测量请求运行时启动由定时器电路进行的测量操作，并且定时器电路每隔参考定时(最小时间段)就周期性地使CPU生成中断信号。其后，每当所述中断被生成，由CPU进行的软件处理中执行计数，并且更新计数值(COUNTER)。相应地，CPU对由于时间Ta、Tb、Tc的时间测量请求而应该被时间保持的T3至T8进行计数，并同时连续地生成实际需要的中断信号(INT)。在生成与时间T8的时间测量对应的中断信号(INT)之后，结束由定时器电路进行的测量操作，并结束周期性地生成对CPU的中断信号(TIMER_INT)的操作。

在此情况下，在将参考定时设置为长的情况下，由于对CPU的中断信号(TIMER_INT)的发生周期变长，因此可以减小由CPU的操作引起的操作电流，然而，在参考定时被设置为长的情况下，所需定时器的测量差错不期望地变得较大。例如，当发生要求同时执行每隔一分钟的测量和每隔三十分钟的测量的时间测量请求时，在每隔1分钟就设置参考定时的情况下，当每隔1分钟的时间测量请求定时和每隔30分钟的时间测量请求定时彼此一致时，在每隔30分钟的时间测量中不产生误差。然而，在这些时间测量请求定时彼此不一致的情况下，每隔30分钟的时间测量被每隔1分钟就生成的参考定时取整，并且小于1分钟的误差不期望地产生。

当使用上述定时器电路实现多个不同的时间测量时，尤其是当这样的定时器电路应用于需要低电力消耗的电子设备(例如移动通信终端)的定时器电路时，所出现的问题变得明显，因此期望对策。

作为与传统定时器电路有关的现有技术文献，已知JP 01-229311-A，JP 01-288913-A、JP 02-13882-A、JP 05-333956-A、JP 07-005279-A，上述文献中的任何一篇都没有考虑到上述问题。

因此，本发明的目的在于提供一种安装在电子设备(例如移动通信终端)上的定时器电路，其可以以减少的测量误差来实现具有不同组的测量时间的时间测量，并且可以减少功耗。

用于解决这些问题的装置

根据本发明，提供一种定时器电路，其包括：计数器，该计数器在参考时钟下运行；存储单元，该存储单元在从CPU接收到时间测量请求时存储与该时间测量请求相对应的定时器超时时间；以及比较器，该比较器对与所述计数器的输出值相对应的时间和存储在所述存储单元中的定时器超时时间进行比较，并且在这两组时间彼此一致时将中断信号输出到所述CPU；其中，所述存储单元存储与多个时间测量请求相对应的多组定时器超时时间，并且所述多组定时器超时时间中的最接近于所述与所述计数器的输出值相对应的时间的一个被设置为将由所述比较器进行比较的定时器超时时间。

根据本发明，所述存储单元包括：第一存储器，该第一存储器存储与多个时间测量请求相对应的多组定时器超时时间；以及第二存储器，该存储器至少存储所述第一存储器中所存储的所述多组定时器超时时间中的最接近于与所述计数器的输出值相对应的时间的定时器超时时间，并且存储在所述第二存储器中的定时器超时时间被设置为将由所述比较器进行比较的定时器超时时间。

根据本发明，所述存储单元包括：排序装置，该排序装置按照从最接近于与所述计数器的输出值相对应的时间的时间开始的顺序对存储在所述第一存储器中的所述多组定时器超时时间进行重新排列；以及设置装置，该设置装置用于设置所述第二存储器中的由所述排序装置进行排序的所述多组定时器超时时间。

根据本发明，所述第二存储器仅存储所述最接近于与所述计数器的输出值相对应的时间的定时器超时时间。更进一步地，当更新存储在所述第一存储器中的所述多组定时器超时时间时，更新所述第二存储器。

根据本发明，所述第一存储器存储启用信息，以设置所述多组定时器超时时间是启用还是禁用，并且当所述比较器生成中断信号时，相应定时器超时时间的启用信息被设置为禁用，并且所述第二存储器存储启用信息被设置为启用的定时器超时时间。

根据本发明，所述第一存储器存储完成信息，所述完成信息指示所述计数器是否被完成，当所述计数器被完成时，所述定时器超时时间基于所述完成信息而被更新。

根据本发明，所述比较器包括连接到所述计数器的输出侧的多个比较器，所述存储单元包括分别连接到所述多个比较器的多个存储器，并且所述多个存储器存储与多个时间测量请求分别对应的多组定时器超时时间，各组定时器超时时间被设置为将由所述多个比较器分别进行比较的定时器超时时间。

根据本发明，还提供一种移动通信终端，其具有上述定时器电路中的任意一个。

根据本发明，还提供一种电子设备，其具有上述定时器电路中的任意一个。

本发明的优点

根据本发明，能够提供一种安装在电子设备(例如移动通信终端)上的定时器电路，其可以以减少的测量误差实现具有不同组的测量时间的多个时间测量，并且可以减少功耗。

附图说明

图1示出表示根据本发明的第一实施例中的定时器电路的配置的框图；

图2示出存储在图1所示的时间存储器中的数据的配置的示意图；

图3示出存储在图1所示的比较寄存器中的数据的配置的示意图；

图4示出根据本发明的第一实施例中的定时器电路的操作的流程图；

图5示出用于说明根据本发明的第一实施例中的定时器电路的操作的时序图；

图6示出表示根据本发明的第二实施例中的定时器电路的比较寄存器的配置的框图；

图7示出表示根据本发明的第二实施例中的定时器电路的操作的流程图；

图8示出用于说明根据本发明的第二实施例中的定时器电路的操作的时序图；

图9示出表示根据本发明的第三实施例中的定时器电路的配置的框图；

图10示出表示根据本发明的第四实施例中的定时器电路的配置的框图；

图11示出表示以下配置的示意图，在该配置中，根据本发明的定时器电路被应用于移动通信终端；以及

图12示出用于说明传统定时器电路的操作的时序图。

标号说明

101 计数器

102 时间存储器

103 比较寄存器

104 比较器(CMP)

106 中断(INT)

120 CPU

具体实施方式

在下文中，将参照附图来详细描述根据本发明的定时器电路、使用定时器电路的移动通信终端以及使用定时器电路的电子设备的最佳模式。

[第一实施例]

图1示出表示根据本发明的第一实施例中的配置的框图。如图1所示，第一实施例中的定时器电路包括计数器101、比较器(CMP)104、时间存储器(第一存储器)102以及比较寄存器(第二存储器)103，所述定时器电路连接到CPU 120。时间存储器102和比较寄存器103配置本发明的存储单元。

ROM和RAM(未示出)连接到CPU 120。ROM已经在其中存储了各种程序，这些程序包括用于定时器电路的驱动程序，根据需要读出这些程序以使CPU 120执行所述程序。RAM是提供CPU 120的工作区的存储器。CPU 120通过CPU总线8连接到时间存储器102和比较寄存器103。CPU 120可以输入从比较器104发送的中断信号(INT)。

计数器101基于输入的时钟信号CLK执行计数操作，并将计数值输出到比较器104。本实施例中的计数器101被配置成30位的计数器，并且将30位的计数值TIM[29:0]输出到比较器104。更进一步地，当计数值从最大值返回到 “0 ”时，计数器101生成完成信号(Co：Carry out)，以将这样生成的完成信号输出到时间存储器102，通知完成了所述计数值。可以由CPU 120来读出计数值。

时间存储器102是这样的存储器：通过定时器电路的时间测量执行来设置数据，所述数据包括用于设置对CPU 120的中断信号(INT)的生成定时的时间的定时器超时值。通过在生成时间测量请求时将时间测量请求的时间加入到计数器101的计数值中来设置所述定时器超时值。

在该实施例中，时间存储器102如图2所示被配置。在时间存储器102中，如图2所示，由CPU 120来设置32位的数据或者说数据T[0]、T[1]、......、T[n-1]、T[n]、(在下文中称为T[x])，使得可以更新所述数据，所述数据包括与30位的定时器超时时间对应的定时器超时值。按照时间测量请求从CPU 120被发送的顺序来输入各个T[x]。也就是说，分别地，对于第一T[0]，输入与第一时间测量请求的时间对应的定时器超时值，对于T[1]，输入与第二时间测量请求的时间对应的定时器超时值，对于第n T[n]，输入与第n时间测量请求的时间对应的定时器超时值。其后，当由于根据时间测量请求的时间测量超时而生成从比较器104到CPU120的中断信号时，更新时间存储器102中的对应的T[x]。

在各个T[x]中，如图2所示，除了30位(位29至位0)的定时器超时值之外，分别设置一位的完成位(Co)和一位的启用位(En)。

完成位表示完成计数器101的计数值。在将完成信号从计数器101输入到时间存储器102的情况下，完成位的设置值从“0”改变为“1”，并且时间存储器102中的数据改变，使得在下一计数值下生成中断。

启用位表示与设置时间对应的定时器超时值的数据是启用还是禁用。该启用位在设置定时器超时值的数据时被设置为启用，当比较器104生成对CPU 120的中断信号时，该启用位改变，并且关于定时器超时值的数据而被设置为禁用，在此情况下生成中断信号。

按照该方式，当通过来自CPU 120的设置来更新数据时，当生成从比较器104到CPU 120的中断信号时，以及当完成计数器101的计数值时，更新时间存储器102中的T[x]的定时器超时值、启用位和完成位。

在比较寄存器103中，在由CPU 120在时间存储器102中设置的T[x]中，对启用位被设置为启用的数据进行排序，因此，排序后的启用数据被设置成存储为T’[0]、T’[1]、......，T’[n-1]、T’[n](在下文中称为T’[x])。

当通过来自CPU 120的设置来更新数据时，当生成从比较器104到CPU 120的中断信号时，以及当完成计数器101的计数值时，分别更新相应T’[x]，并且按照从最接近于计数值的数据的升序对相应T’[x]进行排序。相应地，在T[0]中，存储最接近于计数值的定时器超时值，在T[1]中，存储第二接近于计数值的定时器超时值，在T[2]及后续数据中，存储按相似方式排序的定时器超时值。在这些定时器超时值中，将存储在T[0] 中的定时器超时值输出作为将由比较器104进行比较的定时器值。

比较器104输入从计数器101输出的计数值以及存储在比较寄存器103中的数据T’[0]的定时器值，并确定这两个值是否彼此一致。其后，在这两个值彼此一致的情况下，生成将要输出到CPU 120的对CPU 120的中断信号(INT)。

接下来，将参照图4和图5来说明该实施例中的执行。

图4示出指示第一实施例中的执行的流程图，图5示出用于说明第一实施例中的执行的时序图。在图5中，示出了与图4中的流程图中的各个步骤对应的定时。

如图4和图5所示，将说明这样的情况：从CPU 120发送对时间Ta、Tb、Tc的时间测量请求(对于时间Tc，生成多个时间测量请求)。

首先，由CPU 120生成对时间Ta的时间测量请求。其后，由于计数器101的计数值是T0，因此CPU 120从计数器101读出T0，并计算T8或者说将T0加到Ta(T8＝T0+Ta)，并将时间存储器102中的T[0]的定时器超时值设置为这样获得的T8(步骤S1)。在该定时器设置时，T[0]的启用位同时被设置为启用。

接下来，由于更新了时间存储器102中的T[x]，因此CPU 120将比较寄存器103中的T’[0]的定时器超时值设置为T8(步骤S2)。其后，比较器104将计数器101的计数值与比较寄存器103中的T’[0]＝T8进行比较。

接下来，在计数器101的计数值与比较寄存器103中所存储的值T’[0]一致之前，由CPU 120生成对时间Tb的时间测量请求(步骤S3：“是”)。此时，由于计数值是T1，因此CPU 120从计数器101读出T1，并计算T3或者说将T1加到Tb(T3＝T1+Tb)，并将时间存储器102中的T[1]的定时器超时值设置为这样获得的T3(步骤S4)。在该定时器设置时，T[1]的启用位同时被设置为启用。

其后，由于更新了时间存储器102中的T[x]，因此对于启用位被设置为启用的数据，CPU 120比较T[0]＝T8和T[1]＝T3(步骤S5)。结果，由于T3＜T8，因此CPU 120对数据进行排序和更新，使得比较寄存器103 中的T’[x]是T’[0]＝T3，T’[1]＝T8(步骤S6)。其后，比较器104将计数器101的计数值与比较寄存器103中的T’[0]＝T3进行比较。

接下来，在计数器101的计数值与所存储的值T’[0]一致之前，由CPU 120生成对时间Tc的时间测量请求(步骤S7：“是”)。此时，由于计数值是T2，因此CPU 120从计数器101读出T2，并计算T4或者说将T2加到Tc(T4＝T2+Tc)，并将时间存储器102中的T[2]的定时器超时值设置为这样获得的T4(步骤S8)。在该定时器设置时，T[2]的启用位同时被设置为启用。

其后，由于更新了时间存储器102中的T[x]，因此对于启用位被设置为启用的数据，CPU 120比较T[0]＝T8、T[1]＝T3和T[2]＝T4(步骤S9)。结果，由于T3＜T4＜T8，因此CPU 120对数据进行排序和更新，使得比较寄存器103中的T’[x]是T’[0]＝T3、T’[1]＝T4和T’[2]＝T8(步骤S10)。其后，比较器104将计数器101的计数值与比较寄存器103中的T’[0]＝T3进行比较。

在该实施例中，没有设置T[x]的完成位，并且在定时器超时值超过计数器101的最大值的情况下，由来自计数器101的完成信号将完成位设置为“1”。相应地，如此设置T[x]的定时器超时值，以便与计数器101的完成计数值进行比较。

在此状态下，当计数器101的计数值变成T3并且与T’[0]＝T3一致时(步骤S11：“是”)，比较器104生成对CPU 120的中断信号(步骤S12)。其后，由于生成了对CPU 120的中断信号，因此将该中断信号通知给时间存储器102。相应地，在时间存储器102中的T[x]中，CPU 120将存储与和T3对应的定时器超时值的设置值的T[1]的启用位设置为禁用(步骤S13)。

其后，由于T[1]的启用位被设置为禁用，因此，对于启用位被设置为启用的数据，CPU 120比较T[0]＝T8和T[2]＝T4。结果，由于T4＜T8，因此CPU 120对数据进行排序和更新，使得比较寄存器103中的T’[x]是T’[0]＝T4和T’[1]＝T8(步骤S14)。

在下文中，相似地执行对时间T3的多次时间测量请求的操作，其后，在计数值达到T4的情况下，以及在计数值达到T8的情况下，相似地执行操作。另一方面，对于尚未在该实施例中描述的内容，在将计数值更新为“0 ” 的情况下，将这种更新通知给时间存储器102，并清除存储在时间存储器102中的完成位。

因此，根据该实施例，把利用存储器进行的排序的结果用作将与计数器的计数值进行比较的定时器值，并且由单个比较器来实现多个时间测量。相应地，与传统示例相比，可以减小并行运作的电路的尺寸。

更进一步地，根据该实施例，当从比较器输出中断时，CPU运行。相应地，可以减少CPU的处理，并且可以明显地减少CPU的不必要的操作。当应用于需要低电力功耗的移动通信终端等时，这种优点可以被最大地增强。也就是说，在移动通信终端中，需要低电力功耗，必须尽可能地减少CPU的不必要的操作，并且在通信时经常需要多个不同的长时间定时器。

此外，根据该实施例，因为每隔计数器的操作时钟就可以设置时间测量的开始定时和结束定时，所以在执行多个时间测量时可以显著地减少测量差错，这在上述传统示例中有描述。

此外，根据该实施例，由于在存储器中存储多个数据，因此在连续生成中断信号的情况下，在时间存储器中对数据进行替换的工作变得不必要，这样带来的优点是：在生成中断信号时不引起延迟。

如上所述，根据该实施例，可以减小运算电路的尺寸，可以以减少的测量误差来实现多个时间测量，可以减少CPU的处理，并且可以降低电力消耗。当应用于安装在用于移动通信终端的LSI(大规模集成电路)上的定时器电路时，这种优点被最大地增强。

[第二实施例]

接下来将说明根据本发明的第二实施例。

图6示出表示第二实施例中的运作为定时器电路的存储单元的比较寄存器(第二存储器)103的配置的框图。第二实施例中的其它部件的配置与第一实施例相似。在第一实施例中的比较寄存器103中，设置多个 T’[x]，并且在各个T’[x]中，对多组所需的定时器超时时间的设置值进行排序以进行存储。另一方面，在该实施例中，如图6所示，仅设置T’[0]，并且仅存储单个定时器超时时间。与上述情况相似，存储在T’[0]中的数据是时间存储器102中的T[x]中的启用位被设置为启用的定时器超时值的设置值中的最接近于计数值的数据。

图7示出表示第二实施例中的操作的流程图，图8示出用于说明第二实施例中的操作的时序图。在图8中，示出与图7中的流程图中的各个步骤对应的定时。

如图7和图8所示，也是在该实施例中，将说明发送对时间Ta、Tb、Tc的时间测量请求的情况(对于时间Tc，生成多个时间测量请求)。

首先，由CPU 120生成对时间Ta的时间测量请求。其后，由于计数器101的计数值是T0，因此CPU 120从计数器101读出T0，并计算T8或者说将T0加到Ta(T8＝T0+Ta)，并将时间存储器102中的T[0]的定时器超时值设置为这样获得的T8(步骤S21)。在该定时器设置时，T[0]的启用位同时被设置为启用。

接下来，由于更新了时间存储器102中的T[x]，因此CPU 120将比较寄存器103中的T’[0]的定时器超时值设置为T8(步骤S22)。其后，比较器104将计数器101的计数值和比较寄存器103中的T’[0]＝T8进行比较。

接下来，在计数器101的计数值与比较寄存器103中所存储的值T’[0]一致之前，由CPU 120生成对时间Tb的时间测量请求(步骤S23：“是”)。此时，由于计数值是T1，因此CPU 120从计数器101读出T1，并计算T3或者说将T1加到Tb(T3＝T1+Tb)，并将时间存储器102中的T[1]的定时器超时值设置为这样获得的T3(步骤S24)。在该定时器设置时，T[1]的启用位同时被设置为启用。

其后，由于更新了时间存储器102中的T[x]，因此对于启用位被设置为启用的数据，CPU 120比较T[0]＝T8和T[1]＝T3(步骤S25)。结果，由于T3＜T8，因此CPU 120更新数据使得在比较寄存器103中T’[0]＝T3 (步骤S26)。其后，比较器104将计数器101的计数值与比较寄存器103中的T’[0]＝T3进行比较。

接下来，在计数器101的计数值与所存储的值T’[0]一致之前，由CPU 120生成对时间Tc的时间测量请求(步骤S27：“是”)。此时，由于计数值是T2，因此CPU 120从计数器101读出T2，并计算T4或者说将T2加到Tc(T4＝T2+Tc)，并将时间存储器102中的T[2]的定时器超时值设置为这样获得的T4(步骤S28)。在该定时器设置时，T[2]的启用位同时被设置为启用。

其后，由于更新了时间存储器102中的T[x]，因此对于启用位被设置为启用的数据，CPU 120比较T[0]＝T8、T[1]＝T3和T[2]＝T4(步骤S29)。结果，由于T3＜T4＜T8，因此CPU 120对数据进行更新使得在比较寄存器103中T’[0]＝T3(步骤S30)。其后，比较器104将计数器101的计数值与比较寄存器103中的T’[0]＝T3进行比较。

在此状态下，当计数器101的计数值变成T3并且与T’[0]＝T3一致时(步骤S31：“是”)，比较器104生成对CPU 120的中断信号(步骤32)。其后，由于生成了对CPU 120的中断信号，因此，将该中断信号通知给时间存储器102。相应地，CPU 120将时间存储器102中的T[x]中的存储与和T3对应的定时器超时值的设置值的T[1]的启用位设置为禁用(步骤S33)。

其后，由于T[1]的启用位被设置为禁用，因此，对于启用位被设置为启用的数据，CPU 120比较T[0]＝T8和T[2]＝T4。结果，由于T4＜T8，因此CPU 120对数据进行更新使得在比较寄存器103中T’[0]＝T4(步骤S34)。

在下文中，相似地执行对时间T3的多次时间测量请求的操作，其后，在计数值达到T4的情况下，以及在计数值达到T8的情况下，相似地执行操作。

因此，根据该实施例，除了第一实施例的优点之外，还带来了以下优点：由于在比较寄存器中设置单个定时器超时时间，因此可以简化比较寄存器的配置。

[第三实施例]

接下来，将说明根据本发明的第三实施例。在第一实施例中，把利用存储器进行的排序的结果用作将与计数值相比较的定时器值，并使用单个比较器。另一方面，在第三实施例中，使用多个比较器，并设置与输入到各个比较器中的多个时间测量请求对应的定时器超时值。

图9示出表示根据本发明的第三实施例中的配置的框图。如图9所示，第三实施例中的定时器电路包括CPU 530、31位的计数器501，进一步地，在计数器501的31位的计数值TIM[30:0]的输出侧，布置多个比较器521、522。在各个比较器521、522的31位的定时器超时值[30:0]的输入侧，分别布置比较寄存器(存储单元)511、512。在各个比较器521、522的输出侧，并行地布置寄存器502以及或门电路503。

除了可以输出与各个时间测量请求对应的定时器超时值之外，各个比较寄存器511、512还可以将启用位[31]输出到各个比较器521、522，启用位[31]表示定时器超时值的启用/禁用。当各个比较寄存器511、512的启用位为启用时，各个比较器521、522将计数器501的计数值与各个比较寄存器511、512的定时器超时值进行比较，并在这两个值彼此一致的情况下生成中断信号，并将这样生成的中断信号分别输出到寄存器502以及“或”电路503。

寄存器502存储各个比较器521、522的输出值。当输入来自各个比较器521、522的输出中断信号中的任一个时，“或”电路503将所述输入输出到CPU 530作为一个中断信号(INT)。参照寄存器502所存储的数据，CPU 530确定比较器521、522中的哪一个从“或”电路503输出中断信号，并基于所述确定来执行中断处理。

因此，也是根据该实施例，带来了与第一实施例相似的性能和优点，并且能够减少CPU的不必要的中断处理，并使用单个计数器实现了多个时间测量。

[第四实施例]

接下来，将说明根据本发明的第四实施例。在第四实施例中，与第三实施例相比，计数器的位长度增大到38位，输入到比较器的位长度被划分为TIM[30:0]和TIM[37:7]，这可以使用同一计数器实现具有不同组的最大测量时间的时间测量。

图10示出表示根据本发明的第四实施例中的配置的框图。如图10所示，第四实施例包括CPU 630、计数器601，并且进一步地，在计数器601的38位的计数值TIM[37:0]的输出侧中，分别地，多个比较器621、622被布置在低31位计数值TIM[30:0]的输出侧处，而多个比较器623、624被布置在高31位的计数值TIM[37:7]的输出侧处。在各个比较器621至624的31位的定时器超时值[30:0]的输入侧，分别布置比较寄存器(存储单元)611至614。在各个比较621至624的输入侧，并行地布置寄存器602以及“或”电路603。

除了可以输出与各个时间测量请求对应的定时器超时值之外，各个比较寄存器611至614还可以将启用位[31]输出到各个比较器621至624，启用位[31]表示定时器超时值的启用/禁用。当各个比较寄存器611至614的启用位为启用时，各个比较器621至624将计数器601的计数值与各个比较寄存器611至614的定时器超时值进行比较，并在这两个值彼此一致的情况下生成中断信号，并将这样生成的中断信号分别输出到寄存器602以及“或”电路603。

寄存器602存储各个比较器621至624的输出值。当输入来自各个比较器621至624的输出中断信号中的任一个时，“或”电路603将所述输入输出到CPU 630作为一个中断信号(INT)。参照寄存器602所存储的数据，CPU 630确定比较器621至624中的哪一个从“或”电路603输出中断信号，并基于所述确定来执行中断处理。

因此，根据该实施例，带来了与第三实施例相似的性能和优点，并且，由于计数器的位长度变大，并且将要输入到比较器的计数值被划分为两个不同位长度的计数值，因此变得能够使用同一计数器来实现具有不同组的最大测量时间的时间测量。

[应用]

可以将已经在各个实施例中描述的定时器电路安装到移动通信终端(例如移动电话)。在此情况下，例如，如图11所示，上述配置的定时器电路102安装到一个或多个LSI(大规模集成电路)101，其配置各个单元或者说无线应用单元、信号处理单元、控制单元等(未示出)的至少一部分，所述各个单元配置移动通信终端100。另一方面，可以将上述定时器电路应用于除了移动通信终端之外的电子设备。

虽然已经参照附图根据特定优选实施例详细描述了本发明，但是应当明白，本发明不限于这些实施例，而是可以在不脱离本发明的范围和精神的情况下实现各种修改、替代构造或者等同物。

工业实用性

本发明可以应用于安装在电子设备(例如移动通信终端)上的定时器电路，具体地说，可以应用于安装在各种电路(例如用于诸如移动电话这样的移动通信终端的LSI)上的定时器电路。

Claims

1.一种定时器电路，包括：

计数器，该计数器在参考时钟下运行；

存储单元，该存储单元在从CPU接收到时间测量请求时存储与该时间测量请求相对应的定时器超时时间；以及

比较器，该比较器对与所述计数器的输出值相对应的时间和存储在所述存储单元中的定时器超时时间进行比较，并且在这两组时间彼此一致时将中断信号输出到所述CPU；

其中，所述存储单元存储与多个时间测量请求相对应的多组定时器超时时间，并且所述多组定时器超时时间中的最接近于与所述计数器的输出值相对应的时间的一个被设置为将由所述比较器进行比较的定时器超时时间；

所述存储单元包括：

第一存储器，该第一存储器存储与多个时间测量请求相对应的多组定时器超时时间；以及

第二存储器，该存储器至少存储所述第一存储器中所存储的所述多组定时器超时时间中的最接近于与所述计数器的输出值相对应的时间的定时器超时时间，并且存储在所述第二存储器中的定时器超时时间被设置为将由所述比较器进行比较的定时器超时时间；

所述第一存储器存储启用信息，以设置所述多组定时器超时时间是启用还是禁用，并且当所述比较器生成中断信号时，相应定时器超时时间的启用信息被设置为禁用，并且

所述第二存储器存储启用信息被设置为启用的定时器超时时间；并且，

所述第一存储器存储完成信息，所述完成信息指示所述计数器是否完成计数，当完成时，所述定时器超时时间基于所述完成信息而被更新。

2.如权利要求1所述的定时器电路，其中，所述存储单元包括：

排序装置，该排序装置按照从最接近于与所述计数器的输出值相对应的时间的时间开始的顺序对存储在所述第一存储器中的所述多组定时器超时时间进行重新排列；以及

设置装置，该设置装置用于设置所述第二存储器中的由所述排序装置进行排序的所述多组定时器超时时间。

3.如权利要求1所述的定时器电路，其中，所述第二存储器仅存储所述最接近于与所述计数器的输出值相对应的时间的定时器超时时间。

4.如权利要求1所述的定时器电路，其中，当存储在所述第一存储器中的所述多组定时器超时时间被更新时，所述第二存储器被更新。

5.一种移动通信终端，该移动通信终端具有如权利要求1所述的定时器电路。

6.一种电子设备，该电子设备具有如权利要求1所述的定时器电路。