CN108292236B - 一种信息处理方法及装置 - Google Patents

Abstract

本发明提供一种信息处理方法及装置。该方法包括：接收定时中断；判断在当前时间格上是否有定时任务；在有定时任务时，发送消息给处理模块，以使所述处理模块中断当前任务并处理所述定时任务。通过该方法，能够避免没有必要的任务中断，提高系统性能。

Description

一种信息处理方法及装置

技术领域

本发明涉及计算机技术领域，尤其涉及一种信息处理方法及装置。

背景技术

在软件系统中，有何定时相关的需求，例如在指定时间后执行指定任务，每间隔指定时间就周期性执行指定任务。定时的时间根源来自于定时中断，通过对定时中断的技术，比较任务是否到时，然后执行指定函数来达成目的。举例来说，定时中断源通过总线向处理器定时发中断，处理器在接收到中断时，比较任务是否到时，然后执行指定任务。

在本技术领域，通常将支持在指定时间后或固定周期时，执行指定函数或任务的软件和/或硬件的组件称为定时器。定时器有高精度定时器和低精度定时器之分，二者是相对的概念。通常，低精度定时器的精度一般为毫秒(ms)级别，高精度定时器的精度为纳秒(ns)或微秒(us)级别。

在现有技术中，定时器的实现方式采用的是软件时间轮方式，具体的，在软件中构造一个时间轮，配置时间轮每格的时间间隔，即定时精度。然后将周期定时任务、一次性定时任务添加在时间轮每格的任务链表中。处理器接收定时器中断并中断当前任务，中断的频率为定时精度。中断处理函数推动软件时间轮的当前位置转动一格，将当前格的任务链表中的任务取出逐个执行。

当定时器精度高时，例如10us级别时，中断来的非常频繁，每个中断都需要处理器进行中断处理。然而，实际上，定时器精度高，但是时间轮上挂载的定时任务可能并不多，所以过于频繁的终端会严重影响系统的性能。

发明内容

本发明实施例提供一种信息处理方法及装置，用以解决现有技术中存在的中断频繁导致的系统性能下降的技术问题。

第一方面，本发明实施例提供一种信息处理方法，包括：

接收定时中断；

判断在当前时间格上是否有定时任务；

在有定时任务时，发送消息给处理模块，以使所述处理模块中断当前任务并处理所述定时任务。

因为在本发明实施例中，在接收到定时中断时，先不中断当前任务，而是先判断当前时间格上是否有定时任务，只有在有定时任务时，处理模块才会中断当前任务并处理定时任务，所以相较于现有技术中只要接收到定时中断，不管是否有定时任务就中断当前任务的方案而言，本发明实施例中的方案能够降低处理资源的浪费，提高系统性能。

结合第一方面，在第一方面的第一种可能的实现方式中，所述方法还包括：

接收所述处理模块的操作请求；

根据所述操作请求，对每个时间格上的定时任务链表进行操作。

因此，本发明实施例中的方案能够对时间格上的定时任务进行灵活的配置，便于应用到多种应用场景中。

第二方面，本发明实施例提供一种电子设备，包括：

硬件时间轮，用于接收定时中断，并判断在当前时间格上是否有定时任务，在有定时任务时，发送消息给处理器；

所述处理器，用于根据所述消息中断当前任务并处理所述定时任务。

结合第二方面，在第二方面的第一种可能的实现方式中，所述处理器还用于发送操作请求给所述硬件时间轮；

所述硬件时间轮还用于根据所述操作请求，对每个时间格上的定时任务链表进行操作。

第三方面，本发明实施例提供一种硬件时间轮，包括：

接收接口，用于接收定时中断；

发送接口；

任务管理组件，包括存储器和控制器，所述存储器用于存储时间格和每个时间格对应的定时任务链表；所述控制器用于判断在当前时间格上是否有定时任务；在有定时任务时，通过所述发送接口发送消息给处理器，以使所述处理器中断当前任务并处理所述定时任务。

结合第三方面，在第三方面的第一种可能的实现方式中，所述接收接口还用于接收所述处理器发送的操作请求；

所述控制器还用于根据所述操作请求对所述每个时间格对应的定时任务链表进行操作。

第四方面，本发明实施例提供一种处理器，包括：

中断接口，用于接收定时中断；

硬件时间轮，用于判断在当前时间格上是否有定时任务，在有定时任务时，发送消息给控制模块；

至少一个处理核心；

所述控制模块，用于控制所述至少一个处理核心中断当前任务并处理所述定时任务。

本实施例中的技术方案除了能够达到第一方面中的方法所能达到的技术效果之外，因为将硬件时间轮和控制模块集成在处理器中，所以便于电路布局。

结合第四方面，在第四方面的第一种可能的实现方式中，所述控制模块还用于向所述硬件时间轮发送操作请求；

所述硬件时间轮还用于根据所述操作请求对每个时间格的定时任务链表进行操作。

第五方面，本发明实施例提供一种电子设备，包括：

如第四方面或第四方面的第一种可能的实现方式中所述的处理器；

存储器，用于存储所述处理器工作时所需的数据。

在一些可能的实现方式中，操作请求为删除定时任务、增加定时任务、修改定时任务中的一种或多种操作请求。

附图说明

图1为本发明实施例提供的一种电子设备的结构图；

图2为本发明实施例提供的一种硬件时间轮的结构图；

图3为本发明实施例提供的一种信息处理方法的流程图；

图4为本发明实施例提供的一种硬件时间轮内部元件的交互以及与外部元件的交互示意图；

图5为本发明实施例提供的一种处理器的结构图。

具体实施方式

本发明实施例提供一种信息处理方法及装置，用以解决现有技术中存在的中断频繁导致的系统性能下降的技术问题。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供的一种信息处理方法。该方法可以应用于一种电子设备。该电子设备例如为用户侧设备，也可以是网络侧设备。如图1所示，为本发明实施例提供的一种电子设备的结构图。该电子设备包括硬件时间轮10和处理器20。硬件时间轮10和处理器20可以通过总线进行连接。当然，在实际运用中，硬件时间轮10和处理器20之间可以不是总线结构，而可以是其它结构，例如星型结构，本申请不作具体限定。

可选的，处理器20具体可以是中央处理器、特定应用集成电路(英文：ApplicationSpecific Integrated Circuit，简称：ASIC)，可以是一个或多个用于控制程序执行的集成电路，可以是使用现场可编程门阵列(英文：Field Programmable Gate Array，简称：FPGA)开发的硬件电路，可以是基带处理器。

可选的，处理器20可以包括至少一个处理核心，例如图1中的处理核心1和处理核心2。

进一步，电子设备还可以包括存储器。存储器可以包括只读存储器(英文：ReadOnly Memory，简称：ROM)、随机存取存储器(英文：Random Access Memory，简称：RAM)和磁盘存储器。存储器用于存储处理器20运行时所需的数据。存储器的数量可以是一个或多个。

接下来请参考图2所示，为硬件时间轮10一种可能的实现结构图。如图2所示，硬件时间轮10包括接收接口101、任务管理组件102和发送接口103。任务管理组件102包括存储器和控制器。存储器用于存储时间格和每个时间格对应的定时任务链表。

可选的，接收接口101和发送接口103可以是总线接口，也可以是其它接口，具体与定时中断的传输方式、硬件时间轮10和处理器20之间的连接结构相关。

可选的，接收接口101和发送接口103可以采用多种形式的硬件结构实现，该部分内容为本领域技术人员所熟知的内容，所以在此不再赘述。

每个时间格可以是一个数组，每个时间格对应的定时任务链表存储在对应的数组中。

可选的，数组中存储的定时任务可以包括任务名称和任务对应的函数，也可以是任务名称和任务对应的函数的入口地址。

在实际运用中，时间格也可以通过其它形式实现，本申请不作具体限定。

可选的，对应一个定时精度，就会产生一个定时中断，就会跳到下一个时间格。

可选的，时间格的数量是可以配置的，便于设计实现，时间格的数量通常为2的幂，例如为1024。

接下来请参考如图3所示，为本发明实施例中的信息处理方法的流程图。如图3所示，该方法包括：

步骤11：接收定时中断；

步骤12：判断在当前时间格上是否有定时任务；

步骤13：在有定时任务时，发送消息给处理模块，以使所述处理模块中断当前任务并处理所述定时任务。

具体的，在实际运用中，定时中断按照定时精度产生，例如定时精度为100us，那么每隔100us就产生一个定时中断。

当产生定时中断时，定时中断输入至硬件时间轮10，具体的，例如定时中断输入至接收接口101。因此，接收接口101用于接收定时中断。

接下来执行步骤12，即判断在当前时间格上是否有定时任务。在实际运用中，例如由硬件时间轮10执行该步骤。

举例来说，任务管理组件102的控制器在通过接收接口101接收到定时中断时，获取当前数组的下一数组的地址，下一数组即对应当前时间格。然后判断该数组中是否存储有定时任务。该种情况适用于先有中断产生，再进行时间格的移动的情况。

再例如，任务管理组件102的控制器在通过接收接口101接收到定时中断时，获取当前数组的地址，并判断该数组中是否存储有定时任务。该种情况适用于先进行时间格的跳动，然后等待中断产生的情况。例如在每次执行完步骤12之后，就跳到下一数组，然后等待下一个定时中断的到来。

因为可能不是每个时间格都添加了定时任务，所以要进行步骤12中的判断。如果时间格对应的定时任务链表不为空，那么就表示当前时间格上有定时任务需要执行，反之，就表示当前时间格上没有定时任务要执行。

在有定时任务时，执行步骤13，即发送消息给处理模块，以使所述处理模块中断当前任务并处理所述定时任务。

在没有定时任务时，就等待下一个定时中断的到来，反复执行步骤11至步骤12。

当该方法应用于前述图1所示的电子设备中时，步骤13由硬件时间轮10来执行。步骤13中的处理模块即为处理器20。当硬件时间轮10的结构如图2所示时，任务管理组件102通过发送接口103发送消息给处理器20，以使处理器20中断当前任务并处理所述定时任务。

可选的，所述消息可以包括定时任务的名称和任务对应的任务函数。对应的，处理器20可以直接执行消息中的任务函数。

可选的，所述消息可以包括定时任务的名称和任务对应的任务函数的入口地址。对应的，处理器20可以通过消息中的任务函数的入口地址先获取任务函数，再执行该任务函数。

可选的，当定时任务有多个时，可以按照任务顺序依次执行。

接下来请参考图4所示，为本发明实施例提供的一种硬件时间轮10与外界交互以及内部元件之间的交互图。如图4所示，存储器上存储有时间格T0至Tn，n为正整数。

控制器通过接收接口101接收定时中断。然后控制器确定当前时间格为时间格T0。时间格T0例如是数组的形式存在的，那么控制器就获取该数组在存储器上的地址。然后读取该数组中的定时任务链表。然后判断该定时任务链表中是否有定时任务。在本例中，时间格T0对应的定时任务有3个，分别为任务1至任务3。因此，控制器通过发送接口103发送消息给处理器20。可选的，消息中包含各个任务对应的任务函数。可选的，可以在一个消息中承载3个任务的任务函数，也可以是每个消息中承载一个任务对应的任务函数，然后发3个消息给处理器20。

当再次接收到定时中断时，当前时间格为T1。假设时间格T1上没有定时任务，那么控制器就不会发消息给处理器20，那么处理器20就会继续处理当前任务，并不会发生中断，所以就不会浪费处理资源，进而提高系统性能。

由以上描述可以看出，本发明实施例中先由硬件时间轮判断当前时间格上是否有定时任务，只有在有定时任务时，才发消息给处理器，处理器才会中断当前任务并处理定时任务。相较于现有技术中每次定时中断产生后，不管当前时间格上是否有定时任务，处理器都要中断当前任务的方案而言，本发明实施例中的方案既能达到高精度定时，又能提高系统性能。

可选的，为了能够对时间格对应的定时任务进行灵活的操作，以适应更多的应用场景，该方法还包括：接收所述处理模块的操作请求；根据所述操作请求，对每个时间格上的定时任务链表进行操作。

可选的，所述操作请求可以是添加定时任务、删除定时任务、修改定时任务中的任意一种或多种操作请求。

可选的，所述操作请求可以包括操作的类型，进一步可以包括操作请求对应的时间格。

可选的，当该方法应用于图1所述的电子设备时，所述处理模块为处理器20。接收操作请求和根据操作请求对每个时间格上的定时链表进行操作的主体为硬件时间轮10。

当硬件时间轮10为图2及图4所示的结构时，控制器通过接收接口10接收处理器20发送的操作请求，例如为对时间格T0进行定时任务(例如图4中的任务1)删除的操作请求。控制器获取到时间格T0在存储器上的地址，并删除定时任务链表中的任务1。

当然，在实际运用中，也可以是由处理器20直接访问任务管理组件102的存储器，直接对时间格对应的任务进行删除、增加或修改。

可选的，图3所示的方法还可以应用于一种处理器。请参考图5所示，为本发明实施例提供的一种处理器30的结构图。如图5所示，该处理器30包括：中断接口301、硬件时间轮302、至少一个处理核心304和控制模块303。

当处理器30为芯片形式时，中断接口301为中断引脚。中断接口301用于执行步骤11，即接收定时中断。

硬件时间轮302的结构与图2和图4类似，不同的是，硬件时间轮302的接收接口只要与中断接口301匹配即可。发送接口的类型只要与控制模块303匹配即可。

硬件时间轮302用于执行步骤12至步骤13，即判断在当前时间格上是否有定时任务，在有定时任务时，发送消息给处理模块。在本例中，步骤13中的处理模块即为控制模块303。

控制模块303用于控制至少一个处理核心304中断当前任务并处理所述定时任务。

由以上描述可以看出，在本发明实施例中，处理器在接收到定时中断时，不需要像现有技术那样立即中断当前任务，而是先判断当前时间格上是否有定时任务，只有在有定时任务时，才会中断当前任务执行定时任务。而当当前时间格上没有定时任务时，就不需要中断当前任务，可以继续执行当前任务，所以节约了处理器的处理资源，提高了系统性能。

进一步，在本实施例中，硬件时间轮302和控制模块303集成在处理器30中，所以更利于系统电路的布局，便于使用。

可选的，控制模块303还用于向硬件时间轮302发送操作请求，硬件时间轮302还用于根据所述操作请求对每个时间格的定时任务链表进行操作。本例中的操作请求与前述描述的操作请求的含义相同，在此不再赘述。

可选的，本发明实施例还提供一种电子设备。该电子设备包括图5及其实施例中所述的处理器30以及存储器。存储器用于存储处理器30工作时所需的数据。

存储器的数量可以是一个或多个。存储器可以包括ROM、RAM和磁盘存储器。这些存储器通过总线与处理器30相连接。

可选的，该电子设备可以是用户侧设备，也可以是网络侧设备。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种信息处理方法，其特征在于，包括：

接收定时中断；

判断在当前时间格上是否有定时任务；

在有定时任务时，发送消息给处理模块，以使所述处理模块中断当前任务并处理所述定时任务；

在没有所述定时任务时，不发送所述消息给所述处理模块，以使所述处理模块处理所述当前任务。

2.如权利要求1所述的方法，其特征在于，所述方法还包括：

接收所述处理模块的操作请求；

根据所述操作请求，对每个时间格上的定时任务链表进行操作。

3.一种电子设备，其特征在于，包括：

硬件时间轮，用于接收定时中断，判断在当前时间格上是否有定时任务，在有定时任务时，发送消息给处理器；在没有所述定时任务时，不发送所述消息给所述处理器；

所述处理器，用于根据所述消息中断当前任务并处理所述定时任务；在未收到所述消息时处理所述当前任务。

4.如权利要求3所述的电子设备，其特征在于，所述处理器还用于发送操作请求给所述硬件时间轮；

所述硬件时间轮还用于根据所述操作请求，对每个时间格上的定时任务链表进行操作。

5.一种硬件时间轮，其特征在于，包括：

接收接口，用于接收定时中断；

发送接口；

任务管理组件，包括存储器和控制器，所述存储器用于存储时间格和每个时间格对应的定时任务链表；所述控制器用于判断在当前时间格上是否有定时任务；在有定时任务时，通过所述发送接口发送消息给处理器，以使所述处理器中断当前任务并处理所述定时任务；在没有所述定时任务时不通过所述发送接口发送所述消息给所述处理器，以使所述处理器处理所述当前任务。

6.如权利要求5所述的硬件时间轮，其特征在于，所述接收接口还用于接收所述处理器发送的操作请求；

所述控制器还用于根据所述操作请求对所述每个时间格对应的定时任务链表进行操作。

7.一种处理器，其特征在于，包括：

中断接口，用于接收定时中断；

硬件时间轮，用于判断在当前时间格上是否有定时任务；在有定时任务时，发送消息给控制模块；在没有所述定时任务时，不发送所述消息给所述控制模块；

至少一个处理核心；

所述控制模块，用于控制所述至少一个处理核心中断当前任务并处理所述定时任务；在未收到所述消息时控制所述至少一个处理核心处理所述当前任务。

8.如权利要求7所述的处理器，其特征在于，所述控制模块还用于向所述硬件时间轮发送操作请求；

所述硬件时间轮还用于根据所述操作请求对每个时间格的定时任务链表进行操作。

9.一种电子设备，其特征在于，包括：

如权利要求7或8所述的处理器；

存储器，用于存储所述处理器工作时所需的数据。

Images