JPH0213882A - 予約タイマー回路 - Google Patents

予約タイマー回路

Info

Publication number
JPH0213882A
JPH0213882A JP16430588A JP16430588A JPH0213882A JP H0213882 A JPH0213882 A JP H0213882A JP 16430588 A JP16430588 A JP 16430588A JP 16430588 A JP16430588 A JP 16430588A JP H0213882 A JPH0213882 A JP H0213882A
Authority
JP
Japan
Prior art keywords
data
minute
reservation
time
label
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16430588A
Other languages
English (en)
Inventor
Hiroyuki Suzuki
鈴木 廣之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16430588A priority Critical patent/JPH0213882A/ja
Publication of JPH0213882A publication Critical patent/JPH0213882A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Electric Clocks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は予約タイマー回路に関し、特にTV。
VTR等で使用される予約タイマー回路に関する。
〔従来の技術〕
従来、この種の予約タイマー回路は、RAM上に、予約
設定する時刻の今週、来週、来々週等を選択する週のデ
ータ、曜日のデータ、時のデータ、分のデータ及び対象
機器の起動/停止のためのオン・オフのデータを格納し
ておき、ハードウェア又はソフトウェアで作られた時刻
データと予約データとを、設定可能な各分単位ごとに全
予約データに対してソフトウェアにより照合する構成と
なっていた。
〔発明が解決しようとする課題〕
上述した従来の予約タイマー回路は、設定可能な各分単
位ごとに、全予約データを時刻データと照合する構成と
なっているので、予約データの数が多くなるに従って照
合のためのソフトウェアの構成が複雑になり、また照合
時間が増大するために予約データの数が制限されるとい
う欠点がある。
本発明の目的は、照合のためのソフトウェアの構成を簡
略化することができ、かつ予約データの数の制限を緩和
することができる予約タイマー回路を提供することにあ
る。
〔課題を解決するための手段〕
本発明の予約タイマー回路は、予約設定する時刻の時1
分を含む予約データを入力する入力手段と、前記予約デ
ータを一時格納する予約データバッファと、時刻の所定
の分間隔ごとに、所定の秒間隔で初期値から順次インク
リメントする選択信号を出力する秒カウンタと、前記選
択信号の値゛とそれぞれ対応するラベルが付され、前記
予約データバッファに格納されている予約データの分デ
ータを各予約データごとに順次格納する複数の分データ
ラッチと、これら各分データラッチと対応する番地がそ
れぞれ付された複数の記憶エリアを備え、前記予約デー
タの分データを除くデータをそれぞれ対応して格納する
予約データエリアと、前記時刻の所定の分間隔ごとにこ
の時刻の分データ及び現時刻データを出力する時刻カウ
ンタと、前記選択信号により前記各分データラッチを順
次選択してこれら各分データラッチに格納されている分
データを出力する選択回路と、この選択回路からの分デ
ータと前記時刻カウンタからの分データとを比較し一致
したとき一致検出信号及び割込み信号を出力する比較回
路と、前記一致検出信号により、前記分データが一致し
た分データラッチのラベルをラッチして出力するラベル
ラッチ回路と、前記割込み信号により、前記ラベルラッ
チ回路からのラベルと対応する予約データエリアの番地
の記憶エリアからこの記憶エリアに格納されている予約
データを読出し、この予約データの時刻と前記現時刻デ
ータの時刻とが一致したとき所定のタイマー処理をする
CPUとを有している。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例を示すブロック図である。
予約設定しようとする予約データには、タイマーオン・
オフ、週、曜日1時及び分のデータが含まれ、この予約
データはキーマトリクス1により入力され、入出力ポー
ト2.データバス8を介してRAM3の中に設けられた
予約データバッファ31に一時格納される。
秒カウンタ71は、クロックジェネレータ6がらのクロ
ック信号により、時刻の所定の分間隔ごとに、所定の秒
間隔で初期値から順次インクリメントする選択信号SS
を出力する。
時刻カウンタ72は、秒カウンタ71がらの分クロック
信号MCKを受け、選択信号ssが一巡するタイミング
に合わせてその時刻の分データと現時刻データとを出力
する。
複数の分データラッチ73には、選択信号SSの値と対
応するラベル(“0′″、1″〜II F“′)がそれ
ぞれ付され、予約データバッファ31に格納されている
予約データの分データが各予約データごとに順次格納さ
れる。
予約データエリア32はRAM3の中に、各分データラ
ッチ73のラベルと対応する番地がそれぞれ付された複
数の記憶エリアを備えて設けられ、予約データの分デー
タを除く各データを、この予約データの分データが格納
されている分データラッチ73のラベルと対応する番地
の記憶エリアに格納する。
選択回路74は、秒カウンタ71からの選択信号SSに
より各分データラッチ73を順次選択し、これら各分デ
ータラッチ73に格納されている分データを出力する。
比較回路75は、選択回路74からの分データと時刻カ
ウンタ72からの分データとを比較し、一致したとき一
致検出信号及び割込み信号を出力する。
ラベルラッチ回路76は、一致検出信号により、分デー
タが一致した分データラッチのラベルをラッチして出力
する。
CuF2は、比較回路75からの割込み信号により、ラ
ベルラッチ回路76からのラベルと対応する予約データ
エリア32の番地の記憶エリアから、この記憶エリアに
格納されている予約データを読出し、この予約データの
時刻(週、 1llt日2時を含む)と時刻カウンタ7
2からの現時刻データの時刻を比較しこれらが一致した
とき、タイマーオン・オフのデータに従って対象機器を
起動/停止するための信号(Vo)をデータバス8.入
出力ボート2を介して出力する。
ROM5にはCPU4をはじめ各部を制御するためのプ
ログラムが格納されている。
なお、秒カウンタ71をはじめとする符号70番代の構
成要素により、本発明の特徴とする主要部分であるタイ
マー回路7を構成している。
第2図(a)、(b)はそれぞれ予約データバッファ3
1及び予約データエリア32に格納される予約データの
データフォーマット図である。
このように、予約データバッファ31に格納される予約
データは、タイマーオン・オフデータT1ビット、週デ
ータW2ビット、曜日データD3ビット、時データドラ
ビット及び分データM6ビツトの17ビツト構成となっ
ており、また、予約データエリア32に格納される予約
データは分データMの6ビツトを除く11ビツトとデー
タの有無を表示する(E)1ビツトの計12ビット構成
となっている。
第3図はRAM3に設けられた予約データバッファ31
及び予約データエリア32の記憶エリアマツプである。
RAM3は各アドレス4ビツトで構成され、行アドレス
“O”〜°“7゛1列アドレス“0”〜“F″の128
アドレスをもち、アドレスOBH〜OFHに予約データ
バッファ31を、アドレス50H〜7FHに予約データ
エリア32を配置している。
予約データエリア32には分データラッチ73のラベル
(0〜F)と対応する番地(0〜F)が付され、1つの
番地は1つの列アドレスのうちの行アドレス“5′〜“
7″で構成されている。
第4図は予約データ書込みルーチンのフローチャートで
ある。
この予約データ書込みルーチンは予約データが入力され
るたびに実行される。
第5図はこの実施例の分クロック信号MCK及び選択信
号SSの波形図である。
選択信号SSは3秒ごとに初期値の0”から順次インク
リメントされ、“0゛:〜II F I+までの値をと
って1分ごとに初期値“0”に戻ってインクリメントが
くり返される。この値に対応する分データラッチ73が
選ばれてこの分データラッチ73の分データが読出され
る。
第6図はこの実施例の割込み処理ルーチンを示すフロー
チャートである。
割込み信号により、選択された予約データエリア32の
番地の記憶エリアのMSBによりデータの有無が調べら
れ、データが「有」のとき、この記憶エリアの予約デー
タの週データW、曜日データD及び時データHが現時刻
データと比較され、一致していればタイマーオン・オフ
データTを調ベオンであれば対象機器を起動させる信号
(Vo)を出力し、オフであれば停止させる信号(Vo
)を出力する。
〔発明の効果〕
以上説明したように本発明は、分データラッチの分デー
タと時刻カウンタの出力する分データとが一致したとき
のみ予約データと現時刻データとを比較(照合)し、一
致したとき所定のタイマー処理をする構成とすることに
より、予約データと現時刻データとが一致したときのみ
必要なデータを照合すればよいので、照合回数が大幅に
低減されると共にソフトウェアの構成が簡略化され、予
約データの数の制限を緩和することができる効果がある
。即ち、予約データの数の増加は、分データラッチの追
加で容易に対応することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図(
a)、(b)はそれぞれ第1図に示された実施例の予約
データバッファ及び予約データエリアに格納される予約
データのデータフォーマット図、第3図は第1図に示さ
れた実施例のRAMの記憶エリアマツプ、第4図は第1
図に示された実施例の予約データ書込みルーチンのフロ
ーチャート、第5図は第1図に示された実施例の各部信
号の波形図、第6図は第1図に示された実施例の割込み
処理ルーチンのフローチャートである。 1・・・キーマトリクス、2・・・入出力ボート、3・
・・RAM、4・・・CPU、5・・・ROM、6・・
・クロックジェネレータ、7・・・タイマー回路、8・
・・データバス、31・・・予約データバッファ、32
・・・予約データエリア、71・・・秒カウンタ、72
・・・時刻カウンタ、73・・・分データラッチ、74
・・・選択回路、75・・・比較回路、76・・・ラベ
ルラッチ回路、S。 〜S8・・・手順。 代理人 弁理士  内 原  音 」U 昂3図

Claims (1)

    【特許請求の範囲】
  1. 予約設定する時刻の時、分を含む予約データを入力する
    入力手段と、前記予約データを一時格納する予約データ
    バッファと、時刻の所定の分間隔ごとに、所定の秒間隔
    で初期値から順次インクリメントする選択信号を出力す
    る秒カウンタと、前記選択信号の値とそれぞれ対応する
    ラベルが付され、前記予約データバッファに格納されて
    いる予約データの分データを各予約データごとに順次格
    納する複数の分データラッチと、これら各分データラッ
    チと対応する番地がそれぞれ付された複数の記憶エリア
    を備え、前記予約データの分データを除くデータをそれ
    ぞれ対応して格納する予約データエリアと、前記時刻の
    所定の分間隔ごとにこの時刻の分データ及び現時刻デー
    タを出力する時刻カウンタと、前記選択信号により前記
    各分データラッチを順次選択してこれら各分データラッ
    チに格納されている分データを出力する選択回路と、こ
    の選択回路からの分データと前記時刻カウンタからの分
    データとを比較し一致したとき一致検出信号及び割込み
    信号を出力する比較回路と、前記一致検出信号により、
    前記分データが一致した分データラッチのラベルをラッ
    チして出力するラベルラッチ回路と、前記割込み信号に
    より、前記ラベルラッチ回路からのラベルと対応する予
    約データエリアの番地の記憶エリアからこの記憶エリア
    に格納されている予約データを読出し、この予約データ
    の時刻と前記現時刻データの時刻とが一致したとき所定
    のタイマー処理をするCPUとを有することを特徴とす
    る予約タイマー回路。
JP16430588A 1988-06-30 1988-06-30 予約タイマー回路 Pending JPH0213882A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16430588A JPH0213882A (ja) 1988-06-30 1988-06-30 予約タイマー回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16430588A JPH0213882A (ja) 1988-06-30 1988-06-30 予約タイマー回路

Publications (1)

Publication Number Publication Date
JPH0213882A true JPH0213882A (ja) 1990-01-18

Family

ID=15790601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16430588A Pending JPH0213882A (ja) 1988-06-30 1988-06-30 予約タイマー回路

Country Status (1)

Country Link
JP (1) JPH0213882A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355981A (en) * 1991-01-30 1994-10-18 Ntn Corporation Torque transmission device
US7949891B2 (en) 2005-03-31 2011-05-24 Nec Corporation Timer circuit storing a plurality of time measurements with different sets of measurement time that can be realized by starting the time measurements asynchronously

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355981A (en) * 1991-01-30 1994-10-18 Ntn Corporation Torque transmission device
US7949891B2 (en) 2005-03-31 2011-05-24 Nec Corporation Timer circuit storing a plurality of time measurements with different sets of measurement time that can be realized by starting the time measurements asynchronously

Similar Documents

Publication Publication Date Title
US3470542A (en) Modular system design
JPH0213882A (ja) 予約タイマー回路
US5327362A (en) System for detecting a runaway of a microcomputer
JP3082721B2 (ja) タイマ装置
US4713813A (en) Logic analyzer
ATE98791T1 (de) Mikroprogrammablaufsteuerung.
US4267587A (en) Electronic timepiece circuit
SU1359904A1 (ru) Устройство контрол двоичных счетчиков с последовательным вводом информации
SU1642472A1 (ru) Устройство дл контрол выполнени последовательности действий оператора
SU930274A1 (ru) Устройство программного управлени исполнительными механизмами
JPS62111329A (ja) 制御回路の異常出力防止方法および回路
JPS6029671A (ja) シ−ケンス制御回路
JP2847741B2 (ja) マイクロコンピュータ
JPS599245Y2 (ja) 表示装置
SU1644203A1 (ru) Устройство дл обучени операторов
JPS6273358A (ja) マイクロコンピユ−タとその周辺装置の制御方法
SU1196883A1 (ru) Устройство дл ввода информации
SU1444744A1 (ru) Программируемое устройство дл вычислени логических функций
JPS581757B2 (ja) プログラムタイマ−
SU1103229A1 (ru) Устройство микропрограммного управлени
SU1534485A1 (ru) Устройство дл обучени операторов
SU1397921A1 (ru) Устройство дл отладки программ
JPS63141415A (ja) 並直列変換回路
JPH0193270A (ja) 予約データ処理用集積回路
JPS61276002A (ja) システム制御装置