CN101145517A - 用于结晶化半导体膜的方法和由该方法结晶化的半导体膜 - Google Patents

用于结晶化半导体膜的方法和由该方法结晶化的半导体膜 Download PDF

Info

Publication number
CN101145517A
CN101145517A CNA200710138198XA CN200710138198A CN101145517A CN 101145517 A CN101145517 A CN 101145517A CN A200710138198X A CNA200710138198X A CN A200710138198XA CN 200710138198 A CN200710138198 A CN 200710138198A CN 101145517 A CN101145517 A CN 101145517A
Authority
CN
China
Prior art keywords
semiconductor film
layer
bottom gate
technology
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710138198XA
Other languages
English (en)
Other versions
CN101145517B (zh
Inventor
M·A·克劳德
A·T·沃特萨斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101145517A publication Critical patent/CN101145517A/zh
Application granted granted Critical
Publication of CN101145517B publication Critical patent/CN101145517B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及用于结晶化半导体膜的方法和由该方法结晶化的半导体膜。提供了一种用于使用掩埋晶种1脉冲层间结晶化工艺结晶化半导体膜的方法。该方法在透明衬底上以该顺序形成具有结晶结构的第一半导体膜，具有暴露第一半导体膜顶表面的一部分的开口的绝缘体层，然后以该顺序形成具有非晶结构的第二半导体膜。激光退火第二半导体膜使得第二半导体膜完全熔化并且第一半导体膜局部熔化。使用未熔化的第一半导体膜作为晶种，结晶化第二半导体膜。

Description

用于结晶化半导体膜的方法和由该方法结晶化的半导体膜
技术领域
本发明总体上涉及集成电路(IC)制造，更具体的说，涉及使用掩埋晶种层间(interlevel)结晶化方法的双栅薄膜晶体管(DG-TFT)制造工艺。
背景技术
对于用于TFT应用的硅(Si)薄膜的混合连续晶粒硅(CGS)处理，“1脉冲(1-shot)”工艺是能提供晶粒间界在结晶膜中的位置控制的高产量方案。
激光脉冲一般被称为“脉冲(shot)”，并且1脉冲工艺使用单个激光脉冲退火膜。该方法有两种主要的实施方式，其影响所得到的微结构，或者在结晶化之前预构图Si岛，或者不这样做。在任一种情况下，通过在除需要预先定位的晶种的地方以外的所有区域中完全熔化Si膜来引起位置控制，以便开始过冷熔化的结晶化。
一般，该晶种通过下述步骤被放置：首先利用500SiO2盖层封装Si层(被预构图或没有被构图)，沉积足够厚的Si层(大约2,000)，然后构图该Si层以留下将遮蔽来自下面的Si有源层的受激准分子激光辐射的点或线。
这些点或线必须足够大以保持Si下层的足够宽的区域被照射，以便解决横向热扩散。典型的宽度为大约3-4微米(μm)。当周围熔化的Si在平衡温度以下开始冷却时，晶种开始横向生长到周围区域中。
图1是描述对于“1脉冲”位置控制结晶化方案，利用遮蔽Si层(点)预构图Si有源层的透视图(现有技术)。图1示出了70°倾斜的样品，其具有预构图的Si岛和覆盖Si层以引起横向生长。照射时，晶种开始从遮蔽点以下生长，然后在螺旋形物周围和Si岛的其余部分中继续进行横向生长。
在上述方法的许多实施例中，该点最终必须被去除，这对于随后的TFT制造步骤(例如，注入、接触孔形成、和平面化)来说可能是有问题的。去除该点需要Si遮蔽层的受控的干法刻蚀、在TMAH中的湿法腐蚀，或(对于未被构图的Si有源层)在稀释的HF中的腐蚀以钻蚀所述线和点并使得它们被剥离。
更好的方法是通过可以在结晶化之后留在原位的装置(通过接触孔)为横向生长提供晶种，所述装置不会干扰随后的处理步骤。
发明内容
如果Si有源层的预定区域能够被留下与可以用作横向生长的晶种的固体(即未熔化的)Si区接触，那么“1脉冲(1-shot)”位置控制结晶化方案能够被增强。由于多种原因，包括与3D体系结构的更好的兼容性和改善的生产量，希望利用单脉冲结晶化更大的区。常规的定向凝固方法不再足以满足目前利用各种3D体系结构(例如，背栅TFT、平面TFT、和双栅TFT)的共同集成的设计。为了更好地实现3D结构的结晶化，本发明使用背栅作为为横向生长提供晶种的装置并且控制晶粒间界相对于TFT的有源沟道的位置。
因此，提供了一种方法，用于使用掩埋晶种1脉冲层间结晶化工艺结晶化半导体膜。该方法形成具有结晶结构、覆盖在透明衬底上面的第一半导体膜。形成覆盖在第一半导体膜上面的绝缘体层，并且在绝缘体层中形成开口，该开口暴露第一半导体膜顶表面的一部分。然后，形成覆盖在绝缘体层上面的具有非晶结构的第二半导体膜。一般，第一和第二半导体膜是Si，并且绝缘体层通常是氧化物或氮化物。第二半导体膜被激光退火。在一个方面中，该退火利用单激光脉冲来完成。响应于激光退火，第二半导体膜完全熔化并且第一半导体膜局部熔化。使用未熔化的第一半导体膜作为晶种，结晶化第二半导体膜。
该方法的一个方面包括在利用来自第二激光源的至少一个激光能量密度(fluence)脉冲熔化第二半导体膜之前，利用来自第一激光源的至少一个激光能量密度脉冲F(J/cm2·脉冲)预加热衬底。
在一个应用中，第一半导体膜形成覆盖在衬底上面的底栅，绝缘体层形成底栅电介质，以及第二半导体层形成有源Si层。更具体地说，该底栅具有第一部分和第二部分，并且在该栅电介质中形成覆盖在底栅第一部分上面的通孔(通路接触孔)。底栅第一部分通过退火被局部熔化，并且底栅第二部分用作结晶化有源Si层的晶种。
下面提供上述方法的另外的细节。
通过下面的描述，本发明的另外的目的、特征和强度将变得清楚。另外，由以下参考附图的说明，本发明的优点将变得明显。
附图说明
图1是描述对于“1脉冲”位置控制结晶化方案利用遮蔽Si层(点)预构图Si有源层的透视图(现有技术)。
图2是底栅的平面图，其解释了使用掩埋晶种1脉冲激光退火工艺结晶化双栅TFT(DG-TFT)的过程中的步骤。
图3是在形成通孔之后图2的底栅，其解释了使用掩埋晶种1脉冲激光退火工艺结晶化双栅TFT(DG-TFT)的过程中的步骤。
图4是图3的底栅的局部截面图，其解释了使用掩埋晶种1脉冲激光退火工艺结晶化双栅TFT(DG-TFT)的过程中的步骤。
图5是结晶化之后有源Si层12的平面图，其解释了使用掩埋晶种1脉冲激光退火工艺结晶化双栅TFT(DG-TFT)的过程中的步骤。
图6是描述被构图之后的有源Si层的平面图，其解释了使用掩埋晶种1脉冲激光退火工艺结晶化双栅TFT(DG-TFT)的过程中的步骤。
图7是示出最终的分立器件布局的平面图，其解释了使用掩埋晶种1脉冲激光退火工艺结晶化双栅TFT(DG-TFT)的过程中的步骤。
图8是示出用于使用掩埋晶种1脉冲激光退火工艺结晶化半导体膜的方法的流程图。
图9是示出用于使用至下面底栅的通孔为有源Si层的结晶化提供晶种的DG-TFT制造方法的流程图。
具体实施方式
参考附图本发明的实施例将得到最佳理解，其中类似的部分始终用类似的数字表示。上述图被明确并入作为该详细描述的一部分。
“1脉冲”位置控制结晶化方案依赖被留下与用作横向生长的晶种的(未熔化的)单晶区域接触的si有源层的预定区域。背栅、平面和双栅TFT体系结构中的3D结构的结晶化利用1脉冲激光退火工艺被改善。下面提供了背栅的实例，其用于为横向生长提供晶种并且控制晶粒间界相对于TFT的有源沟道的位置。
图2到7描述了使用掩埋晶种1脉冲激光退火工艺结晶化双栅TFT(DG-TFT)的步骤。通常，DG-TFT是具有覆盖在平面TFT结构上面的底栅或背栅的晶体管，其包括源区和漏区，沟道和顶栅。该背栅用于控制上覆的平面TFT的阈值电压。DG-TFT的另外的细节可以在于2005年7月18日提交的由Afentakis等人发明的题为DUAL-GATE TRANSISTOR DISPLAY的未决的申请(序列号No.11/184,699)中找到，该申请在此被并入作为参考(案卷号SLA8010)。
图2是底栅(背栅)10的平面图。底栅10被掺杂、构图、然后被盖上如图4中所示的背栅绝缘体11。一般，底栅10是多晶的，或者它也可以具有单晶结构。
图3是在形成通路接触孔(通孔)13之后图2的底栅10，所述通孔被开口通过背栅绝缘体11直到底栅10。然后在背栅绝缘体11上方沉积非晶Si(a-Si)有源层12，其通过通路接触孔13与底栅10形成接触。
图4是图3的底栅10的局部截面图。大多数(如果不是全部的话)受激准分子能量密度(由标有“XeC1”的箭头表示)被有源Si层12吸收。典型的有源Si层12可以具有大约500的厚度。热传导导致延伸通过通路接触孔 13并且局部熔化掩埋底栅电极10的熔化前部(melt front)。底栅电极10的热质量可以是有源Si层厚度的大约四倍，结果形成底栅的显著部分保持固态。当冷却时，固态材料的垂直再生长延伸通过通路接触孔13，为LC(位置受控的)横向生长提供晶种。
图5是在结晶化之后有源Si层12的平面图。结晶微结构可以适于特殊应用，例如控制晶粒间界相对于TFT的有源沟道区的位置。图5示出了在晶粒中心的圆形区域，在此通过被留下与熔化的Si接触的晶种启动横向生长。底栅10的相对位置用阴影线示出。
图6是描述在有源Si层12被构图以用作TFT的有源沟道之后该有源Si层12的平面图。在构图之前执行结晶化。因为掩埋底栅电极10被覆盖了有源Si层12，因此在照射期间其没有熔化。构图有源区断开了与有源沟道和掩埋底栅电极的(Si)接触。
图7是示出最终的分立器件布局的平面图，且4个垫(pad)分别用于与源极21、漏极22、顶栅23、背栅24的接触。器件还可以使用上述方法、不利用顶栅或底栅(23，24)来制造，以便除了双栅TFT之外还提供平面TFT或背栅TFT。更一般而言，该方法可适用于使用“1脉冲”未预构图位置控制结晶化方案结晶化垂直结构。
功能描述
图8是示出根据本发明的一个实施例用于使用掩埋晶种1脉冲层间结晶化工艺结晶化半导体膜的方法的流程图。
尽管为了清楚起见，该方法被描述成有编号的步骤序列，但是该编号并不一定表示这些步骤的顺序。应当理解，这些步骤中的一些可以被跳过、并行执行，或者在不需要保持严格的序列顺序的情况下执行。该方法在步骤800处开始。
在步骤802中，形成覆盖在透明衬底上面的具有结晶结构的第一半导体膜。对于透明衬底的材料，可以采用例如玻璃、塑料、或石英。尽管该方法可以与任何衬底材料一起使用，但是激光退火工艺常常与这些温度敏感的材料相关。在步骤804中，形成覆盖在第一半导体膜上面的绝缘体层。在步骤806中，在绝缘体层中形成开口，该开口暴露第一半导体膜顶表面的一部分。在步骤808中，形成覆盖在绝缘体层上面的非晶结构的第二半导体膜。在步骤810中，执行对第二半导体膜的激光退火。响应于步骤810中的激光退火工艺，在S812中第二半导体膜完全熔化，并且第一半导体膜局部熔化。在S814中使用未熔化的第一半导体膜作为晶种，结晶化第二半导体膜。
在一个方面中，在步骤804中在绝缘体层中形成开口的工艺包括在第一位置中形成开口的工艺。然后，通过响应于第一位置的定位控制结晶化的第二半导体膜的晶粒间界来执行步骤814中第二半导体膜的结晶化。暂时返回图5和6，可以看出形成在Si有源层12中的晶粒间界相对于栅电介质10中的通路接触孔13的位置被定位和形成。
在一个方面中，在步骤810中对第二半导体膜激光退火的工艺包括下述工艺：在利用来自第二激光源的至少一个激光能量密度脉冲熔化第二半导体膜之前，利用来自第一激光源的至少一个激光能量密度脉冲预加热衬底。例如，该衬底可以利用二氧化碳激光(CDL)脉冲被预加热，该二氧化碳激光脉冲具有在大约10微秒至1毫秒的范围内的持续时间，和在大约100Hz至50KHz的范围内的重复频率。
在另一个方面中，在步骤812中熔化第二半导体膜的工艺包括利用单个受激准分子激光脉冲激光退火第二半导体膜的工艺。例如，可以使用在大约30纳秒(ns)至300ns范围内的脉冲持续时间执行利用单个受激准分子激光脉冲激光退火第二半导体膜的工艺。
首先CO2激光器发光以预加热下面的SiO2衬底。在CDL脉冲(一般长度是10μs至1ms)的末端，受激准分子激光器被点亮使得直接位于衬底上的预加热的亮点上面的Si薄膜熔化。这些操作允许完全局部加热该材料至超过900℃至1,000℃的温度。这种局部高温又允许根据条件超过30至100μm的非常长的横向生长长度。该工艺因其利用单脉冲结晶化整个Si膜的能力而被称为“1脉冲”工艺，所述S i膜将构成器件的有源部分。提供晶种的结构被设置用于提供适合于特定的有源沟道定向、尺寸、或其它所需特性的最佳微结构。当然，术语“1脉冲”仅仅指的是受激准分子激光器。CO2激光器可以为每个受激准分子激光脉冲多次发光。CDL可以以高达几十kHz的频率工作，并且对于一些条件而言，这是典型的工作条件。该工艺的另外的细节可以在美国专利7,018,468中找到，其在此被并入作为参考。
可替换的预加热源包括UV激光器，例如受激准分子激光器或三倍频固体激光器；或可见光激光器，例如两倍频固体激光器，来作为激光退火源。在308nm的XeC1激光器或在243nm的KrF激光器可以是受激准分子激光器的候选者。三倍频固体激光器，例如三倍频Nd-YAG激光器或三倍频Nd-YV04激光器，也可以是UV激光器的候选者。两倍频固体激光器，例如工作在532nm的两倍频Nd-YAG激光器或两倍频Nd-YV04激光器，可以是可见光激光器的候选者。
在不同的方面中，分别在步骤802和808中形成第一和第二半导体膜包括形成包括Si的第一和第二半导体膜。例如，可以使用(纯)Si和SiGe的膜，然而该工艺有可能应用于更宽范围的薄膜工艺材料。在步骤804中形成的绝缘体层一般是氧化物膜，例如二氧化硅、氮化物膜，例如氮化硅、氮氧化物、乃至高k介电材料。
在一个方面中，在步骤802中形成第一半导体膜的工艺包括形成覆盖在衬底上面的底栅的工艺，其后是在步骤804中形成底栅电介质的工艺。在步骤808中形成第二半导体层的工艺包括形成有源Si层的工艺。在一个方面中，在步骤808中形成的有源Si层具有在大约500至1,500的范围内的厚度。
更具体的说，在步骤802中形成底栅的工艺包括形成具有第一部分和第二部分的底栅的工艺。在步骤806中，在覆盖在底栅第一部分上面的栅电介质中形成通路接触孔。然后，在步骤812中局部熔化第一半导体膜的工艺包括熔化底栅第一部分的工艺。在步骤814中将要使用未熔化的第一半导体膜作为晶种来执行的工艺包括将要使用底栅第二部分作为用来结晶化有源Si层的晶种来执行的工艺。
在结晶化有源Si层的工艺之后，在步骤816中有源Si层被构图以除去覆盖在栅电介质中的通路接触孔上面的有源Si层。然后，在步骤818中，形成覆盖在有源Si层上面的顶栅，并且在步骤820中，在有源Si层中形成源/漏(S/D)区。这些与DG-TFT制造工艺相关的步骤816到820没有在该图中示出，因为图9特别专用于DG-TFT工艺。
在一个方面中，结晶化第二半导体膜的工艺包括在第二半导体膜中横向生长具有在大约20微米(μm)至30μm的范围内的长度的晶粒的工艺。就DG-TFT而言，从通路接触孔到底栅的未熔化部分的距离一般小于晶粒长度。横向生长的晶粒的晶向可以在半特征长度(semi-characteristic length)(对于50nm厚的Si膜来说是大约15μm)之后改变或破坏，并且由控制晶种的定向(即通路接触孔附近的布置)得到的任何好处减少。
图9是示出用于使用至下面的底栅的通路接触孔为有源Si层的结晶化提供晶种的DG-TFT制造方法的流程图。该方法开始于步骤900。在步骤902中，形成覆盖在透明衬底上面的具有多晶结构的Si底栅。在步骤904中，形成覆盖在底栅上面的绝缘体层。例如，可以使用氧化物或氮化物绝缘体。在步骤906中，在绝缘体层中形成开口，该开口暴露底栅顶表面的一部分。在步骤908中，形成覆盖在绝缘体层上面的非晶Si膜。在步骤910中，执行对非晶Si膜激光退火的工艺。响应于步骤910的激光退火工艺，在步骤S912中非晶Si膜完全熔化并且底栅局部熔化。使用未熔化的底栅多晶结构作为晶种，在S914中形成多晶Si有源层。
在一个方面中，在S910中，在利用来自第二激光源的至少一个激光能量密度脉冲熔化非晶Si膜之前，利用来自第一激光源的至少一个激光能量密度脉冲预加热衬底。在另一个方面中，在S910中利用单个受激准分子激光脉冲执行激光退火工艺。
在不同的方面中，在步骤902中形成具有第一部分和第二部分的底栅，并且在步骤904中，在覆盖在底栅第一部分上面的栅电介质中形成通路接触孔。然后，在S914中熔化底栅第一部分，并且在步骤914中，使用底栅第二部分作为用来结晶化有源Si层的晶种。
在形成多晶有源Si层的工艺之后，在S916中有源Si层被构图以除去覆盖在栅电介质中的通路接触孔上面的有源Si层。在步骤918中，形成覆盖在有源Si层上面的顶栅。在步骤920中，在有源Si层中形成源/漏(S/D)区。
已经提供了使用掩埋晶种结晶化半导体膜的方法。工艺细节、材料和DG-TFT结构用作说明本发明的实例。然而，本发明不仅仅限于这些实例。对于本领域技术人员来说可以出现本发明的其它变型和实施例。
前面说明中采用的术语和表达方式在其中用作描述的术语并且不是限制性的，使用这些术语和表达方式不旨在排除所示和所描述的特征或其部分的等效物，应当理解本发明的范围由下面的权利要求来限定和限制。

Claims (21)

1.一种用于使用掩埋晶种1脉冲层间结晶化工艺结晶化半导体膜的方法，该方法包括以下步骤：
形成具有结晶结构、覆盖在透明衬底上面的第一半导体膜；
形成覆盖在第一半导体膜上面的绝缘体层；
在绝缘体层中形成开口，该开口暴露第一半导体膜的顶表面的一部分；
形成覆盖在绝缘体层上面的具有非晶结构的第二半导体膜；
激光退火第二半导体膜；
响应于激光退火的步骤，完全熔化第二半导体膜并且局部熔化第一半导体膜；以及
使用未熔化的第一半导体膜作为晶种，结晶化第二半导体膜。
2.如权利要求1的方法，其中：
激光退火第二半导体膜的步骤包括在利用来自第二激光源的至少一个激光能量密度脉冲熔化第二半导体膜之前，利用来自第一激光源的至少一个激光能量密度脉冲预加热该透明衬底的工艺。
3.如权利要求2的方法，其中：
预加热衬底的工艺包括利用二氧化碳激光(CDL)脉冲预加热衬底的工艺，该二氧化碳激光脉冲具有在大约10微秒至1毫秒的范围内的持续时间，和在大约100Hz至50KHz的范围内的重复频率。
4.如权利要求2的方法，其中：
熔化第二半导体膜的步骤包括利用单个受激准分子激光脉冲激光退火第二半导体膜的工艺。
5.如权利要求4的方法，其中：
使用在大约30纳秒(ns)至300ns范围内的脉冲持续时间执行利用单个受激准分子激光脉冲激光退火第二半导体膜的步骤。
6.如权利要求1的方法，其中：
硅(Si)用于第一和第二半导体膜的材料；以及
形成绝缘体层的步骤包括由选自由氧化物膜和氮化物膜构成的组的材料形成绝缘体的工艺。
7.如权利要求1的方法，其中：
所述在绝缘体层中形成开口的步骤包括在第一位置中形成开口的工艺；以及
通过响应于第一位置的定位控制结晶化的第二半导体膜的晶粒间界来执行结晶化第二半导体膜的步骤。
8.如权利要求1的方法，其中：
形成第一半导体膜的步骤包括形成覆盖在衬底上面的底栅的工艺；
形成绝缘体层的步骤包括形成底栅电介质的工艺；以及
形成第二半导体层的步骤包括形成有源Si层的工艺。
9.如权利要求8的方法，其中：
形成底栅的步骤包括形成具有第一部分和第二部分的底栅的工艺；
在绝缘体层中形成开口的步骤包括在覆盖在底栅第一部分上面的栅电介质中形成通孔的工艺；
局部熔化第一半导体膜的步骤包括熔化底栅第一部分的工艺；以及
使用底栅第二部分作为用来结晶化有源Si层的晶种来执行所述使用未熔化的第一半导体膜作为晶种结晶化第二半导体膜的步骤。
10.如权利要求8的方法，其中：
有源Si层被形成为具有在大约500至1,500的范围内的厚度。
11.如权利要求9的方法，进一步包括以下步骤：
在结晶化有源Si层之后，构图有源Si层以除去覆盖在栅电介质中的通孔上面的有源Si层。
12.如权利要求11的方法，进一步包括以下步骤：
形成覆盖在有源Si层上面的顶栅；以及
在有源Si层中形成源/漏(S/D)区。
13.如权利要求8的方法，其中：
覆盖在透明衬底上面的底栅是使用选自由玻璃、塑料、和石英构成的组的材料形成的。
14.如权利要求8的方法，其中：
结晶化第二半导体膜的步骤包括在第二半导体膜中横向生长具有在大约20微米(μm)至30μm的范围内的长度的晶粒的工艺。
15.一种用于在双栅薄膜晶体管(DG-TFT)中使用至下面的底栅的通孔为有源硅(Si)层的结晶化提供晶种的方法，该方法包括以下步骤：
形成具有多晶结构、覆盖在透明衬底上面的Si底栅；
形成覆盖在底栅上面的绝缘体层；
在绝缘体层中形成开口，该开口暴露底栅顶表面的一部分；
形成覆盖在绝缘体层上面的非晶Si膜；
激光退火该非晶Si膜；
响应于激光退火，完全熔化该非晶Si膜并且局部熔化该底栅；以及
使用未熔化的底栅多晶结构作为晶种，形成多晶Si有源层。
16.如权利要求15的方法，其中：
激光退火该非晶Si膜的步骤包括在利用来自第二激光源的至少一个激光能量密度脉冲熔化该非晶Si膜之前，利用来自第一激光源的至少一个激光能量密度脉冲预加热衬底的工艺。
17.如权利要求15的方法，其中：
利用单个受激准分子激光脉冲执行激光退火该非晶Si膜的步骤。
18.如权利要求15的方法，其中：
形成绝缘体层的步骤包括由选自由氧化物膜和氮化物膜构成的组的材料形成栅绝缘体的工艺。
19.如权利要求15的方法，其中：
形成底栅的步骤包括形成具有第一部分和第二部分的底栅的工艺；
在绝缘体层中形成开口的步骤包括在覆盖在底栅第一部分上面的栅电介质中形成通孔的工艺；
局部熔化底栅的步骤包括熔化底栅第一部分的工艺；以及
将要使用未熔化的底栅多晶结构作为晶种来执行的步骤包括将要使用底栅第二部分作为用来结晶化有源Si层的晶种来执行的工艺。
20.如权利要求19的方法，进一步包括以下步骤：
在形成多晶有源Si层的步骤之后，构图有源Si层以除去覆盖在栅电介质中的通孔上面的有源Si层；
形成覆盖在有源Si层上面的顶栅；以及
在有源Si层中形成源/漏(S/D)区。
21.一种利用如权利要求1至20中的任一项所述的方法结晶化的半导体膜。
CN200710138198XA 2006-09-15 2007-07-31 用于结晶化半导体膜的方法和由该方法结晶化的半导体膜 Expired - Fee Related CN101145517B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/521,996 US20080070423A1 (en) 2006-09-15 2006-09-15 Buried seed one-shot interlevel crystallization
US11/521996 2006-09-15

Publications (2)

Publication Number Publication Date
CN101145517A true CN101145517A (zh) 2008-03-19
CN101145517B CN101145517B (zh) 2010-09-29

Family

ID=38846897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710138198XA Expired - Fee Related CN101145517B (zh) 2006-09-15 2007-07-31 用于结晶化半导体膜的方法和由该方法结晶化的半导体膜

Country Status (4)

Country Link
US (1) US20080070423A1 (zh)
EP (1) EP1901347A3 (zh)
KR (1) KR100915073B1 (zh)
CN (1) CN101145517B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651311A (zh) * 2011-12-20 2012-08-29 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜
CN103311198A (zh) * 2012-03-14 2013-09-18 南亚科技股份有限公司 穿硅通孔及其制作方法
CN106030759A (zh) * 2014-01-24 2016-10-12 欧洲激光系统和解决方案公司 形成多晶硅的方法
CN112687730A (zh) * 2019-10-18 2021-04-20 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
US9953125B2 (en) * 2016-06-15 2018-04-24 International Business Machines Corporation Design/technology co-optimization platform for high-mobility channels CMOS technology

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630176A (en) * 1985-11-22 1986-12-16 The Standard Oil Company Polyoxometalate-modified carbon electrodes and uses therefor
US5017983A (en) * 1989-08-03 1991-05-21 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
JP3019632B2 (ja) * 1992-10-16 2000-03-13 カシオ計算機株式会社 フォトセンサシステム及びその駆動方法
US5391638A (en) * 1993-12-27 1995-02-21 Dow Corning Corporation Organosiloxane compounds containing polyoxometalate groups
WO1997045827A1 (en) * 1996-05-28 1997-12-04 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
TW466772B (en) * 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device
US6723349B1 (en) * 1999-10-12 2004-04-20 Emory University Polyoxometalate materials, metal-containing materials, and methods of use thereof
US6391695B1 (en) * 2000-08-07 2002-05-21 Advanced Micro Devices, Inc. Double-gate transistor formed in a thermal process
TW452892B (en) * 2000-08-09 2001-09-01 Lin Jing Wei Re-crystallization method of polysilicon thin film of thin film transistor
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
US6664408B2 (en) * 2001-03-29 2003-12-16 The Curators Of The University Of Missouri Process for preparing organically-substituted polyoxometalates
KR100418089B1 (ko) * 2001-06-21 2004-02-11 주식회사 하이닉스반도체 반도체 소자의 박막 트랜지스터 제조 방법
WO2003010804A1 (en) * 2001-07-25 2003-02-06 Seiko Epson Corporation Method of producing semiconductor thin film, method of producing semiconductor device, semiconductor device, integrated circuit, electrooptical device and electronic apparatus
US20030027052A1 (en) * 2001-07-27 2003-02-06 Yuhong Huang Cationic conductive material
US8017178B2 (en) * 2003-12-16 2011-09-13 Cardiac Pacemakers, Inc. Coatings for implantable electrodes
KR100611061B1 (ko) * 2004-09-08 2006-08-10 삼성전자주식회사 에피택시얼막 형성 방법과 이를 이용한 박막 형성 방법 및반도체 장치 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651311A (zh) * 2011-12-20 2012-08-29 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜
CN102651311B (zh) * 2011-12-20 2014-12-17 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜
CN103311198A (zh) * 2012-03-14 2013-09-18 南亚科技股份有限公司 穿硅通孔及其制作方法
CN103311198B (zh) * 2012-03-14 2016-01-06 南亚科技股份有限公司 穿硅通孔及其制作方法
CN106030759A (zh) * 2014-01-24 2016-10-12 欧洲激光系统和解决方案公司 形成多晶硅的方法
CN106030759B (zh) * 2014-01-24 2018-09-14 欧洲激光系统和解决方案公司 形成多晶硅的方法
CN112687730A (zh) * 2019-10-18 2021-04-20 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
EP1901347A3 (en) 2012-07-18
US20080070423A1 (en) 2008-03-20
CN101145517B (zh) 2010-09-29
KR20080025288A (ko) 2008-03-20
KR100915073B1 (ko) 2009-09-02
EP1901347A2 (en) 2008-03-19

Similar Documents

Publication Publication Date Title
KR100510934B1 (ko) 박막 트랜지스터 및 그 제조 방법
US6133583A (en) Semiconductor device and method for producing the same
CN101145517B (zh) 用于结晶化半导体膜的方法和由该方法结晶化的半导体膜
JPH0828520B2 (ja) 薄膜半導体装置およびその製法
JP2010123758A (ja) 薄膜デバイス及びその製造方法
JP2002524846A (ja) 小型集積回路の作製における用途に適したガス浸漬レーザアニーリング方法
US20080087895A1 (en) Polysilicon thin film transistor and method of fabricating the same
KR20040029423A (ko) 반도체 게이트의 도핑 방법
US6700133B1 (en) Method for producing semiconductor device
JPH07202214A (ja) 薄膜半導体装置の作製方法
US20090078940A1 (en) Location-controlled crystal seeding
US7682950B2 (en) Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method
Giust et al. Laser-processed thin-film transistors fabricated from sputtered amorphous-silicon films
JP3284899B2 (ja) 半導体素子及びその製造方法
KR101200945B1 (ko) 다결정 실리콘층의 형성 방법 및 이를 이용한 박막트랜지스터의 제조 방법
JP2004119636A (ja) 半導体装置およびその製造方法
JP2006080482A (ja) 多結晶シリコン薄膜トランジスタの形成方法
JP3380527B2 (ja) 半導体装置の作製方法
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
KR0170467B1 (ko) 비단결정 반도체 장치 및 그 제조 방법
JP2006054223A (ja) 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置
JP2014060184A (ja) 低温ポリシリコン膜の形成方法及び薄膜トランジスタの製造方法
JP2007129159A (ja) ポリシリコン薄膜トランジスタ基板の製造方法、ポリシリコン薄膜トランジスタ基板及び液晶表示装置
JP3326158B2 (ja) 半導体装置
KR20050043223A (ko) 다결정 실리콘 박막의 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20210731

CF01 Termination of patent right due to non-payment of annual fee