CN101142745B - 数模转换 - Google Patents
数模转换 Download PDFInfo
- Publication number
- CN101142745B CN101142745B CN2005800483345A CN200580048334A CN101142745B CN 101142745 B CN101142745 B CN 101142745B CN 2005800483345 A CN2005800483345 A CN 2005800483345A CN 200580048334 A CN200580048334 A CN 200580048334A CN 101142745 B CN101142745 B CN 101142745B
- Authority
- CN
- China
- Prior art keywords
- output
- signal
- current
- transistor
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 12
- 238000007599 discharging Methods 0.000 claims abstract description 12
- 101100537098 Mus musculus Alyref gene Proteins 0.000 claims description 6
- 101150095908 apex1 gene Proteins 0.000 claims description 6
- 238000009434 installation Methods 0.000 claims 4
- 239000003990 capacitor Substances 0.000 abstract description 52
- 238000000034 method Methods 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 3
- 230000001105 regulatory effect Effects 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 21
- 238000004088 simulation Methods 0.000 description 15
- 238000005070 sampling Methods 0.000 description 8
- 230000010354 integration Effects 0.000 description 7
- 230000007704 transition Effects 0.000 description 5
- 230000005764 inhibitory process Effects 0.000 description 4
- AMHIJMKZPBMCKI-PKLGAXGESA-N ctds Chemical compound O[C@@H]1[C@@H](OS(O)(=O)=O)[C@@H]2O[C@H](COS(O)(=O)=O)[C@H]1O[C@H]([C@@H]([C@H]1OS(O)(=O)=O)OS(O)(=O)=O)O[C@H](CO)[C@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O2 AMHIJMKZPBMCKI-PKLGAXGESA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
- H03M3/37—Compensation or reduction of delay or phase error
- H03M3/372—Jitter reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Control Of Eletrric Generators (AREA)
- Gyroscopes (AREA)
Abstract
一种输入信号(Do)的数模转换方法，用来抑制在Delta Sigma模数转换器或D级放大器中的时钟抖动的效果，包括：在时钟信号的第一相位(φ1)期间把电容器(414)充电到基准电压值(Vref)、在时钟信号的第二相位(φ2)期间使电容器放电，其中所述放电在第二相位的第一部分中由偏置晶体管(418、419)响应于所述电容器上的电压被调节以提供近似恒定的放电电流，并且在第二相位的第二部分中被调节以便在第二相位结束之前迅速使电容装置放电；和根据放电电流和输入信号Do的函数而提供输出(Ud、OUT)。输出信号Ud可以作为反馈信号施加到在Delta-Sigma模数转换器中的环路滤波器上。可选择地，所述输出可以代表D级放大器的输出。
Description
技术领域
本发明一般涉及用于数模转换的电路和过程。本发明具有对于Delta-Sigma转换器和对于D级放大器的具体用途。
背景技术
Delta Sigma(DS)模数转换器(ADC)和数模转换器(DAC)因为它们的过取样和噪声成形性质，已经成为用于高分辨率用途的流行转换器。这些特性使它们对于它们元件的非线性和非理想性更可靠。的确，通过平衡精度与速度，DS转换器在目前CMOS技术发展的范围变得更有吸引力。
DS转换器可在切换-电容器(SC)或连续时间(CT)方法中实现。当今，SC调制器(转换器)被广泛地用在商业用途中，因为它们可更高效地在标准CMOS技术中实现，并且提供高度可控制的设计，以及对于时钟抖动问题高度不敏感。的确，SC调制器在理论上被良好地理解和研究。然而，SC实现具有某些问题。它们最大的缺陷之一是由它们的性质(即切换电容器的性质)产生的它们的较高功率消耗。SC DS转换器的其它主要问题是它们由用于它们的运算-放大器的要求带宽至少大于取样频率的五倍的事实产生的较低速度性质。而且，SC转换器在调制器的输入处需要去锯齿(anti-aliasing)滤波器以防止锯齿。
参照图1，CT DS调制器(转换器)的一般方案表示成包括环路-滤波器111、n位ADC112(也叫做n位量化器)和n位ADC113。ADC112和DAC113被计时；转换器的取样操作在到ADC112的输入处进行。与SC DS转换器相反，CT DS转换器在调制器-环路内进行取样操作，并因此形成在所感兴趣的界限外的取样误差。所以，降低在转换器中运算-放大器的带宽要求。况且，因为在环路-滤波器内没有切换，所以运算-放大器和积分器的功率消耗大大地减小。这些特性使得CT DS转换器更适于高速用途。CT DS转换器例如在Schreier和B.Zhang的“Delta-Sigma Modulators employing Continuous-TimeCircuitry”，IEEE Transaction on Circuit and Systems-I，Vol.43，No.4，pp.324-332,1996年4月；O.Shoaei和M.Snelgrove的“Optimal(bandpass)Continuous-Time Sigma-Delta Modulator”，IEEEInternational Symposium on Circuits and Systems，Vol.5，pp.489-492,1994年6月；及Robert H.M.van Veldhoven的“ATriple-Mode Continuous-Time Sigma-Delta Modulator withSwitched-Capacitor Feedback DAC for a GSM-EDGE/CDMA200/UMTS Receiver”，IEEE Journal of Solid-State Circuits，Vol.38，No.12，pp.2069-2076，2003年12月中描述。
除CT电路关于其较高带宽和/或较低功率-耗散的优点之外，在由它们实现较高的信号对噪声加失真比(SNDR)时有某些限制。反馈信号的下降和上升沿的非对称性、对于反馈-延迟的敏感性及对于时钟抖动的灵敏性在设计CT DS调制器时是最大障碍。然而，最初两个问题已经良好地研究，并且已经提出解决它们的一些可靠技术和方案。
时钟-抖动仅在输入信号的取样时间主要影响SC DS调制器，并因此因为调制器的过取样性质，其效果在所感兴趣的频带中在调制器输出处被衰减过取样比(OSR)的系数。然而，在CT DS调制器中，时钟抖动通过改变来到环路-滤波器的反馈的信号脉冲-带宽而改变反馈值。近似地，在CT DS调制器中的时钟抖动在OSR的平方的量级方面具有比在SC DS调制器中更坏的效果，并且在设计CT DS调制器时是严重问题。
这个问题已经在EP-A-1147609中解决，这在下面参照图2和3描述。在EP-A-1147609中，图1的DAC113由电容器代替，该电容器依据数字信号的值充电到不同基准电压，并且然后通过无源和有源电阻器放电。不过进一步的改进是希望的，特别是降低功率消耗。
WO2004/034588公开了用来减小在CT DS调制器中的时钟抖动的电路，其中对于数模转换，控制电压通过放电电容器而产生，直到在电容器上的电压达到由比较器确定的水平。关于这种设置的问题包括由电容器的波形引起的过大功率要求、和由比较器的使用引起的时钟抖动和电路复杂性。
D级放大器对时钟抖动(还有电源变化)也非常敏感，因为它们涉及较大信号过渡。这类似于在CT DS转换器中的反馈DAC的问题。抑制时钟抖动因此在D级放大器中也是希望的，以保持精度。D级放大器常常具有在H-桥配置中耦合的负载，其中负载输出在两个基准电压水平之间切换。H-桥因为它们的低-功率、低-电压兼容性被广泛地用在助听装置中。使用一电源单元，放大器的输出在地和电源干线(rails)之间切换。当输出信号改变通和断开关的持续时间时，时钟抖动引起对于输出信号的附加噪声本底。而且，切换所述输出负载引起在两根干线上的变化，并因此减小放大器的动态范围和精度。
因此，存在用来抑制在CT DS调制器中的、且也在D级放大器中的时钟抖动的改进技术的需要。
发明内容
本发明满足对在CT DS调制器和D级放大器中的时钟-抖动影响的抑制和减小的需要。
本发明在第一一般方面提供一种用于输入信号(Do)到输出信号(Ud、OUT)的数模转换的设备，该设备包括：
电容装置(414)，耦合到开关装置(412、413)上，该开关装置(412、413)用来在时钟信号的第一相位
期间把电容装置充电到基准电压值(Vref)，并且用来在时钟信号的第二相位
期间通过放电装置使电容装置放电，该放电装置调节电容装置的放电；
所述放电装置(415-420)提供包括放电晶体管装置(416、417)的放电路径，其中所述电容装置上的电压确定所述晶体管装置的操作模式，使得在所述第二相位中，所述晶体管装置工作在提供近似恒定放电电流的第一模式中，随后工作在用于在第二相位结束之前放电所述电容装置的第二模式中；以及
输出装置，耦合到所述放电装置上，用来作为所述放电电流和所述输入信号Do的函数产生所述输出信号(Ud、OUT)。
作为优选的，所述晶体管装置被偏置到用来提供恒定放电电流的饱和模式中，在该情况下，相对恒定值的变化程度将由饱和模式的特性确定。所述晶体管装置的低阻抗模式期望地是通常称作工作特性的三极管区(triode region)。
在其中本发明的设备被并入在CTDS调制器中的数模转换器中的情况下，所述输出装置可以是切换电流块、或用来把适当信号提供给环路滤波器的其它装置。
在其中本发明的设备与D级放大器组合采用的情况下，输出装置可以是D级放大器、或提供D级放大器功能的装置。
在第二一般方面，本发明提供一种用于输入信号(Do)到输出信号(Ud、OUT)的数模转换的方法，该方法包括：
提供具有第一相位
和第二相位
的时钟信号，并且提供电容装置；
在所述第一相位
期间把所述电容装置充电到基准电压值(Vref)，
在所述第二相位
期间使所述电容装置放电，其中所述放电在第二相位的第一部分中被调节以提供近似恒定的放电电流，并且在第二相位的第二部分中被调节以便在所述第二相位结束之前使所述电容装置迅速放电；及
作为所述放电电流和输入信号Do的函数产生所述输出信号(Ud、OUT)。
按照本发明的第一特定方面，一种用于输入信号Ui的CT DS调制的方法包括：由连续时间环路滤波器接收所述输入信号Ui和反馈信号Ud，并且产生模拟信号Uf，取样和量化所述环路-滤波器的输出信号Uf以产生DS调制信号Do，把信号Do转换成模拟信号Ud，它包括：
a)在时钟信号的第一相位期间把电容器充电到单一模拟基准信号(在第一相位期间所述电容器应该充分充电)，
b)在时钟信号的第二相位期间使所述电容器通过晶体管放电。所述晶体管被偏置成在其饱和模式期间具有期望电流Iref1，
c)作为晶体管的希望电流Iref1的函数产生电流或电压源，
d)作为所述电流或电压源和DS调制信号Do的函数产生模拟输出Ud，并且把它作为所述调制反馈而馈送到环路-滤波器，
按照本发明的特定第二方面，一种用于信号Do的数模转换的方法包括：
a)在时钟信号的第一相位期间把电容器充电到单一模拟基准信号(在第一相位期间所述电容器应该充分充电)，
b)在时钟信号的第二相位期间使所述电容器通过晶体管放电。晶体管被偏置成在其饱和模式期间具有期望电流Iref1，
c)作为所述晶体管的电流Iref1的函数产生电流或电压源，
d)作为所述电流或电压源和所述输入信号Do的函数产生模拟输出Ud，并且把它馈送到环路-滤波器，
按照本发明的特定第三方面，一种用于CT DS调制的设备包括：连续时间环路-滤波器，接收输入信号Ui和反馈信号Ud，以产生模拟信号Uf；量化器，耦合成接收所述环路-滤波器的输出信号Uf并产生DS调制信号Do；DAC，它包括：
a)电容器，其两个板之一优选地连接到地终端上，
b)开关，耦合到所述电容器上，在时钟信号的第一相位期间把电容器充电到单一模拟基准信号，
c)开关，耦合到所述电容器上，在时钟信号的第二相位期间使电容器通过晶体管放电。晶体管被偏置成在其饱和模式期间具有期望电流Iref1，
d)电流或电压源，作为所述晶体管的电流Iref1的函数受控，
e)块，作为电流或电压源和DS调制信号Do的函数产生模拟输出Ud，并且把它馈送到环路-滤波器作为调制反馈，
按照本发明的特定第四方面，一种用于输入信号Do的数模转换的设备包括：
a)电容器，其两个板之一优选地连接到地终端上，
b)开关，耦合到所述电容器上，在时钟信号的第一相位期间把电容器充电到单一模拟基准信号，
c)开关，耦合到所述电容器上，在时钟信号的第二相位期间使电容器通过晶体管放电。晶体管被偏置成在其饱和模式期间具有期望电流Iref1，
d)电流或电压源，作为晶体管的电流Iref1的函数受控，
e)块，作为所述电流或电压源和所述输入信号Do的函数产生模拟输出Ud。
在所有这四个方面，电容器的大小、基准电压、开关及晶体管应该被适当地设置，以保证时钟抖动对于在第二相位下的模拟输出信号Ud的积分具有最小影响。
按照本发明的特定第五方面，提供一种CT DS调制器，它包括：连续时间环路-滤波器，接收输入信号Ui和反馈信号Ud，以产生模拟信号Uf；量化器，耦合成接收环路-滤波器的输出信号Uf并产生DS调制信号Do；DAC，产生所述模拟信号Ud，它包括：
a)用来在时钟信号的第一相位期间把电容器充电到单一模拟基准的装置，
b)用来在时钟信号的第二相位期间使电容器放电到偏置晶体管的装置，
c)用来作为所述晶体管电流的函数产生受控电流或电压源的装置，
d)用来作为所述电流或电压源和所述DS调制信号Do的函数产生模拟输出Ud、并且把它馈送到环路-滤波器作为调制反馈的装置，
以该方式保证了时钟抖动对于在第二相位下经历的模拟输出信号Ud的积分具有最小影响。
按照本发明的第六方面，提供一种输入信号Do的数模转换，它包括：
a)用来在时钟信号的第一相位期间把电容器充电到单一模拟基准的装置，
b)用来在时钟信号的第二相位期间使电容器放电到偏置晶体管的装置，
c)用来作为所述晶体管电流Iref1的函数产生受控电流或电压源的装置，
d)用来作为所述电流或电压源和所述输入信号Do的函数产生模拟输出Ud的装置，
以该方式保证了时钟抖动对于在第二相位下经历的模拟输出信号Ud的积分具有最小影响。
按照本发明的特定第七方面，一种用来驱动输入信号Do的D级放大器(单端或双端，其输出在两个基准电平之间切换)的方法包括：
a)在时钟信号的第一相位期间把电容器充电到单一模拟基准信号(在第一相位期间电容器应该充分充电)，
b)在时钟信号的第二相位期间使电容器通过晶体管放电。晶体管被偏置成在其饱和模式期间具有电流Iref1，其中使Iref1直接与两个输出基准电平之间的差成比例，
c)把D级放大器连接到所述系统上，从而其输出信号是电流Iref1和输入信号Do的函数。
按照本发明的特定第八方面，一种用来驱动输入信号Do的D级放大器(单端或双端，其输出在两个基准电平之间切换)的设备包括：
a)用来在时钟信号的第一相位期间把电容器充电到单一模拟基准的装置，
b)在时钟信号的第二相位期间使电容器放电到偏置晶体管的装置，其中使偏置晶体管的电流直接与所述两个输出基准电平之间的差成比例，
c)用来产生作为所述偏置晶体管的电流和所述输入信号Do的函数的被耦合D级放大器的输出信号的装置。
附图说明
现在参照附图将描述本发明的优选实施例，在附图中：
图1表示现有技术CT Delta-Sigma调制器；
图2表示用来抑制在连续时间Delta-Sigma调制器中的时钟-抖动的现有技术；
图3是曲线图，比较现有技术切换-电流反馈的输出电流、抑制时钟-抖动的现有技术、及本发明；
图4表示根据本发明第一实施例使用切换-电流块抑制在CTDS的DAC中的时钟-抖动的技术的电路图；
图5表示根据本发明第二实施例使用全微分切换-电流块抑制时钟-抖动的技术的电路图；
图6表示根据本发明第三实施例抑制时钟-抖动和D级放大器的输出干线变化的技术的方块图；及
图7是图6的第三实施例的额外方块图，表示典型电路实施。
具体实施方式
当在CT DS调制器中采用抑制时钟-抖动的技术时，有付出的代价。这代价最可能是不仅在设备电路中而且在调制器的环路-滤波器中的某种额外功率消耗。因此在额外功率消耗与时钟-抖动的抑制之间有折衷。在EP-A-1147609中，已经提出一种抑制CT DS调制器对于时钟抖动的敏感性的技术。一种实施例技术是代替图1中DAC113，如图2所示。在这种方法中，取样时钟具有两个时钟相位Φ1和Φ2。在第一相位(Φ1)期间，电容器214依据调制器的数字输出Do充电到两个基准电压之一(或+Vref或-Vref)。在第二相位(Φ2)期间，电容器214放电到电阻器216。电容器在第一相位(Φ1)的结束之前基本上充分地充电，并且在第二相位(Φ2)的结束之前基本上充分地放电。这样做，上述技术减小调制器的时钟-抖动敏感性，因为在第二相位(Φ2)下经历的DAC输出电压的积分高度地独立于所述时钟过渡时间。
尽管这种技术抑制在调制器的输出处的时钟抖动噪声，但它具有某些缺陷。这种构造的主要问题是它馈送的积分器的功率消耗的增大。根本上，在每个时钟时段中经历的模拟反馈信号的积分与在普通CT对等部分(例如切换-电流反馈)中的积分相同。因此，由于这种技术的模拟反馈的指数形状，并且考虑到切换-电流反馈脉冲形状，由本领域的技术人员可容易地明白，在这种技术中由反馈馈送到积分器的电流的波峰远大于在切换-电流反馈中的波峰。这种现象表明在图3中，其中在这种技术中的具有Ip波峰的电流形状(312)与具有It振幅的典型切换-电流反馈的电流形状(311)相比较。比如，如果在第二相位(Φ2)的结束处，馈送电流在切换-电流(311)(It)中的百分之一左右，则在这种技术中的电流的波峰(Ip)比在切换-电流311中的波峰(It)大六倍多。的确，这种技术使用所述SC反馈，并且要求比在普通CT反馈中具有更高转换速率和带宽的积分器。
因此，仍然需要一种更加功率高效的用来抑制在CT DS调制器中的时钟抖动的技术。
本发明得益于在饱和区和三极管区中的偏置晶体管的行为。例如，在CMOS技术中，在晶体管的饱和区中，与漏极到源极电压无关，漏极到源极电流几乎是恒定的。当晶体管到三极管区时，它起电阻器的作用，并且其漏极到源极电压减小到零。因此，如果电容器通过偏置晶体管放电，人们可期望像下降沿具有指数形状的脉冲的电流形状，该脉冲像在图3中的电流形状313。作为本发明的简单解释，首先恒定量的电荷存储在电容器中，并且然后它通过偏置晶体管放电。输出因此将是晶体管电流的函数。晶体管的大小、电容器、开关及基准电压应该适当地设置，以保证输出信号满足两个标准：
·第一，输出信号在相位的结束(在图3中的Tn)之前，应该降到低得足够的电平，以保证时钟过渡时间对于输出的积分具有最小影响。通过满足这个标准，在CTDS调制器中的时钟抖动影响与其SC对等部分相比将抑制到类似水平。
·第二，输出信号的下降沿应该刚好在相位的结束(在图3中的Tn)之前(且不能太早)到达。如果输出信号过早下降，尽管时钟抖动对于输出信号的积分具有最小影响，但输出信号的振幅(在图3中的In)应该增大到具有等效的输出信号的积分。输出信号越大，在调制器中的功率消耗越多。
这样一种技术可用来驱动遭受时钟抖动和输出-干线(output-rails)变化的D级放大器(单端或双端的)。时钟抖动抑制关于上述CT DS调制是相同的。输出-干线变化对于输出负载的影响也可通过使所述偏置-晶体管电流是在两根输出线之差的函数而补偿。
进一步描述本发明的某些特定实施例，以利于其中可以实现和实践本发明的方式的理解。例子可认为是优选实施例，因为发现它们在本发明的实践中良好地起作用。然而，应该认识到，在如下示范实施例中可进行多种变更，而仍然得到相似或类似结果而不脱离本发明的精神。相应地，如下实施例不应该认为是对于本发明的限制。
在图1中表示的CT DS调制器中的ADC112和DAC113能够是多比特或单-比特。为了简单起见，在如下实施例中，考虑它们的单-比特样式。然而，本领域的技术人员将认识到，本发明可用在单-比特或多比特CT DS调制器中。况且，尽管本发明可在BJT、CMOS和其它技术中实现，但在CMOS技术中实施下面的实施例。
图4表示可用来代替在图1中的单-比特和多比特CT DS调制器的DAC113的本发明的第一实施例。在这个实施例中，切换-电流DAC在实施中已经优选实施，因为它大量地用在CT DS调制器中。控制块410提供用来控制切换-电流块421的控制电流Iref2。块410包括电容器414；耦合开关412、413；NMOS晶体管416、417、418、419；及电流源415。在图1中的CT DS调制器的取样时钟具有两个相位Φ1和Φ2。在第一相位Φ1期间，电容器414经作为Φ1的函数控制的开关412充电到基准信号Vref。开关412和电容器414的大小应该挑选，从而电容器414充电到一个电平，超越该电平则时钟抖动将不降低所述调制器的期望SNDR。
在第二相位Φ2期间，经作为Φ2的函数控制的开关413，电容器414通过晶体管417放电，所述晶体管417被晶体管416栅-阴放大(cascode)。与两个二极管-连接晶体管418和419的尾部及电流-源415并联的这个栅-阴放大器尾部420构成栅-阴放大器电流-反射镜(cascode current mirror)。如它在图4中表示的那样，晶体管416和417被偏置，从而在饱和区中，它们的漏极对源极电流Iref1是电流-源415的电流(Iref0)的倍数。在第二相位(2)下电容器414的放电开始处，晶体管416和417处于饱和区中，并且保持在这种模式中，直到正在线性下降的电容器上的电压满足所述尾部420的所述饱和电压。此后，栅-阴放大器尾部420将跑到所述三极管区，并且使电容器414指数放电。
为了产生DAC的所述输出电流，使用切换-电流块421。为了镜像和检测所述尾部420的电流，使用晶体管422，在晶体管422中，其栅极耦合到晶体管416的源极上。晶体管422起晶体管417或419的镜像晶体管的作用。在栅-阴放大器尾部420的饱和模式期间，晶体管422的电流(Iref2)是Iref0或Iref1的倍数。当栅-阴放大器尾部420开始跑到其三极管区时，晶体管422开始断开，使其电流Iref2降低到零。电流Iref2用作切换-电流块421的基准电流。切换-电流块421的实现可以是不同的。为了简单起见，在图4中，实现切换-电流块的简单的单端样式。使晶体管422作为所述电流基准，使用作为Do的函数工作的开关424和425，按照数字信号Do的函数而产生输出模拟信号(I+和I-)。在CT DS模拟器的情况下，本实施例的输出模拟信号(I+和I-)作为在图1中的信号Ud馈送到环路-滤波器111。
图5表示本发明的第二实施例。与图4的那些相类似的部分由相同附图标记指示。在图5中，采用在CT DS模拟器中普通使用的全微分切换-电流块441。经包括所述晶体管430、431及432的尾部，电流Iref2镜像到晶体管433，该晶体管433是晶体管422的微分对。使晶体管422和433作为电流基准，使用作为Do的函数而工作的开关424、425、426及427，作为数字信号Do的函数而产生输出模拟信号(I+和I-)。在CT DS模拟器的情况下，本实施例的输出模拟信号(I+和I-)作为在图1中的信号Ud馈送到环路-滤波器111。
如图3中所示，所述实施例的输出模拟-电流313如期望的那样是脉冲形状。这个模拟电流(In)的脉冲振幅比来自普通切换-电流DAC的It稍大，因为在第二相位下经历的它们的积分应该相同。电容器414的大小、模拟基准电压Vref、电流基准415、栅-阴放大器电流反射镜的晶体管(416、417、418、419)及开关412、413应该适当地设置，以保证输出电流313在时钟过渡之前足够地下降，从而时钟过渡的变化(时钟抖动)对于在第二相位下经历的模拟输出电流Iref2的积分具有最小影响。
图6表示包括D级放大器的本发明第三实施例的方块图。在图6中的块410与在图4、5中的块410类似。在图6中的块410与在图5中的块410之间的唯一差别是，这里基准电流Iref0不是恒定的，并且来自与D级放大器(或者单端或者双端)的两个输出干线之差直接成正比形成的反馈。块410的输出和数字输入信号Do输入到接口块612，该块612驱动D级放大器613。块613的输出在两个基准电压之间切换。对于像助听装置之类的低-电压低-功率用途，输出线是电源和接地终端。在图6中，这两根线是Vdd和Vss。因为在这两根线之间切换输出负载，所以Vdd和Vss被某些不希望的变化所污染。当输出功率与在这两根线之间差直接成正比时，这些偏差降低放大器的精度和准确度。为减小这些影响并且更重要地把所述非线性系统带到其线性区，反馈方块图611布置成产生基准电流Iref0，其作为Vdd和Vss之差的函数。这个电流馈送到块410以用作基准电流。
参照图7，这表示包括D级放大器的本发明第三实施例的额外方块图，表示示例电路实施例，并且与图6的那些类似的部分由相同附图标记指示。在图7中的块410与在图4、5及6中的块410类似。类似于在图6中的块410，在图7中的块410中的基准电流Iref0不是恒定的，并且来自与使用跨导放大器611的D级放大器的两个输出线Vdd、Vss之差直接成正比形成的反馈。块410的模拟输出OUT输入到接口块612，该块612由比较器712数字化。这个数字化信号和数字输入信号Do使用与非门713、714及715产生D级放大器的输入驱动D1、Dh。在图7中的D级块613是H-桥，在图6中的D级放大器613的一种简单典型实施(其它实施是可能的，例如推-挽设置)。H-桥包括具有来自块612的控制数字输入D1和Dh的四个开关724、725、726及727。这种H-桥的输出负载在两个基准电压(这里为Vdd和Vss)之间切换。类似于图6，为了减小供给电压变化和污染的影响，跨导放大器611设置成产生基准电流Iref0，其作为Vdd和Vss之差的函数。这个电流馈送到块410以用作基准电流。
D级放大器可以是：双端的，在该意义上它是全微分的并且具有双输出节点；或单端的，具有单输出节点。
以上实施例中，时钟信号应该至少具有两个相位。时钟信号的术语“第一相位”和“第二相位”，如这里使用的那样，不意味着电路的时钟信号必须只有两个相位。
Claims (11)
1.一种用于输入信号(Do)到输出信号(Ud、OUT)的数模转换的设备，包括：
电容装置(414)，耦合到开关装置(412、413)上，该开关装置(412、413)用来在时钟信号的第一相位(
)期间把所述电容装置充电到基准电压值(Vref)，并且用来在所述时钟信号的第二相位(
)期间通过放电装置(415-420)使所述电容装置放电，所述放电装置调节电容装置的放电，
其特征在于：所述放电装置提供包括放电晶体管装置(416、417)的放电路径，其中所述电容装置上的电压确定所述晶体管装置的操作模式，使得在所述第二相位中，所述晶体管装置工作在提供近似恒定放电电流的第一模式中，随后工作在用于在第二相位结束之前放电所述电容装置的第二模式中；及
输出装置(421、441、612-3)，耦合到所述放电装置上，用来根据所述放电电流和所述输入信号(Do)的函数而产生所述输出信号(Ud、OUT)。
2.根据权利要求1所述的设备，其中所述放电晶体管装置包括CMOS晶体管，其中在所述第一模式中，所述晶体管在期望电流(Iref1)下处于饱和区，并且在其所述第二模式中处于三极管区。
3.根据权利要求1或2所述的设备，包括耦合到所述放电晶体管装置的栅极上、用于偏置所述放电晶体管装置的偏置装置(415、418、419)，该偏置装置(415、418、419)包括耦合到电流反射镜晶体管装置(418、419)的主电流路径上的基准电流源(415)。
4.根据权利要求1或2所述的设备，其中所述输出装置是切换电流装置(421、441)，包括由所述输入信号Do和其反相Do分别控制的第一和第二开关(424、425)，并且包括在电流反射镜配置中被耦合到所述放电晶体管装置的输出晶体管装置(422)，用来把输出电流提供给所述第一和第二开关。
5.根据权利要求4所述的设备，包括由所述输入信号Do和其反相Do分别控制的、且连接到桥配置中的所述第一和第二开关上的第三和第四开关(426、427)，并且包括在电流反射镜配置中耦合到所述放电晶体管装置上的第二输出晶体管装置(433)，用来把输出电流提供给所述第三和第四开关。
6.根据权利要求1或2所述的设备，其中所述输出装置是D级放大器装置(612、613)。
7.根据权利要求3所述的设备，其中所述输出装置是D级放大器装置(612、613)。
8.根据权利要求7所述的设备，其中所述D级放大器装置包括用来驱动输出负载的输出装置(724-727)，并且包括用来激励所述输出装置的第一和第二基准电压(Vdd、Vss)，其中第一和第二基准电压之差布置成控制基准电流源(611、410)，所述基准电流源控制所述放电晶体管装置。
9.根据权利要求8所述的设备，其中所述第一和第二基准电压之差施加到跨导放大器装置上用来提供所述基准电流源(415)。
10.根据权利要求6所述的设备，其中所述D级放大器装置包括接口装置(612)和输出装置(613)，所述接口装置被耦合成接收所述输入信号(Do)和放电电流信号(OUT410)，并且包括装置(712-715)用来数字化所述放电电流信号并且从数字化的放电电流信号和所述输入信号(Do)产生用于所述输出装置(613)的控制信号(Dh、Dl)。
11.根据权利要求1或2所述的设备，其中所述设备形成被包含在Delta Sigma转换器的反馈环路中的数模转换器(113)，所述DeltaSigma转换器还包括滤波器(111)，其被耦合用来接收输入模拟信号(Ui)和所述数模转换器的输出(Ud)，并且所述滤波器的输出耦合到量化器装置(112)上，该量化器装置(112)提供输出信号Do，其构成所述数模转换器的输入。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB0428114.3A GB0428114D0 (en) | 2004-12-22 | 2004-12-22 | Technique and method for suppressing clock-jitter in continuous-time delta-sigma modulators |
| GB0428114.3 | 2004-12-22 | ||
| PCT/GB2005/004832 WO2006067382A1 (en) | 2004-12-22 | 2005-12-14 | Digital to analogue conversion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101142745A CN101142745A (zh) | 2008-03-12 |
| CN101142745B true CN101142745B (zh) | 2010-09-01 |
Family
ID=34113074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005800483345A Expired - Fee Related CN101142745B (zh) | 2004-12-22 | 2005-12-14 | 数模转换 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7561089B2 (zh) |
| EP (1) | EP1834407B1 (zh) |
| JP (1) | JP4658140B2 (zh) |
| KR (1) | KR101229572B1 (zh) |
| CN (1) | CN101142745B (zh) |
| AT (1) | ATE462230T1 (zh) |
| DE (1) | DE602005020189D1 (zh) |
| GB (2) | GB0428114D0 (zh) |
| WO (1) | WO2006067382A1 (zh) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7414557B2 (en) | 2006-12-15 | 2008-08-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for feedback signal generation in sigma-delta analog-to-digital converters |
| CN101345527B (zh) * | 2008-07-09 | 2010-06-02 | 清华大学 | 一种基于CeRAM单元的数模变换器 |
| US7893855B2 (en) * | 2008-09-16 | 2011-02-22 | Mediatek Inc. | Delta-sigma analog-to-digital converter |
| JP5033244B2 (ja) * | 2009-07-24 | 2012-09-26 | 旭化成エレクトロニクス株式会社 | 駆動装置 |
| US8018365B1 (en) * | 2010-03-14 | 2011-09-13 | Mediatek Inc. | Continuous-time delta-sigma ADC with compact structure |
| TWI430565B (zh) | 2010-12-10 | 2014-03-11 | Novatek Microelectronics Corp | 可調適放大電路 |
| DE102011080141B4 (de) * | 2011-07-29 | 2015-08-27 | Siemens Aktiengesellschaft | Verfahren zur adaptiven Energieübertragung zu einem Lokalspulensystem |
| EP2592756B1 (en) | 2011-11-14 | 2014-05-07 | Telefonaktiebolaget L M Ericsson AB (Publ) | Analog-to-digital converter |
| EP2592757B1 (en) * | 2011-11-14 | 2017-04-26 | Telefonaktiebolaget LM Ericsson (publ) | Analog-to-digital converter |
| US9178528B1 (en) * | 2012-09-05 | 2015-11-03 | IQ-Analog Corporation | Current impulse (CI) digital-to-analog converter (DAC) |
| JP5845160B2 (ja) * | 2012-09-26 | 2016-01-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8842030B1 (en) * | 2013-05-10 | 2014-09-23 | Nvidia Corporation | Sigma-delta analog to digital converter with improved feedback |
| KR20170000542A (ko) * | 2015-06-24 | 2017-01-03 | 삼성전자주식회사 | 플리커 노이즈를 저감하는 전류 dac 회로 |
| KR102384362B1 (ko) * | 2015-07-17 | 2022-04-07 | 삼성전자주식회사 | 노이즈를 성형하기 위한 델타 시그마 변조기 그리고 이를 포함하는 오디오 코덱 |
| WO2018108260A1 (en) | 2016-12-14 | 2018-06-21 | Widex A/S | A hearing assistive device with a divided power supply voltage as voltage reference |
| EP3340654A1 (en) | 2016-12-20 | 2018-06-27 | Widex A/S | Integrated circuit component for a hearing assistive device |
| US9960780B1 (en) | 2016-12-30 | 2018-05-01 | Texas Instruments Incorporated | Current source noise cancellation |
| US10455529B2 (en) * | 2017-05-09 | 2019-10-22 | Khalifa University of Science and Technology | Multi-standard transmitter architecture with digital upconvert stage and gallium nitride (GAN) amplifier circuit |
| US9928870B1 (en) * | 2017-09-29 | 2018-03-27 | Nxp B.V. | System and method for providing an output signal without or with reduced jitter based upon an input signal notwithstanding phase changes in a clock signal |
| US10623013B1 (en) * | 2018-10-29 | 2020-04-14 | Texas Instruments Incorporated | Systems with pairs of voltage level shifter switches to couple voltage level shifters to anti-aliasing filters |
| DE102018221184B4 (de) * | 2018-12-07 | 2020-08-13 | Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. | Schaltungsanordnung mindestens umfassend einen delta-sigma modulator und ein abtast-halteglied |
| CN113872605A (zh) * | 2021-09-30 | 2021-12-31 | 江苏润石科技有限公司 | 降低Sigma-Delta积分器功耗的方法及电路 |
| US11996855B2 (en) | 2022-02-28 | 2024-05-28 | Analog Devices International Unlimited Company | Resistor DAC gain correction |
| CN114627805B (zh) * | 2022-05-12 | 2022-08-16 | 镭昱光电科技(苏州)有限公司 | 驱动电路、led单元的驱动方法和显示面板 |
| CN117411488B (zh) * | 2023-12-11 | 2024-03-26 | 杭州晶华微电子股份有限公司 | 双模式输出的数模转换电路及数模转换芯片 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184812B1 (en) * | 1998-12-14 | 2001-02-06 | Qualcomm Incorporated | Method and apparatus for eliminating clock jitter in continuous-time Delta-Sigma analog-to-digital converters |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3654487A (en) * | 1969-05-09 | 1972-04-04 | Nippon Denso Co | Digital-analog converter circuit |
| JPS6037653B2 (ja) * | 1976-12-27 | 1985-08-27 | 日本電気株式会社 | 信号変換回路 |
| US4291297A (en) * | 1977-06-22 | 1981-09-22 | Hitachi, Ltd. | Single ramp comparison analog to digital converter |
| JPH0575468A (ja) * | 1991-09-12 | 1993-03-26 | Yokogawa Electric Corp | Σδ変調器 |
| FR2798791B1 (fr) * | 1999-09-17 | 2001-12-07 | Thomson Csf | Convertisseur numerique-analogique en courant |
| DE10247133B4 (de) | 2002-10-09 | 2009-12-31 | Infineon Technologies Ag | Gesteuerte Stromquelle, insbesondere für Digital-Analog-Umsetzer in zeitkontinuierlichen Sigma-Delta-Modulatoren |
| DE10340365A1 (de) | 2003-09-02 | 2005-03-24 | Khs Maschinen- Und Anlagenbau Ag | Vorrichtung zum Wechseln von an umlaufenden Behälterbehandlungsmaschinen angeordneten Bauteilen |
-
2004
- 2004-12-22 GB GBGB0428114.3A patent/GB0428114D0/en not_active Ceased
-
2005
- 2005-12-14 JP JP2007547613A patent/JP4658140B2/ja not_active Expired - Fee Related
- 2005-12-14 WO PCT/GB2005/004832 patent/WO2006067382A1/en active Application Filing
- 2005-12-14 AT AT05820670T patent/ATE462230T1/de not_active IP Right Cessation
- 2005-12-14 KR KR1020077016509A patent/KR101229572B1/ko not_active IP Right Cessation
- 2005-12-14 US US11/793,583 patent/US7561089B2/en not_active Expired - Fee Related
- 2005-12-14 DE DE602005020189T patent/DE602005020189D1/de active Active
- 2005-12-14 CN CN2005800483345A patent/CN101142745B/zh not_active Expired - Fee Related
- 2005-12-14 EP EP05820670A patent/EP1834407B1/en not_active Not-in-force
-
2007
- 2007-07-23 GB GB0714232A patent/GB2437025A/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184812B1 (en) * | 1998-12-14 | 2001-02-06 | Qualcomm Incorporated | Method and apparatus for eliminating clock jitter in continuous-time Delta-Sigma analog-to-digital converters |
Also Published As
| Publication number | Publication date |
|---|---|
| US7561089B2 (en) | 2009-07-14 |
| DE602005020189D1 (de) | 2010-05-06 |
| KR20070087157A (ko) | 2007-08-27 |
| GB0714232D0 (en) | 2007-08-29 |
| GB0428114D0 (en) | 2005-01-26 |
| JP2008526064A (ja) | 2008-07-17 |
| WO2006067382A1 (en) | 2006-06-29 |
| US20080106447A1 (en) | 2008-05-08 |
| KR101229572B1 (ko) | 2013-02-05 |
| EP1834407B1 (en) | 2010-03-24 |
| GB2437025A (en) | 2007-10-10 |
| EP1834407A1 (en) | 2007-09-19 |
| CN101142745A (zh) | 2008-03-12 |
| ATE462230T1 (de) | 2010-04-15 |
| JP4658140B2 (ja) | 2011-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101142745B (zh) | 数模转换 | |
| Park et al. | A 0.7-V 870-$\mu $ W Digital-Audio CMOS Sigma-Delta Modulator | |
| US7102557B1 (en) | Switched capacitor DAC | |
| He et al. | A 50MHZ-BW continuous-time ΔΣ ADC with dynamic error correction achieving 79.8 dB SNDR and 95.2 dB SFDR | |
| US6617908B1 (en) | Switched-capacitor circuits with reduced distortion | |
| Leow et al. | A 1 V 103 dB 3rd-order audio continuous-time $\Delta\sigma $ ADC with enhanced noise shaping in 65 nm CMOS | |
| Yamamoto et al. | A 1-1-1-1 MASH delta-sigma modulator with dynamic comparator-based OTAs | |
| US20080055141A1 (en) | Continuous time delta-sigma modulator and electronic circuit including the same | |
| CN108270445B (zh) | 具有基于源极跟随器的dac符号间干扰消除的设备 | |
| KR20090109454A (ko) | 연속시간 델타-시그마 변조기 | |
| JP2007049232A (ja) | スイッチ制御回路、δς変調回路、及びδς変調型ａｄコンバータ | |
| US8169259B2 (en) | Active filter, delta-sigma modulator, and system | |
| Kasha et al. | A 16-mW, 120-dB linear switched-capacitor delta-sigma modulator with dynamic biasing | |
| Theertham et al. | A 24mW chopped CTDSM achieving 103.5 dB SNDR and 107.5 dB DR in a 250kHz bandwidth | |
| US7439892B1 (en) | Variable voltage generator for delta-sigma modulators | |
| Weng et al. | A 1-V 5-MHz bandwidth 68.3-dB SNDR continuous-time delta-sigma modulator with a feedback-assisted quantizer | |
| US20140368367A1 (en) | Continuous-time sigma-delta modulator and continuous-time sigma-delta modulating method | |
| Zhang et al. | A 1-V 42.6-μW 1.5-bit continuous-time Delta-Sigma modulator for audio applications | |
| Kauffman et al. | A DAC cell with improved ISI and noise performance using native switching for multi-bit CT Delta Sigma modulators | |
| Zhang et al. | A continuous-time ΔΣ modulator with a digital technique for excess loop delay compensation | |
| Wei et al. | Performance improvement of an asynchronous sigma-delta modulator by programmable hysteresis | |
| KR102128808B1 (ko) | 기준 전압의 잡음에 강인한 델타 시그마 변조기 및 이를 포함하는 아날로그 디지털 변환기 | |
| Pavan et al. | A 90μW 15-bit ΔΣ ADC for digital audio | |
| US10673449B1 (en) | Digital-to-analog converter with glitch-irrelevant reference voltage to increase linearity | |
| Wang et al. | Dynamic biasing scheme for high-speed/low-power switched-capacitor stages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100901 Termination date: 20161214 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |