CN101132174B - 驱动电路 - Google Patents

驱动电路 Download PDF

Info

Publication number
CN101132174B
CN101132174B CN2007101469045A CN200710146904A CN101132174B CN 101132174 B CN101132174 B CN 101132174B CN 2007101469045 A CN2007101469045 A CN 2007101469045A CN 200710146904 A CN200710146904 A CN 200710146904A CN 101132174 B CN101132174 B CN 101132174B
Authority
CN
China
Prior art keywords
transistor
circuit
voltage
switch
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101469045A
Other languages
English (en)
Other versions
CN101132174A (zh
Inventor
铃木登志生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101132174A publication Critical patent/CN101132174A/zh
Application granted granted Critical
Publication of CN101132174B publication Critical patent/CN101132174B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种驱动电路包括：负载电路、第一串联电路和第二串联电路、偏置电路以及第一电压提供单元和第二电压提供单元。负载电路安置在第一节点与第二节点之间。第一串联电路安置在用于提供第一电压的第一供电节点与用于提供第二电压的第二供电节点之间。第一串联电路包括第一1类型晶体管和第一2类型晶体管，它们与其间的第一节点串联。第二串联电路，包括第二1类型晶体管和第二2类型晶体管，它们与其间的第二节点串联。偏置电路，产生用于对第一1类型晶体管和第二1类型晶体管进行偏置的第一偏压并产生用于对第一2类型晶体管和第二2类型晶体管进行偏置的第二偏压。第一电压提供单元和第二电压提供单元均包括多个开关。

Description

驱动电路
相关申请的交叉引用
本发明包含涉及2006年8月24日提交到日本专利局的第JP2006-227964号日本专利申请的主题，该申请的全部内容通过引用合并于此。
技术领域
本发明涉及以高速输出数据的驱动(驱动器)电路。
更具体地说，本发明涉及一种低压差分信令(LVDS)电路。
背景技术
已知针对以高速度进行逻辑信号输出和高阻抗输出而设计的LVDS电路。例如，第2005-109897号日本未审查专利申请公开中公开了这样一种LVDS电路。
图1示出LVDS电路的基本电路配置。
参照图1，LVDS电路100包括：第一串联电路，由P通道MOS晶体管MP101和N通道MOS晶体管MN101组成；第二串联电路，由P通道MOS晶体管MP102和N通道MOS晶体管MN102组成；第一电流源11和第二电流源12。第一串联电路与第二串联电路并联。第一电流源11和第二电流源12分别被连接到第一串联电路和第二串联电路。
向LVDS电路100提供第一电压VDD和第二电压VSS。负载电路110等效地表示为电阻R，被连接到LVDS电路100中的节点N1和节点N2。
现在简要描述图1中的LVDS电路100的工作。
控制电路(未示出)分别向晶体管MP101、MP102、MN101和MN102提供开关驱动信号SW(φ1)、SW(φ2)、SW(φ3)和SW(φ4)，从而斜对地安置在节点N1的相对侧的两个晶体管(例如，晶体管MP101和MN102)在第一模式(相位)下被同时开启或关闭，晶体管MP102和MN101在与第一模式相位相反的第二模式(相位)下被同时开启或关闭。
第一开关驱动信号SW(φ1)和第二开关驱动信号SW(φ2)是差分信号(即，反相信号或互补信号)。类似地，第三开关驱动信号SW(φ3)和第四开关驱动信号SW(φ4)是差分(反相)信号。另一方面，第一开关驱动信号SW(φ1)和第四开关驱动信号SW(φ4)是同相信号。第二开关驱动信号SW(φ2)和第三开关驱动信号SW(φ3)也是同相信号。
换言之，在第一模式下，斜对的晶体管MP101和MN102被同时开启，斜对的晶体管MP102和MN101被关闭。因此，第一电流源11、晶体管MP101、节点N1、负载电路110、节点N2、晶体管MN102和第二电流源12构成电路，由此提供由虚线所示的电流路径P2。
另一方面，在第二模式下，斜对的晶体管MP102和MN101被同时开启，斜对的晶体管MP101和MN102被关闭。因此，第一电流源11、晶体管MP102、节点N2、负载电路110、节点N1、晶体管MN101和第二电流源12构成电路，由此提供由实线所示的电流路径P1。
重复上述操作将允许输出电流Iout流经负载电路110，所述输出电流Iout的极性在正负之间切换。
第2005-109897号日本未审查专利申请公开中公开了一种提供旁路电路以克服上述LVDS电路的缺点的技术。
现将描述上述LVDS电路的缺点。
在LVDS电路100中，晶体管MP101和MN102当提供上述电流路径P2时均用作允许输出电流Iout流经负载电路110的模拟开关，其它晶体管MP102和MN101当提供电流路径P1时均用作允许输出电流Iout流经负载电路110的模拟开关。在用作模拟开关的晶体管MP101、MP102、MN101和MN102的每一个中，由晶体管的导通电阻引起电压下降。通过下面的等式(1)来表示LVDS电路100的工作电压：
[VdsP+(Ron1+Ron2+R)×Iout÷VdsN]＜(VDD-VSS)...(1)
其中，VdsP指示P通道晶体管的夹断电压，VdsN指示N通道晶体管的夹断电压，Ron1和Ron2指示各自的导通电阻。
可惜的是，难以减少第一电压VDD与第二电压VSS之间的差(VDD-VSS)。
当第二电压VSS被设置到地电位时，在LVDS电路100中难以降低第一电压VDD。缺点在于，难以实现LVDS电路的低电压工作。因此，增加了每个晶体管的大小。例如，当LVDS电路100被构建为IC时，难以减少该电路的布局面积。
为了减少每个晶体管的导通电阻，可增加晶体管的大小。另一方面，为了允许LVDS以高速度工作，应该以高速度驱动每个晶体管的栅极。每个晶体管的大小越大，栅极电容越大。可惜的是，这导致逻辑元件功耗的增加。
第2004-112453号日本未审查专利申请公开中公开了一种电路，如图2所示，该电路包括第一差分放大器21和第二差分放大器22，以便克服上述缺点。
参照图2，被提供给第一差分放大器21的第一开关驱动信号SW(φ1)和第二开关驱动信号SW(φ2)是差分(反相)信号。类似地，被提供给第二差分放大器22的第三开关驱动信号SW(φ3)和第四开关驱动信号SW(φ4)是差分(反相)信号。
图2所示的LVDS电路100A的工作电压被表示为下面的等式(2)。
(VdsP+VdsN)＜(VDD-VSS)...(2)
通过等式(2)可清楚：LVDS电路100A的优点在于电路不受晶体管的导通电阻影响并且减少了电路的工作电压。
发明内容
然而，图2所示的LVDS电路100A具有以下缺点。
LVDS电路100A需要第一差分放大器21和第二差分放大器22。因此，将LVDS电路100A并入IC芯片将导致元件数量的增加和功耗的增加。
为了实现高速工作，向LVDS电路100A提供高速差分开关驱动信号。由于很难以高速度操作第一差分放大器21和第二差分放大器22，所以LVDS电路100A的工作频率受到限制。换言之，很难以高速度来操作图2中的LVDS电路100A。
期望克服上述缺点。
根据本发明，期望提供一种诸如LVDS电路的驱动电路，其中，在不增加大小的情况下，利用简单的电路配置，能够以比现有技术的LVDS电路低的电压执行操作，并且能够最小化工作频率限制。
根据本发明的实施例，一种驱动电路包括：负载电路，安置在第一节点与第二节点之间；第一串联电路，安置在用于提供第一电压的第一供电节点与用于提供第二电压的第二供电节点之间，第一串联电路包括第一1类型晶体管和第一2类型晶体管，它们与其间的第一节点串联；第二串联电路，包括第二1类型晶体管和第二2类型晶体管，它们与其间的第二节点串联；偏置电路，产生用于对第一1类型晶体管和第二1类型晶体管进行偏置的第一偏压并产生用于对第一2类型晶体管和第二2类型晶体管进行偏置的第二偏压；第一电压提供单元和第二电压提供单元。在第一模式下，第一电压提供单元向第一1类型晶体管施加第一偏压，向第二1类型晶体管施加第一电压，向第二2类型晶体管施加第二偏压，向第一2类型晶体管施加第二电压。第一电压提供单元包括多个开关。在第二模式下，第二电压提供单元向第二1类型晶体管施加第一偏压，向第一1类型晶体管施加第一电压，向第一2类型晶体管施加第二偏压，向第二2类型晶体管施加第二电压。第二电压提供单元包括多个开关。
例如，每个1类型晶体管是P通道晶体管，例如，每个2类型晶体管是N通道晶体管，反之亦然。
优选地，第一电压提供单元中的开关和第二电压提供单元中的开关包括第一开关到第八开关。第一开关和第二开关被并联，以按照互补方式向第一1类型晶体管和第二1类型晶体管施加第一电压。第三开关和第四开关被并联，以按照互补方式向第一1类型晶体管和第二1类型晶体管施加第一偏压。第五开关和第六开关被并联，以按照互补方式向第一2类型晶体管和第二2类型晶体管施加第二偏压。第七开关和第八开关被并联，以按照互补方式向第一2类型晶体管和第二2类型晶体管施加第二电压。
优选地，第一1类型晶体管和第二2类型晶体管的组合或第二1类型晶体管和第一2类型晶体管的组合在用作用于负载电路的电流源的组合时与偏置电路合作。
优选地，偏置电路包括：串联电路，安置在第一供电节点与第二供电节点之间。串联电路包括：第一二极管、偏置电流源和第二二极管。偏置电流源的一端被连接到第三开关与第四开关之间的节点。偏置电流源的另一端被连接到第五开关与第六开关之间的节点。
优选地，驱动电路还包括：电压检测电路，检测第一节点与第二节点之间的电压；第一差分运算放大器电路，具有第一输入端和第二输入端，向第一输入端提供参考电压，向第二输入端提供由电压检测电路检测的电压。偏置电路包括：串联电路，安置在第一供电节点与第二供电节点之间；以及第一差分运算放大器电路。串联电路包括偏置电流源和二极管。第一差分运算放大器的输出端被连接到第三开关和第四开关之间的节点。偏置电流源的一端被连接到第五开关与第六开关之间的节点。
优选地，驱动电路还包括：电压检测电路，检测第一节点与第二节点之间的电压；第一差分运算放大器电路，具有第一输入端和第二输入端；串联电路；第二差分运算放大器电路，具有第一输入端和第二输入端；并联的第九开关和第十开关。向第一差分运算放大器电路的第一输入端提供参考电压，向第一差分运算放大器电路的第二输入端提供由电压检测电路检测的电压。串联电路安置在第一供电节点与第二供电节点之间。串联电路包括偏置电流源和晶体管。第二差分运算放大器的第一输入端被连接到偏置电流源与晶体管之间的节点。按照互补方式开启和关闭第九开关和第十开关。第九开关安置在电压检测电路的一端与第二差分运算放大器电路的第二输入端之间。第十开关安置在电压检测电路的另一端与第二差分运算放大器电路的第二输入端之间。偏置电路包括：串联电路，包括偏置电流源和晶体管；第一差分运算放大器电路、第九开关、第十开关和第二差分运算放大器电路。第一差分运算放大器电路的输出端被连接到第三开关与第四开关之间的节点。第二差分运算放大器电路的输出端被连接到第五开关与第六开关之间的节点，并且被连接到晶体管的控制端。
优选地，驱动电路还包括预充电偏置电路。预充电偏置电路产生接近第一1类型晶体管和第二1类型晶体管的阈值电压的第一预充电偏压，以及接近第一2类型晶体管和第二2类型晶体管的阈值电压的第二预充电偏压。在第一模式下，第一电压提供单元向第一1类型晶体管施加第一偏压，向第二2类型晶体管施加第二偏压，向第二1类型晶体管施加第一预充电偏压，向第一2类型晶体管施加第二预充电偏压。在第二模式下，第二电压提供单元向第二1类型晶体管施加第一偏压，向第一2类型晶体管施加第二偏压，向第一1类型晶体管施加第一预充电偏压，向第二2类型晶体管施加第二预充电偏压。
在根据本发明实施例的驱动电路中，在不增加大小的情况下，利用简单的电路配置，能够执行低压操作，并且能够最小化工作频率限制。
根据本发明的实施例，可减少电流消耗。
此外，根据本发明的实施例，可控制共模电压。
此外，根据本发明的实施例，可增加工作速度。
根据本发明的实施例，驱动电路不需要短路保护电路。
附图说明
图1是LVDS电路的基本电路图；
图2是示出现有技术的LVDS电路的电路图；
图3是示出根据本发明第一实施例的用作驱动电路的LVDS电路的电路图，该LVDS电路处于第一模式下；
图4是示出根据本发明第一实施例的LVDS电路的电路图，该LVDS电路处于第二模式下；
图5是涉及图3和图4所示的LVDS电路的第一信号波形图；
图6是涉及图3和图4所示的LVDS电路的第二信号波形图；
图7是根据本发明第二实施例的LVDS电路的电路图；
图8是涉及图7中的LVDS电路的信号波形图；
图9是根据本发明第三实施例的LVDS电路的电路图；
图10是根据本发明第五实施例的LVDS电路的电路图；以及
图11是根据本发明第六实施例的LVDS电路的电路图。
具体实施方式
第一实施例
现将参照图3到图6来描述根据本发明第一实施例的用作驱动电路的LVDS电路。
图3示出第一模式(相位)下的LVDS电路1。图4示出与第一模式相位相反的第二模式(相位)下的LVDS电路。
参照图3和图4，LVDS电路1包括：LVDS基本电路1a、开关电路1b、偏置电路1c(30)和控制电路(或信号传输电路)90。
LVDS基本电路1a
LVDS包括第一串联电路和第二串联电路，使得第一串联电路和第二串联电路安置为彼此并联。第一串联电路包括P通道MOS晶体管MP1和N通道MOS晶体管MN1，所述MP1和MN1串联。第二串联电路包括P通道MOS晶体管MP2和N通道MOS晶体管MN2，MP2和MN2串联。分别从第一供电节点VN1和第二供电节点VN2向LVDS电路1提供第一电压VDD和第二电压VSS。
每个P通道MOS晶体管用作根据实施例的1类型晶体管，每个N通道MOS晶体管用作根据实施例的2类型晶体管。
负载电路110等效地表示为电阻R，被连接到LVDS基本电路1a中的节点N1和节点N2。
在该实施例中，优选地，晶体管MP1和MP2具有相同的大小。类似地，晶体管MN1和MN2具有相同的大小。原因在于流经晶体管MP1和MN2的电流与流经晶体管MP2和MN1的电流相等。
LVDS基本电路1a中晶体管MP1、MN1、MP2和MN2的排列等同地类似于在图1的LVDS电路100和图2的LVDS电路100A的每一个中的晶体管MP101、MN101、MP102和MN102的排列。
然后，如稍后将描述的，晶体管MP1、MN1、MP2和MN2没有按照类似于图1中晶体管的方式来操作模拟开关。晶体管MP1、MN1、MP2和MN2均用作电流源。因此，每个晶体管具有比图1中的现有技术的LVDS电路中的每个晶体管小的大小。换言之，LVDS电路1与图1的现有技术的LVDS电路100之间存在许多差异。
应注意：LVDS电路1不包括图1的现有技术的LVDS电路100中的第一电流源11和第二电流源12。
开关电路1b
参照图3和图4，LVDS电路1包括开关电路1b。开关电路1b包括：第一开关组1b1，包括第一开关SW1到第四开关SW4；第二开关组1b2，包括第五开关SW5到第八开关SW8。
例如，第一开关SW1到第八开关SW8均包括晶体管。每个开关响应于开关驱动信号SW被开启或关闭。
参照图3和图4，在第一开关SW1到第八开关SW8的每一个中，当由实线所示的接触部分连接到开关的两端(由空圈表示)时，开关闭合(即，开启或进入导通状态)。当接触部分没有连接到开关的两端时，开关打开(即，关闭或进入非导通状态)。在该实施例中，由于第一开关SW1到第八开关SW8是晶体管开关，所以每个开关的两端通过接触部分的连接(闭合开关)相应于晶体管的导通状态，所述开关的两端的断开(打开开关)相应于晶体管的非导通状态。
在图3和图4中，并联开关是反相(互补)开关，所述并联开关诸如第一开关SW1和第二开关SW2、第三开关SW3和第四开关SW4、第五开关SW5和第六开关SW6、第七开关SW7和第八开关SW8。换言之，当并联开关之一开启(处于导通状态)时，另一开关被关闭(处于非导通状态)。
控制电路90输出第一开关驱动信号SW(φ1)到第四开关驱动信号SW(φ4)以及第一反向开关驱动信号SW(φ1-)到第四反向开关驱动信号SW(φ4-)。关于图3和图4中的反向开关驱动信号，例如，标记“SW(φ1)”在其上添加横线“-”则指示第一反向开关驱动信号。采用类似的方式指定其它反向开关驱动信号。
稍后将参照图5和图6来描述开关电路1b的工作。
偏置电路1c
参照图3和图4，LVDS电路1包括偏置电路1c(30)，其没有包括在图1和图2中的现有技术的LVDS电路中。偏置电路1c包括：第一偏置电路31，用于输出第一偏压VBIAS1；第二偏置电路32，用于输出第二偏压VBIAS2。
第一偏置电路31基于第一电压VDD产生第一偏压VBIAS1。第二偏压电电路32基于第二电压VSS产生第二偏压VBIAS2。稍后将参照图9来详细描述第一偏置电路31和第二偏置电路32。
第一偏置电路31通过第三开关SW3向晶体管MP1的栅极施加第一偏压VBIAS1，或者通过第四开关SW4向晶体管MP2的栅极施加第一偏压VBIAS1，其中，按照互补方式来驱动第三开关SW3和第四开关SW4。另一方面，第二偏置电路32通过第五开关SW5向晶体管MN1的栅极施加第二偏压VBIAS2，或者通过第六开关SW6向晶体管MN2的栅极施加第二偏压VBIAS2，其中，按照互补方式来驱动第五开关SW5和第六开关SW6。
在互补(或反相)操作中，例如，当第三开关SW3被开启时，第四开关SW4被关闭，反之亦然。
第一模式
图3示出在第一模式(第一相位)下的LVDS电路1。
在第一模式下，例如，控制电路90开启(闭合)第二开关SW2、第三开关SW3、第六开关SW6和第七开关SW7，从而第一电压VDD被施加到P通道晶体管MP2，从第一偏置电路31输出的第一偏压VBAIS1被施加到P通道晶体管MP1，第二电压VSS被施加到N通道晶体管MN1，从第二偏置电路32输出的第二偏压VBAIS2被施加到N通道晶体管MN2。其它开关SW被关闭(处于非导通状态)。
现将详细描述控制电路90的开关控制操作。
在图3所示的第一模式下，控制电路90将第二反向开关驱动信号SW(φ2-)控制在高电平，将第一开关驱动信号SW(φ1)控制在高电平，将第四开关驱动信号SW(φ4)控制在高电平，将第三反向开关驱动信号SW(φ3-)控制在高电平，以便分别提供给第二开关SW2、第三开关SW3、第六开关SW6和第七开关SW7。另一方面，控制电路90将第一反向开关驱动信号SW(φ1-)控制在低电平，将第二开关驱动信号SW(φ2)控制在低电平，将第三开关驱动信号SW(φ3)控制在低电平，将第四反向开关驱动信号SW(φ4-)控制在低电平，以便分别提供给第一开关SW1、第四开关SW4、第五开关SW5和第八开关SW8。
因此，第一电压VDD被施加到晶体管MP2的栅极，从而关闭晶体管MP2。第一偏压VBAIS1被施加到晶体管MP1的栅极，从而晶体管MP1用作电流源。第二电压VSS被施加到晶体管MN1的栅极，从而关闭晶体管MN1。第二偏压VBAIS2被施加到晶体管MN2的栅极，从而晶体管MN2用作电流源。
因此，第一供电节点VN1、第三节点N3、用作电流源的晶体管MP1、第一节点N1、负载电路110、第二节点N2、用作电流源的晶体管MN2、第四节点N4和第二供电节点VN2构成第一电路。
由虚线指示的输出电流Iout流经负载电路110，从而电流从第一节点N1流到第二节点N2。该输出电流Iout是负的。
在图5中，部分(A)和(B)示出第一开关驱动信号SW(φ1)到第四开关驱动信号SW(φ4)的波形以及第一反向开关驱动信号SW(φ1-)到第四反向开关驱动信号SW(φ4-)的波形。
图5中的部分(A)和(B)中所示的波形不包括延迟时间(抖动)Δt，其包括在图6中的部分(A)和(B)中。
图5中的部分(C)示出流经负载电路110的输出电路Iout的波形。对于图5中的部分(C)中的输出电流Iout，Io指示由图4中的实线指定的正输出电流，Io-指示由图3中的虚线指定的负输出电流。图5中的部分(D)示出在负载电路110上的端电压。在部分(D)中，Vcom指示共模电压。
第二模式
图4示出LVDS电路1的第二模式(第二相位)。
在与第一模式相位相反并与之互补的第二模式下，控制电路90开启第一开关SW1、第四开关SW4、第五开关SW5和第八开关SW8，从而第一电压VDD被施加到P通道晶体管MP1，第一偏置电路31的第一偏压VBAIS1被施加到P通道晶体管MP2，第二电压VSS被施加到N通道晶体管MN2，第二偏置电路32的第二偏压VBAIS2被施加到N通道晶体管MN1。其它开关SW被关闭(打开)。
现将详细描述控制电路90的开关控制操作。
在图4所示的第二模式下，控制电路90将第一反向开关驱动信号SW(φ1-)控制在高电平，将第二开关驱动信号SW(φ2)控制在高电平，将第三开关驱动信号SW(φ3)控制在高电平，将第四反向开关驱动信号SW(φ4-)控制在高电平，以便分别提供给第一开关SW1、第四开关SW4、第五开关SW5和第八开关SW8，如图5所示。另一方面，控制电路90将第二反向开关驱动信号SW(φ2-)控制在低电平，将第一开关驱动信号SW(φ1)控制在低电平，将第四开关驱动信号SW(φ4)控制在低电平，将第三反向开关驱动信号SW(φ3-)控制在低电平，以便分别提供给第二开关SW2、第三开关SW3、第六开关SW6和第七开关SW7。
因此，第一电压VDD被施加到晶体管MP1的栅极，从而关闭晶体管MP1。第一偏压VBAIS1被施加到晶体管MP2的栅极，从而晶体管MP2用作电流源。第二电压VSS被施加到晶体管MN2的栅极，从而关闭晶体管MN2。第二偏压VBAIS2被施加到晶体管MN1的栅极，从而晶体管MN1用作电流源。
因此，第一供电节点VN1、第三节点N3、用作电流源的晶体管MP2、第二节点N2、负载电路110、第一节点N1、用作电流源的晶体管MN1、第四节点N4和第二供电节点VN2构成第二电路。
由实线指示的输出电流Iout流经负载电路110，从而输出电流从第二节点N2流到第一节点N1。该输出电流Iout是正的。
在图3和图4所示的LVDS电路1中，优选地，设置第一偏压VBAIS1和第二偏压VBAIS2，使得从晶体管MP1或MP2的漏极流入的电流与流进晶体管MN1或MN2的漏极的电流相等。
如上所述，优选地，形成晶体管MP1和MP2，使其具有相同的大小，按照类似的方式形成晶体管MN1和MN2，使其具有相同的大小。因此，根据本发明，设计晶体管MP1、MP2、MN1和MN2，使得具有相同幅度的偏置电流流经晶体管MP1和MP2，并且具有相同幅度的偏置电流流经晶体管MN1和MN2。
如上所述，在第一模式下，当晶体管MP1的栅极被连接到第一偏置电路31时，晶体管MN2的栅极被同时连接到第二偏置电路32。另一方面，在第二模式下，当晶体管MP2的栅极被连接到第一偏置电路31时，晶体管MN1的栅极被同时连接到第二偏置电路32。换言之，晶体管MP1和MP2按照互补方式(即，按照反相位时间关系)被连接到第一偏置电路31。类似地，晶体管MN2和MN1按照互补方式被连接到第二偏置电路32。
第一模式下的连接与第二模式下的连接可以互换。
施加偏压将控制流经负载电路110(等效地表示为电阻R)的电路的方向。以下将详细描述该控制处理。
可使用下面的等式(3)或(4)，根据施加第一偏压VBAIS1时的上述电流路径(电路)P1和施加第二偏压VBAIS2时的电流路径(电路)P2来表示流经LVDS电路1中的负载电路110的输出电流Iout。
Iout＝Kp×(W1/L1)×(VBIAS1-VthP)2...(3)
其中，Kp指示特定常数，W1和L1分别指示P通道晶体管MP1的栅极宽度和栅极长度，VBAIS1指示施加到晶体管MP1的栅极的第一偏压，VthP指示晶体管MP1的阈值电压。
Iout＝Kn×(W2/L2)×(VBIAS2-VthN)2...(4)
其中，Kn指示特定常数，W2和L2分别指示N通道晶体管MN1的栅极宽度和栅极长度，VBAIS2指示施加到晶体管MN1的栅极的第二偏压，VthN指示晶体管MN1的阈值电压。
在该实施例中，优选地，晶体管MP1和MP2具有相同的大小，晶体管MN1和MN2具有相同的大小。
此外，第一偏置电路31和第二偏置电路32控制第一偏压VBAIS1和第二偏压VBAIS2，以便将相同的偏置电流提供给晶体管MP1和MP2，并将相同的偏置电流提供给其它晶体管MN1和MN2。
在图3所示的第一模式下的LVDS电路1中，例如，假设第三开关SW3和第六开关SE6是开启的开关元件，则第一偏置电路31、第三开关SW3和晶体管MP1构成用于负载电路110的电流源。第二偏置电路32、第六开关SW6和晶体管MN2构成用于负载电路110的电流源。
此外，假设在图4所示的第二模式下的LVDS电路1中，第四开关SW4和第五开关SW5是开启的开关元件，则第一偏置电路31、第四开关SW4和晶体管MP2构成用于负载电路110的电流源。第二偏置电路32、第五开关SW5和晶体管MN1构成用于负载电路110的电流源。
如上所述，在根据该实施例的LVDS电路1中，晶体管MP1和MP2以及晶体管MN1和MN2用作电流源，而不是仅仅用作开启或关闭的晶体管。换言之，LVDS电路1包括电流源，但是实质上不包括用于负载电路110的模拟开关。因此，可按照类似于等式2表示的情况来消除由晶体管的非导通状态产生的影响，从而实现低电压工作。
在图3和图4所示的LVDS电路1中，输出电路(例如，晶体管MN1和MN2)基本上不包括模拟开关。相反，LVDS电路1包括将被连接到各个晶体管的开关SW1到SW8以开启或关闭这些晶体管，从而用作输出驱动器。充电电流的流经仅仅是为了对这些开关和栅极电容进行充电。不必增加用作开关SW1到SW8的每个晶体管的大小。
如上所述，包括负载电路110的每个电流路径基本上不包括开关。因此，LVDS电路1中的晶体管MP1和MP2以及晶体管MN1和MN2可减少大小。因此，可减少LVDS电路1的布局大小。
在图3和图4所示的LVDS电路1中，由于每个输出驱动器可具有较小的大小，因此，优点在于，也不必在输出端(例如，第一节点N1或第二节点N2)与地之间安置用于防止短路的短路保护电路。
图6示出信号波形图，该波形图示出在第一开关驱动信号SW(φ1)和第四开关驱动信号SW(φ4)的组合与第二反向开关驱动信号SW(φ2-)与第三反向开关驱动信号SW(φ3-)的组合之间存在延迟时间(或抖动(相移))Δt的情况下的波形。
更为优选地，使用如图5中的部分(A)到(D)中所示的没有延迟时间(抖动)Δt的开关驱动信号。如果抖动Δt是小于10％的百分之几(例如，5％或6％)，则共模电压是常数，从而LVDS电路1正常工作。
因此，在根据该实施例的LVDS电路1中，用于输出开关驱动信号的控制电路90不必适应于定时方面的特殊要求。或者，将被发送到负载电路110的差分信号不满足严格的要求。
如果如图6的部分(A)和(B)所示，存在抖动Δt，则晶体管MP1和MP2以及晶体管MN1和MN2可减少大小，原因在于图3或图4中所示的LVDS电路1中包括负载电路110的每个电流路径不包括开关。
由于LVDS电路1中的每个输出驱动器的大小较小，所以LVDS电路1不需要短路保护电路。此外，可减小LVDS电路1的布局面积，导致LVDS电路1的成本降低。
如上所述，在图3和图4所示的LVDS电路中，可在不增加电路规模的情况下降低诸如第一电压VDD的供电电压。
优点在于，供电电压的降低延长了电池供电的电子装置中的电池寿命，所述电子装置诸如移动电话、数字相机、便携式通信单元或便携式电子装置。
例如，随着成像装置向着更高精度和更高画面质量发展，数据传送速度进一步增加。另一方面，在集成电路的管脚数量和芯片大小受限的情况下，需要诸如LDVS或DDR的高速接口来进行数据传送。因此，用于高速接口的单元的小型化和高性能显著影响LSI的成本和性能(特征)。
因此，根据本发明的该实施例，通过以上描述看来，LVDS电路1可被有效地用作小型化、高性能和低功耗的LVDS电路。
第二实施例
现将参照图7来描述根据本发明第二实施例的LVDS电路。
参照图7，LVDS电路1A除了包括类似于图3和图4所示的LVDS电路1的元件的元件之外，还包括第一预充电偏置电路41和第二预充电偏置电路42。
第一预充电偏置电路41输出接近晶体管MP1和MP2的阈值电压VthP的电压。第二预充电偏置电路42输出接近晶体管MN1和MN2的阈值电压VthN的电压。
第一偏置电路31和第二偏置电路32与第一实施例的类似。
在图3和图4所示的LVDS电路1被允许以高速度工作的情况下，有必要通过晶体管的栅极电容来快速开启和关闭用作输出驱动器的晶体管MP1、MP2、MN1和MN2。
现将描述图7所示的LVDS电路1A的第一模式操作。
第三开关SW3被开启(处于导通状态)，从而通过从第一偏置电路31输出的第一偏压VBIAS1对晶体管MP1进行偏置，并且晶体管MP1被开启。第六开关SW6被开启，从而通过从第二偏置电路32输出的第二偏压VBIAS2来对晶体管MN2进行偏置，晶体管MN2被开启。第二开关SW2被开启，从而通过从第一预充电偏置电路41输出的预充电偏压对晶体管MP2进行预充电，同时晶体管MP2被关闭。第七开关SW7被开启，从而通过从第二预充电偏置电路42输出的预充电偏压对晶体管MN1进行预充电，同时晶体管MN1被关闭。
在第一模式下，按照这种方式对晶体管MP2和晶体管MN1进行充电。当LVDS电路1A从第一模式切换到第二模式时，这些晶体管被快速关闭。
控制电路90控制上述开关SW，从而上述操作被执行。换言之，第一偏置电路31和第一预充电偏置电路41按照互补方式被连接到晶体管MP1和MP2，第二偏置电路32和第二预充电偏置电路42按照互补方式被连接到晶体管MN2和MN1。
第二模式下的连接相对于第一模式下的连接是反向的。
现将描述使用非预充电晶体管的操作与使用预充电晶体管的操作之间的比较。
在以下描述中，将使用P通道驱动器(晶体管)作为示例来解释所述比较。这同样适用于N通道晶体管。
下面的等式(5)表示在不进行预充电的情况下用于将图3和图4所示的LVDS电路1中的每个输出驱动器的栅极充电至α％(例如，α＝95％)的时间t1。
(Vth+Vov)×{1-exp(-t1/C1×R1)}＝(Vth+Vov)×0.95...(5)
其中，C1指示P通道驱动器(晶体管)的栅极电容，R1指示开关SW1到SW8中任何一个的导通电阻，Vov指示P通道驱动器的过激电压。
解等式(5)将得到等式(6)。
t1＝3.0×C1×R1...(6)
现将描述使用预充电的晶体管的操作。
等式(7)表示用于在进行预充电的同时将图7中的LVDS电路1A中的每个输出驱动器的栅极充电至α％(例如，α＝95％)的时间t2。
Vth+[Vov×{1-exp(-t2/C1×R1}]＝(Vth+Vov)×0.95...(7)
解等式(7)将得到等式(8)。
t2＝-C1×R1×log[0.05×(Vth+Vov)/Vov]...(8)
例如，假设阈值电压Vth为1V，则P通道驱动器(晶体管)的过激电压Vov为0.5V，充电时间t2表示如下。
t2＝1.89×C1×R1...(9)
当等式(6)与等式(9)相比时，1.89/30＝0.63。因此，对晶体管进行预充电可减少接近37％的充电时间。换句话说，图7中的LVDS电路1A的最大工作频率比图3和图4中的LVDS电路1的高出接近37％。
在图3和图4中不对晶体管进行预充电的LVDS电路1中，每当LVDS电路的逻辑电路被充电，即，每当进行开关操作时，电荷(＝阈值电压Vth×每个驱动器的栅极电容C1)被浪费。通过上述观点可知，图7中的LVDS电路1A可防止电荷浪费，从而减少功耗。
图8示出信号波形图，该波形图示出在图3和图4中的LVDS电路1中的晶体管没有进行预充电的情况以及在图7中的LVDS电路1A中的晶体管经过预充电的情况下的波形。
如上所述，对晶体管进行预充电将防止最大工作频率的降低，该降低由供电电压的减少而引起。
第三实施例
现将参照图9来描述根据本发明第三实施例的LVDS电路1B。
参照图9，第一模式下的LVDS电路1B中第一开关SW1到第八开关SW8的打开和闭合状态(导通和非导通状态)与图3所示的第一模式下的情况相同。因此，第二模式下的第一开关SW1到第八开关SW8的打开和闭合状态与第一模式下的情况是反向的。
LVDS电路1B包括类似于图3和图4中的第一偏置电路31和第二偏置电路32的元件。
在图9中，通过偏置电流源51、晶体管MP11和晶体管MN11来实现第一偏置电路31和第二偏置电路32。
第一偏置电路31和第二偏置电路32被共同称为偏置电路30。
晶体管MP11的栅极被连接到它的漏极。晶体管MP11实质上用作二极管。类似地，晶体管MN11的栅极被连接到它的漏极。晶体管MN11实质上用作二极管。
偏置电流源51具有简单的结构，其中，电流被提供给两个二极管。这将导致电流消耗的相对减少。
在图9的LVDS电路1B中，构成第一偏置电路31的晶体管MP11(二极管)和晶体管MP1或MP2形成电流镜像电路，从而所述二极管和晶体管之间安置有第三开关SW3或第四开关SW4。
类似地，构成第二偏置电路32的晶体管MN11(二极管)和晶体管MN1或MN2形成电流镜像电路，从而所述二极管和晶体管之间安置有第五开关SW5或第六开关SW6。
电流镜像电路均用作稳定电流源。因此，在使用稳定电流源时，图9中的LVDS电路1B工作。
如上所述，图9中的LVDS电路1B被实现为具有较低电流消耗的电路，该电路同时提供用作稳定电流源的电流镜像电路以及如图3和图4中的LVDS电路1的相同优点。
第四实施例
可将图9中的偏置电路30应用于图7中的LVDS电路1A，以代替第一偏置电路31和第二偏置电路32。因此，可实现提供与第二实施例和第三实施例相同的优点的LVDS电路。
第五实施例
现将参照图10来描述根据本发明第五实施例的LVDS电路1C。
在图10中的LVDS电路1C中，第一模式下的第一开关SW1到第八开关SW8的打开和闭合状态与图7中的情况相同。因此，第二模式下的开关SW1到SW8的那些状态相对于第一模式下的情况是反向的。
LVDS电路1C不包括晶体管MP11，其在图9中被连接到第三开关SW3和第四开关SW4以便控制共模电压。LVDS电路1C包括用作比较器电路的差分运算放大器电路71以及电压检测电路61。差分运算放大器电路71被连接到第三开关SW3与第四开关SW4之间的公共节点(第六节点N6)。电压检测电路61被安置在第一节点N1与第二节点N2之间。
在LVDS电路1C中，电压检测电路61检测(确定)第一节点N1与第二节点N2之间的电压，即，输出电压Vout，并将检测的电压Vout施加到差分运算放大器电路71的非反向输入端(+)。
差分运算放大器电路71将从电压检测电路61提供的检测到的电压Vout与施加到电路71的反向输入端(-)的参考电压Vref进行比较。差分运算放大器电路71通过第三开关SW3将与电压Vout与Vref之间的差成比例的偏压施加到晶体管MP1的栅极，还通过第四开关SW4将所述偏压施加到晶体管MP2的栅极。
LVDS电路1C可通过进一步包括差分运算放大器电路71和电压检测电路61来控制共模电压。
由于LVDS电路1C包括差分运算放大器电路71，所以有必要将包括差分运算放大器电路71和输出驱动器的环路的频带设置在由开关操作中的转换速率确定的频率或该频率之下。
优点在于，LVDS电路1C可在提供与图3和图4中的LVDS电路1和图7中的LVDS电路1A相同的优点的同时，控制共模电压。
在LVDS电路1C中，偏置电路30A可包括：偏置电流源51、晶体管MN11、差分运算放大器电路71和电压检测电路61。
偏置电流源51和晶体管MN11相应于第二偏置电路32。差分运算放大器电路71和电压检测电路61相应于第一偏置电路31。
第六实施例
现将参照图11来描述根据本发明第六实施例的LVDS电路1D。
在图11中的LVDS电路1D中，第一模式下的第一开关SW1到第八开关SW8的打开和闭合状态与图7所示的第一模式下的情况相同。因此，第二模式下的第一开关SW1到第八开关SW8的打开和闭合状态相对于第一模式下的情况是反向的。
可通过如下修改图10中的LVDS电路1C来获得LVDS电路1D。
(1)LVDS电路1D还包括差分运算放大器电路81。差分运算放大器电路81的反向输入端(-)被连接到偏置电流源51与晶体管MN11的源极(或漏极)之间的节点(第十五节点N15)。差分运算放大器电路81的非反向输入端(+)被连接到第九开关SW9与第十开关SW10之间的节点(第十六节点N16)。差分运算放大器电路81的输出端被连接到晶体管MN11的栅极与节点(第十节点N10，位于第五开关SW5与第六开关SW6之间)之间的第十七节点N17。
(2)还将第九开关SW9安置在第一节点SW1与差分运算放大器电路81的非反向输入端(+)之间。还将第十开关SW10安置在第一节点SW2与差分运算放大器电路81的非反向输入端(+)之间。
(3)不同于图10中经由二极管连接到偏置电流源51并被包括在第二偏置电路32中的晶体管MN11，该实施例中的晶体管MN11的栅极通过第十七节点N17被连接到差分运算放大器电路81的输出端。晶体管MN11用作电流镜像电路的一部分。
为了减小LVDS电路1D的布局面积而尽可能地减少每个输出驱动器的大小将造成输出驱动器从饱和区移到线性区。同时，设置的输出电流降低。为了解决该问题，安置差分运算放大器电路81和第九开关SW9以及第十开关SW10，使得通过来自差分运算放大器电路81的输出信号来操作晶体管MN11。
差分运算放大器电路81控制晶体管MN11的栅极电压，使得被提供参考电流的晶体管MN11的漏极电压与输出驱动器MN1或MN2的漏极电压相等。因此，晶体管MN11和晶体管MN1或MN2用作精确的电流镜像电路的元件。因此，即使输出驱动器工作在它的线性区，输出电流也与设置的值一致。
在图11的LVDS电路1D中，类似于图10中的LVDS电路1C，有必要将包括差分运算放大器电路71和输出驱动器的环路的频带设置在由开关操作中的转换速率确定的频率或该频率之下。此外，有必要将包括差分运算放大器电路81和输出驱动器的环路的频带设置在由开关操作中的转换速率确定的频率或该频率之下。
如上所述，即使为了减小电路1D的布局面积而尽可能地减少图11中LVDS电路1D中的每个输出驱动器的大小(布局区域)，并且输出驱动器由于所述大小的减少而从饱和区移到线性区，输出电流也可与设置的值匹配，从而提供期望的输出电流。
本领域的技术人员应该理解：可根据设计要求和其它因素来进行各种修改、组合、子组合和替换，只要这些处理在不脱离权利要求或其等同物的范围中。
例如。构成LVDS电路1到1D的晶体管的极性可颠倒。
此外，上述LVDS电路可适当地组合使用。

Claims (7)

1.一种驱动电路，包括：
负载电路，安置在第一节点与第二节点之间；
第一串联电路，安置在用于提供第一电压的第一供电节点与用于提供第二电压的第二供电节点之间，第一串联电路包括第一1类型晶体管和第一2类型晶体管，它们与其间的第一节点串联；
第二串联电路，包括第二1类型晶体管和第二2类型晶体管，它们与其间的第二节点串联；
偏置电路，产生用于对第一1类型晶体管和第二1类型晶体管进行偏置的第一偏压并产生用于对第一2类型晶体管和第二2类型晶体管进行偏置的第二偏压；
第一电压施加装置，用于在第一模式下，向第一1类型晶体管施加第一偏压，向第二1类型晶体管施加第一电压，向第二2类型晶体管施加第二偏压，向第一2类型晶体管施加第二电压，第一电压施加装置包括多个开关；以及
第二电压施加装置，用于在第二模式下，向第二1类型晶体管施加第一偏压，向第一1类型晶体管施加第一电压，向第一2类型晶体管施加第二偏压，向第二2类型晶体管施加第二电压，第二电压施加装置包括多个开关。
2.如权利要求1所述的电路，其中，
第一电压施加装置中的开关和第二电压施加装置中的开关包括：
第一开关和第二开关，被并联以按照互补方式向第一1类型晶体管和第二1类型晶体管施加第一电压；
第三开关和第四开关，被并联以按照互补方式向第一1类型晶体管和第二1类型晶体管施加第一偏压；
第五开关和第六开关，被并联以按照互补方式向第一2类型晶体管和第二2类型晶体管施加第二偏压；以及
第七开关和第八开关，被并联以按照互补方式向第一2类型晶体管和第二2类型晶体管施加第二电压。
3.如权利要求2所述的电路，其中，
第一1类型晶体管和第二2类型晶体管的组合或第二1类型晶体管和第一2类型晶体管的组合在用作用于负载电路的电流源的组合时与偏置电路合作。
4.如权利要求3所述的电路，其中，
偏置电路包括：串联电路，安置在第一供电节点与第二供电节点之间，串联电路包括：第一二极管、偏置电流源和第二二极管，
偏置电流源的一端被连接到第三开关与第四开关之间的节点，并且
偏置电流源的另一端被连接到第五开关与第六开关之间的节点。
5.如权利要求3所述的电路，还包括：
电压检测电路，检测第一节点与第二节点之间的电压；
第一差分运算放大器电路，具有第一输入端和第二输入端，向第一输入端提供参考电压，向第二输入端提供由电压检测电路检测的电压，其中，
偏置电路包括：
串联电路，安置在第一供电节点与第二供电节点之间，该串联电路包括偏置电流源和二极管，以及
第一差分运算放大器电路，
第一差分运算放大器电路的输出端被连接到第三开关与第四开关之间的节点，并且
偏置电流源的一端被连接到第五开关与第六开关之间的节点。
6.如权利要求3所述的电路，还包括：
电压检测电路，检测第一节点与第二节点之间的电压；
第一差分运算放大器电路，具有第一输入端和第二输入端，向第一输入端提供参考电压，向第二输入端提供由电压检测电路检测的电压；
串联电路，安置在第一供电节点与第二供电节点之间，该串联电路包括偏置电流源和晶体管；
第二差分运算放大器电路，具有第一输入端和第二输入端，第一输入端被连接到偏置电流源与晶体管之间的节点；
并联的第九开关和第十开关，按照互补方式开启和关闭第九开关和第十开关，第九开关安置在电压检测电路的一端与第二差分运算放大器电路的第二输入端之间，第十开关安置在电压检测电路的另一端与第二差分运算放大器电路的第二输入端之间，其中，
偏置电路包括：
串联电路，包括偏置电流源和晶体管；
第一差分运算放大器电路，
第九开关，
第十开关，和
第二差分运算放大器电路，
第一差分运算放大器电路的输出端被连接到第三开关与第四开关之间的节点，并且
第二差分运算放大器电路的输出端被连接到第五开关与第六开关之间的节点，并且被连接到晶体管的控制端。
7.如权利要求1到5中的任何一个所述的电路，还包括：
预充电偏置电路，产生接近第一1类型晶体管和第二1类型晶体管的阈值电压的第一预充电偏压，以及接近第一2类型晶体管和第二2类型晶体管的阈值电压的第二预充电偏压，其中，
在第一模式下，第一电压施加装置向第一1类型晶体管施加第一偏压，向第二2类型晶体管施加第二偏压，向第二1类型晶体管施加第一预充电偏压，向第一2类型晶体管施加第二预充电偏压，并且
在第二模式下，第二电压施加装置向第二1类型晶体管施加第一偏压，向第一2类型晶体管施加第二偏压，向第一1类型晶体管施加第一预充电偏压，向第二2类型晶体管施加第二预充电偏压。
CN2007101469045A 2006-08-24 2007-08-24 驱动电路 Expired - Fee Related CN101132174B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-227964 2006-08-24
JP2006227964 2006-08-24
JP2006227964A JP4811192B2 (ja) 2006-08-24 2006-08-24 駆動回路

Publications (2)

Publication Number Publication Date
CN101132174A CN101132174A (zh) 2008-02-27
CN101132174B true CN101132174B (zh) 2010-06-09

Family

ID=39112793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101469045A Expired - Fee Related CN101132174B (zh) 2006-08-24 2007-08-24 驱动电路

Country Status (3)

Country Link
US (1) US7495475B2 (zh)
JP (1) JP4811192B2 (zh)
CN (1) CN101132174B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5372464B2 (ja) * 2008-10-17 2013-12-18 株式会社メガチップス 差動出力バッファ
JP2010288004A (ja) * 2009-06-10 2010-12-24 Renesas Electronics Corp 駆動回路
US8384445B2 (en) * 2011-01-12 2013-02-26 Mediatek Inc. Driving stage and related driving method
US8952725B2 (en) 2011-02-24 2015-02-10 Via Technologies, Inc. Low voltage differential signal driving circuit and electronic device compatible with wired transmission
US8368426B2 (en) * 2011-02-24 2013-02-05 Via Technologies, Inc. Low voltage differential signal driving circuit and digital signal transmitter
DE102011013529B4 (de) * 2011-03-10 2013-11-21 Texas Instruments Deutschland Gmbh Leistungsversorgungs-Auswahleinrichtung und Verfahren zum Minimieren eines Einschaltstroms in einer Leistungsversorgungs-Auswahleinrichtung und Leistungsversorgungs-Auswahlsystem
US8912787B2 (en) * 2012-04-03 2014-12-16 Honeywell International, Inc. System and method to provide talking feature and interactive voice menu in phasing meters
CN104283546A (zh) * 2013-07-02 2015-01-14 西安电子科技大学 一种低压差分信号驱动器
KR101621844B1 (ko) * 2014-05-08 2016-05-17 (주) 픽셀플러스 저전압 차동 신호 전송기
CN105099432B (zh) * 2014-05-19 2019-04-30 奇景光电股份有限公司 输出缓冲器
JP5975066B2 (ja) 2014-05-23 2016-08-23 トヨタ自動車株式会社 チャージポンプ回路及びｐｌｌ回路
CN104333202B (zh) * 2014-11-06 2017-05-10 无锡普雅半导体有限公司 一种调整控制驱动管工作的驱动电路
JP2017208609A (ja) * 2016-05-16 2017-11-24 株式会社村田製作所 出力回路
US10003340B2 (en) * 2016-08-10 2018-06-19 Microsemi Semiconductor Ulc Multi-format driver interface
US10191526B2 (en) * 2016-11-08 2019-01-29 Qualcomm Incorporated Apparatus and method for transmitting data signal based on different supply voltages
FR3059116B1 (fr) * 2016-11-24 2019-02-01 Continental Automotive France Dispositif d'interface pour unite de traitement permettant de connecter une pluralite de circuits et d'acquerir leur valeur d'etat au moyen d'un unique port d'entree
CN116700413A (zh) * 2017-02-22 2023-09-05 住友电气工业株式会社 偏置电路
TWI630793B (zh) * 2017-07-25 2018-07-21 偉詮電子股份有限公司 具動態準位調變閘極電壓之驅動控制器
CN108199700B (zh) * 2017-12-12 2021-07-20 上海集成电路研发中心有限公司 一种高精度的比较器电路
TWI723320B (zh) * 2018-01-11 2021-04-01 美商先驅能源工業公司 低功率pin型二極體驅動器
CN109450435B (zh) * 2018-11-21 2024-02-13 灿芯半导体(上海)股份有限公司 一种lvds接口电路
US11251756B2 (en) * 2019-11-22 2022-02-15 Qualcomm Incorporated Reconfigurable radio frequency (RF) interference signal detector with wide dynamic range transceiver module
CN114625195B (zh) * 2020-12-14 2024-03-29 北京晶视智能科技有限公司 传送器
CN115622549B (zh) * 2022-12-19 2023-02-28 晟矽微电子(南京)有限公司 开关电路、数模转换器、芯片及电子设备
CN116301169B (zh) * 2023-05-23 2023-08-15 芯动微电子科技(珠海)有限公司 一种偏置电路和比较器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760606A (en) * 1995-04-17 1998-06-02 Matsushita Electric Industrial, Co. High voltage withstanding circuit and voltage level shifter
CN1293488A (zh) * 1999-10-15 2001-05-02 威盛电子股份有限公司 使用栅极电压控制的单端输入电压电平转换器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189815B2 (ja) * 1998-12-07 2001-07-16 日本電気株式会社 入力回路、出力回路、入出力回路、及び入力信号処理方法
US6819145B2 (en) * 2002-06-28 2004-11-16 Intel Corporation High speed differential pre-driver using common mode pre-charge
US6788116B1 (en) * 2002-07-26 2004-09-07 National Semiconductor Corporation Low voltage differential swing (LVDS) signal driver circuit with low PVT sensitivity
JP2004112453A (ja) * 2002-09-19 2004-04-08 Ricoh Co Ltd 信号伝送装置
JP4235433B2 (ja) * 2002-10-31 2009-03-11 ザインエレクトロニクス株式会社 受信回路及びそれを備えた差動回路
US6856178B1 (en) * 2003-07-31 2005-02-15 Silicon Bridge, Inc. Multi-function input/output driver
JP3949636B2 (ja) 2003-09-30 2007-07-25 Ｎｅｃエレクトロニクス株式会社 Ｌｖｄｓドライバー回路
JP2005217999A (ja) * 2004-02-02 2005-08-11 Hitachi Ltd デジタルデータ伝送回路
JP2005323200A (ja) * 2004-05-10 2005-11-17 Sony Corp 差動出力回路
JP4729877B2 (ja) * 2004-07-14 2011-07-20 ソニー株式会社 電流出力型駆動回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760606A (en) * 1995-04-17 1998-06-02 Matsushita Electric Industrial, Co. High voltage withstanding circuit and voltage level shifter
CN1293488A (zh) * 1999-10-15 2001-05-02 威盛电子股份有限公司 使用栅极电压控制的单端输入电压电平转换器

Also Published As

Publication number Publication date
JP4811192B2 (ja) 2011-11-09
JP2008054034A (ja) 2008-03-06
CN101132174A (zh) 2008-02-27
US7495475B2 (en) 2009-02-24
US20080048722A1 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
CN101132174B (zh) 驱动电路
US7521971B2 (en) Buffer circuit
US7345530B1 (en) Regulated switch driving scheme in switched-capacitor amplifiers with opamp-sharing
KR100336236B1 (ko) 반도체집적회로장치
EP1465343A1 (en) Semiconductor integrated circuit
JPH07235869A (ja) 入力バッファ
KR20030041660A (ko) 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로
EP3343765A1 (en) Dynamic amplifier and chip using the same
US11287452B2 (en) Low power comparator and self-regulated device
US7482843B2 (en) Signal amplifier
JPH0786916A (ja) 半導体集積回路
US6362661B1 (en) Sense amplifier for use in a semiconductor memory device
EP1139567A1 (en) Level converter circuit
US6353338B1 (en) Reduced-swing differential output buffer with idle function
US7408389B2 (en) Output circuit with signal level shift
JP3255159B2 (ja) 半導体集積回路
US10886931B1 (en) Circuitry for low input charge analog to digital conversion
EP1223663A1 (en) Local supply generator for a digital CMOS integrated circuit having an analog signal processing circuitry
US6437603B2 (en) Semiconductor integrated circuit having logical operation function
KR100699585B1 (ko) 출력 버퍼회로
JP3255158B2 (ja) 半導体集積回路
JPH04357710A (ja) 論理回路
JP3967248B2 (ja) レベルシフト回路
JP2006352204A (ja) 電位検出回路及びそれを備える半導体集積回路
KR100363769B1 (ko) 반도체 집적회로 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20130824