CN116301169B - 一种偏置电路和比较器 - Google Patents

一种偏置电路和比较器 Download PDF

Info

Publication number
CN116301169B
CN116301169B CN202310579784.7A CN202310579784A CN116301169B CN 116301169 B CN116301169 B CN 116301169B CN 202310579784 A CN202310579784 A CN 202310579784A CN 116301169 B CN116301169 B CN 116301169B
Authority
CN
China
Prior art keywords
module
bias
voltage
control voltage
load circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310579784.7A
Other languages
English (en)
Other versions
CN116301169A (zh
Inventor
吴硕硕
徐彬
高专
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Microelectronics Technology Zhuhai Co ltd
Original Assignee
Core Microelectronics Technology Zhuhai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Core Microelectronics Technology Zhuhai Co ltd filed Critical Core Microelectronics Technology Zhuhai Co ltd
Priority to CN202310579784.7A priority Critical patent/CN116301169B/zh
Publication of CN116301169A publication Critical patent/CN116301169A/zh
Application granted granted Critical
Publication of CN116301169B publication Critical patent/CN116301169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种偏置电路和比较器。偏置电路包括偏置电压产生模块和控制模块；偏置电压产生模块用于产生第一偏置电压V1；控制模块包括第一子模块；第一子模块用于在控制电压Vc为第一电平时，使第一偏置电压V1的输出端到负载电路的第一偏置节点A的路径断开；第一子模块还用于在控制电压Vc为第二电平时，利用电容向负载电路的寄生电容充电，将第一偏置电压V1作用于负载电路的第一偏置节点A。本发明能在外部控制电压的作用下，根据实际的应用需要，使得负载电路快速启动或者充分关闭。

Description

一种偏置电路和比较器
技术领域
本发明属于集成电路技术领域，更具体地，涉及一种偏置电路和比较器。
背景技术
偏置电路用于给比较器、运算放大器以及其他需要偏置的电路提供正确的偏置电压，对于高速比较器及运算放大器而言，为得到较高的带宽，其功耗也会相应增加；对于SoC芯片，其内部会重复使用大量比较器或运算放大器电路，比较器和运算放大器所带来的功耗相对增加，所以在不需要比较器和运算放大器工作时，关断比较器及运算放大器电路是十分有必要的。但当再次启动比较器及运算放大器电路时，如何使比较器及运算放大器偏置电压快速建立成为了棘手的问题。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种偏置电路和比较器，能在外部控制电压的作用下，根据实际的应用需要，使得负载电路快速启动或者充分关闭。
为实现上述目的，按照本发明的一个方面，提供了一种偏置电路，包括偏置电压产生模块和控制模块；偏置电压产生模块用于产生第一偏置电压V1；控制模块包括第一子模块；第一子模块用于在控制电压Vc为第一电平时，使第一偏置电压V1的输出端到负载电路的第一偏置节点A的路径断开；第一子模块还用于在控制电压Vc为第二电平时，利用电容向负载电路的寄生电容充电，将第一偏置电压V1作用于负载电路的第一偏置节点A。
在一些实施方式中，第一子模块包括第一电容和第一开关模块；第一电容的第一端连接第一偏置电压V1的输出端和第一开关模块的输入端，第一电容的第二端用于接地；第一开关模块的输出端用于连接负载电路的第一偏置节点A；在控制电压Vc为第一电平时，第一开关模块关断；在控制电压Vc为第二电平时，第一开关模块导通，利用第一电容向负载电路的寄生电容充电，使得负载电路的第一偏置节点A的电压为第一偏置电压V1。
在一些实施方式中，控制模块还包括控制电压产生模块，控制电压产生模块用于获取控制电压Vc，并基于控制电压Vc生成第一控制电压Vc1和第二控制电压Vc2；第一开关模块的第一控制端连接第一控制电压Vc1的输出端，第一开关模块的第二控制端连接第二控制电压Vc2的输出端。
在一些实施方式中，第一子模块还包括下拉模块；下拉模块的第一端连接第一开关模块的输出端，下拉模块的第二端用于接地，下拉模块的第三端连接第二控制电压Vc2的输出端；下拉模块用于在控制电压Vc为第一电平时，将负载电路的第一偏置节点A的电位拉低至地。
在一些实施方式中，控制电压产生模块包括反相器；控制电压产生模块用于将控制电压Vc输出为第一控制电压Vc1，以及利用反相器将控制电压Vc输出为第二控制电压Vc2。
在一些实施方式中，第一开关模块包括第一NMOS管N1和第一PMOS管P1，第一NMOS管N1的源极连接第一PMOS管P1的源极，构成第一开关模块的输入端，第一NMOS管N1的漏极连接第一PMOS管P1的漏极，构成第一开关模块的输出端，第一NMOS管N1的栅极构成第一开关模块的第一控制端，第一PMOS管P1的栅极构成第一开关模块的第二控制端。
在一些实施方式中，偏置电压产生模块还用于产生第二偏置电压V2；控制模块还包括第二子模块；第二子模块用于在控制电压Vc为第一电平时，使第二偏置电压V2的输出端到负载电路的第二偏置节点B的路径断开；第二子模块还用于在控制电压Vc为第二电平时，利用电容向负载电路的寄生电容充电，将第二偏置电压V2作用于负载电路的第二偏置节点B。
在一些实施方式中，第二子模块包括第二电容和第二开关模块；第二电容的第一端连接第二偏置电压V2的输出端和第二开关模块的输入端，第二电容的第二端用于连接电源VDD；第二开关模块的输出端用于连接负载电路的第二偏置节点B；在控制电压Vc为第一电平时，第二开关模块关断；在控制电压Vc为第二电平时，第二开关模块导通，利用第二电容向负载电路的寄生电容充电，使得负载电路的第二偏置节点B的电压为第二偏置电压V2。
在一些实施方式中，第二开关模块包括第二NMOS管N2和第二PMOS管P2，第二NMOS管N2的源极连接第二PMOS管P2的源极，构成第二开关模块的输入端，第二NMOS管N2的漏极连接第二PMOS管P2的漏极，构成第二开关模块的输出端，第二NMOS管N2的栅极构成第二开关模块的第一控制端，连接第一控制电压Vc1的输出端，第二PMOS管P2的栅极构成第二开关模块的第二控制端，连接第二控制电压Vc2的输出端。
在一些实施方式中，第二子模块还包括上拉模块；上拉模块的第一端连接第二开关模块的输出端，上拉模块的第二端用于连接电源VDD，上拉模块的第三端连接第一控制电压Vc1的输出端；上拉模块用于在控制电压Vc为第一电平时，将负载电路的第一偏置节点B的电位拉高至电源VDD。
根据本发明的另一方面，提供了一种比较器，包括负载电路和上述偏置电路；其中，负载电路为比较模块。
在一些实施方式中，偏置电压产生模块还用于产生第三偏置电压V3和第四偏置电压V4，第三偏置电压V3的输出端连接比较模块的第三偏置节点，第四偏置电压V4的输出端连接比较模块的第四偏置节点。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：当需要向负载电路（例如比较器、运算放大器或其他负载电路）提供偏置时，只需通过控制模块使偏置电压产生模块与负载电路之间的路径连通，并利用大电容开始向负载电路偏置节点的小电容快速充电，使负载电路的偏置电压快速达到稳态，进而使负载电路快速启动并正常工作；当需要关闭负载电路时，只需通过控制模块使偏置电压产生模块与负载电路之间的路径断开，并利用上拉模块或者下拉模块调节负载电路偏置节点的电压，使负载电路无电流通过，进而使负载电路充分关闭。
附图说明
图1是本发明一个实施例的偏置电路工作示意图；
图2和图3是本发明另一个实施例的偏置电路的工作示意图；
图4是本发明一个实施例的控制模块的结构示意图；
图5是本发明另一个实施例的控制模块的结构示意图；
图6是本发明实施例的比较器结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。正如本领域技术人员可以认识到的那样，在不脱离本申请的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
如图1所示，本发明实施例的偏置电路包括偏置电压产生模块101和控制模块103，偏置电压产生模块101用于产生第一偏置电压V1和第二偏置电压V2，控制模块103在外部控制电压Vc的控制下工作。
具体地，在外部控制电压Vc为第一电平（例如低电平）时，控制模块103使第一偏置电压V1的输出端到负载电路105的第一偏置节点A的路径断开，以及使第二偏置电压V2的输出端到负载电路105的第二偏置节点B的路径断开，进而使负载电路105处于关闭状态；在外部控制电压Vc为第二电平（例如高电平）时，控制模块103利用电容向负载电路105的寄生电容充电，将第一偏置电压V1作用于负载电路105的第一偏置节点A，以及将第二偏置电压V2作用于负载电路105的第二偏置节点B，进而使负载电路105启动并处于正常工作状态。
进一步地，控制模块103通过大容值电容向负载电路105的寄生电容充电，以使得负载电路105的寄生电容所在的第一偏置节点A的电压迅速达到第一偏置电压V1，以及使得负载电路105的寄生电容所在的第二偏置节点B的电压迅速达到第二偏置电压V2，进而使负载电路105快速启动。
如图2和图3所示，偏置电压产生模块101连接在电源VDD和地之间，负载电路105连接在电源VDD和地之间，控制模块103包括第一子模块201和第二子模块301。
第一子模块201包括第一电容C1和第一开关模块。第一电容C1的第一端连接偏置电压产生模块101的第一偏置电压V1的输出端，第一电容C1的第二端用于接地，第一开关模块的输入端连接偏置电压产生模块101的第一偏置电压V1的输出端，作为第一子模块201的输入端，第一开关模块的输出端连接负载电路105的第一偏置节点A，作为第一子模块201的输出端，第一开关模块的控制端用于获取基于外部控制电压Vc得到的控制电压。
第二子模块301包括第二电容C2和第二开关模块。第二电容C2的第一端连接偏置电压产生模块101的第二偏置电压V2的输出端，第二电容C2的第二端用于连接电源VDD，第二开关模块的输入端连接偏置电压产生模块101的第二偏置电压V2的输出端，作为第二子模块301的输入端，第二开关模块的输出端连接负载电路105的第二偏置节点B，作为第二子模块301的输出端，第二开关模块的控制端用于获取基于外部控制电压Vc得到的控制电压。
第一偏置电压V1对第一电容C1充电，使第一电容C1的第一端的电压为V1，第二偏置电压V2对第二电容C2充电，使第二电容C2的第一端的电压为V2，此时控制电压Vc为0，第一开关模块和第二开关模块均关断，第一偏置电压V1无法到达负载电路105的第一偏置节点A，第二偏置电压V2无法到达负载电路105的第二偏置节点B，负载电路105处于关闭状态。
如图4所示，控制模块103还包括控制电压产生模块401，用于获取外部控制电压Vc，并基于外部控制电压Vc生成第一控制电压Vc1和第二控制电压Vc2。具体地，控制电压产生模块401包括反相器4011，反相器4011的输入端连接控制电压产生模块401的输入端，用于获取外部控制电压Vc，反相器4011的输出端用于输出第二控制电压Vc2。控制电压产生模块401还用于直接将外部控制电压Vc输出为第一控制电压Vc1。
第一开关模块403包括第一NMOS管N1和第一PMOS管P1，第一NMOS管N1的源极连接第一PMOS管P1的源极，构成第一开关模块403的输入端，第一NMOS管N1的漏极连接第一PMOS管P1的漏极，构成第一开关模块403的输出端，第一NMOS管N1的栅极构成第一开关模块403的第一控制端，用于接收第一控制电压Vc1，第一PMOS管P1的栅极构成第一开关模块403的第二控制端，用于接收第二控制电压Vc2。第二开关模块405包括第二NMOS管N2和第二PMOS管P2，第二NMOS管N2的源极连接第二PMOS管P2的源极，构成第二开关模块405的输入端，第二NMOS管N2的漏极连接第二PMOS管P2的漏极，构成第二开关模块405的输出端，第二NMOS管N2的栅极构成第二开关模块405的第一控制端，用于接收第一控制电压Vc1，第二PMOS管P2的栅极构成第二开关模块405的第二控制端，用于接收第二控制电压Vc2。
在控制电压Vc为0时，第一NMOS管N1和第一PMOS管P1均关断，第一开关模块关断；类似地，第二NMOS管N2和第二PMOS管P2均关断，第二开关模块关断。
如图5所示，第一子模块201还包括下拉模块501，第二子模块301还包括上拉模块503。控制电压产生模块505包含两个反相器4011，分两路输出第二控制电压Vc2。下拉模块501的第一端连接第一开关模块403的输出端，下拉模块501的第二端用于接地，下拉模块501的第三端用于接收第二控制电压Vc2。下拉模块501用于在第二控制电压Vc2的作用下，将负载电路的第一偏置节点A的电位拉低至地，使负载电路中对应的晶体管关断。上拉模块503的第一端连接第二开关模块405的输出端，上拉模块503的第二端用于连接电源VDD，上拉模块503的第三端用于接收第一控制电压Vc1。上拉模块503用于在第一控制电压Vc1的作用下，将负载电路的第二偏置节点B的电位拉高至VDD，使负载电路中对应的晶体管关断。
在一些实施方式中，通过将负载电路的第一偏置节点A的电位拉低至地，以及通过将负载电路的第二偏置节点B的电位拉高至VDD，使负载电路中对应的晶体管关断，负载电路中无电流通过，处于关闭状态。
如图5所示，在一些实施方式中，下拉模块501为第三NMOS管N3，第三NMOS管N3的漏极构成下拉模块501的第一端，第三NMOS管N3的源极构成下拉模块501的第二端，第三NMOS管N3的栅极构成下拉模块501的第三端。上拉模块503为第三PMOS管P3，第三PMOS管P3的漏极构成上拉模块503的第一端，第三PMOS管P3的源极构成上拉模块503的第二端，第三PMOS管P3的栅极构成上拉模块503的第三端。
偏置电压产生模块产生第一偏置电压V1和第二偏置电压V2，第一偏置电压V1对第一电容C1充电，使第一电容C1的第一端的电压为V1，第二偏置电压V2对第二电容C2充电，使第二电容C2的第一端的电压为V2。
此时控制电压Vc为0，则第一NMOS管N1和第一PMOS管P1均关断，第一开关模块403关断，第三NMOS管N3的栅极电压为VDD，第三NMOS管N3导通，第一偏置节点A的电位被拉低至地，使负载电路中对应的晶体管关断；类似地，第二NMOS管N2和第二PMOS管P2均关断，第二开关模块405关断，第三PMOS管P3的栅极电压为0，第三PMOS管P3导通，第二偏置节点B的电位被拉高至VDD，使负载电路中对应的晶体管关断。因此，在控制电压Vc为0时，负载电路处于关闭状态。
当控制电压Vc为VDD时，则第一NMOS管N1和第一PMOS管P1均导通，第一开关模块403导通，第三NMOS管N3的栅极电压为0，第三NMOS管N3关断，容值较大的第一电容C1开始向负载电路中对应的晶体管的栅极寄生电容充电，由于第一电容C1的容值较对应的寄生电容的容值大很多，对应的寄生电容连接偏置节点A的一端的电压将很快被充电至V1。类似地，第二NMOS管N2和第二PMOS管P2均导通，第二开关模块405导通，第三PMOS管P3的栅极电压为VDD，第三PMOS管P3关断，容值较大的第二电容C2开始向负载电路中对应的晶体管的栅极寄生电容充电，由于第二电容C2的容值较对应的寄生电容的容值大很多，对应的寄生电容连接偏置节点B的一端的电压将很快被充电至V2。基于此，负载电路的偏置电压快速建立，迅速启动并处于正常工作状态。
本发明实施例的偏置电路可用于比较器、运算放大器等需要偏置的电路中，即，负载电路可以是比较器、运算放大器或者其他需要偏置的电路，具体地，可以根据负载电路中偏置节点的特点，选择连接第一子模块或者第二子模块的输出。在一些实施方式中，仅使用第一子模块向负载电路提供偏置电压；在一些实施方式中，仅使用第二子模块向负载电路提供偏置电压；在一些实施方式中，同时使用第一子模块和第二子模块向负载电路提供偏置电压；在一些实施方式中，使用多个第一子模块向负载电路的多个偏置节点提供偏置电压；在一些实施方式中，使用多个第二子模块向负载电路的多个偏置节点提供偏置电压。
本发明实施例给出了一种比较器的结构示意图，其中包含本发明实施例的偏置电路。如图6所示，负载电路105为比较模块，比较器包括偏置电压产生模块101、控制模块和比较模块105。
偏置电压产生模块101包括基准电流源Ibias、NMOS管N4~N11以及PMOS管P4~P8。基准电流源Ibias的第一端、PMOS管P4的源极、PMOS管P5的源极、PMOS管P6的源极和PMOS管P7的源极用于连接电源VDD；基准电流源Ibias的第二端连接NMOS管N4的漏极、NMOS管N5的栅极和NMOS管N6的栅极，标记基准电流源Ibias的第二端的电压为V3（即第三偏置电压）；NMOS管N4的源极连接NMOS管N5的漏极，NMOS管N4的栅极连接NMOS管N7的栅极和漏极、NMOS管N8的栅极以及NMOS管N10的栅极，标记NMOS管N4的栅极电压为V1（即第一偏置电压）；PMOS管P4的栅极连接PMOS管P4的漏极、PMOS管P5的栅极和NMOS管N6的漏极，PMOS管P5的漏极连接NMOS管N4的栅极；PMOS管P6的栅极连接PMOS管P6的漏极、NMOS管N8的漏极和PMOS管P8的栅极，标记PMOS管P6的栅极电压为V2（即第二偏置电压）；NMOS管N8的源极连接NMOS管N9的漏极；PMOS管P7的漏极连接PMOS管P8的源极，PMOS管P7的栅极连接PMOS管P8的漏极和NMOS管N10的漏极，标记PMOS管P7的栅极电压为V4（即第四偏置电压）；NMOS管N10的源极连接NMOS管N11的漏极；NMOS管N5、N6、N7、N9和N11的源极均用于接地。
比较模块105包括NMOS管N12~N19以及PMOS管P9~P12，NMOS管N14和N15为输入对管，NMOS管N12和N13用于提供尾电流，NMOS管N16~N19以及PMOS管P9~P12组成共源共栅输出级。
具体地，PMOS管P9的源极和PMOS管P10的源极用于连接电源VDD，PMOS管P9的栅极连接PMOS管P10的栅极，构成第四偏置节点，用于从偏置电压产生模块101获取第四偏置电压V4；PMOS管P9的漏极连接PMOS管P11的源极和NMOS管N15的漏极，PMOS管P10的漏极连接PMOS管P12的源极和NMOS管N14的漏极；NMOS管N14的栅极用于输入比较电压Vin，NMOS管N15的栅极用于输入参考电压Vref；NMOS管N14的源极连接NMOS管N15的源极和NMOS管N12的漏极，NMOS管N12的栅极作为比较模块105的第一偏置节点A；NMOS管N12的源极连接NMOS管N13的漏极，NMOS管N13的栅极构成第三偏置节点，用于获取第三偏置电压V3； PMOS管P11的栅极连接PMOS管P12的栅极，作为比较模块105的第二偏置节点B；PMOS管P11的漏极连接NMOS管N16的漏极，作为比较模块105的输出端Vout，NMOS管N16的源极连接NMOS管N19的漏极；PMOS管P12的漏极连接NMOS管N17的漏极、NMOS管N18的栅极和NMOS管N19的栅极，NMOS管N17的栅极连接NMOS管N16的栅极，NMOS管N17的源极连接NMOS管N18的漏极；NMOS管N13、N18和N19的源极用于接地。
在基准电流源Ibias稳定后，一方面，通过由NMOS管N4、N5、N8、N9、N10和N11组成的共源共栅电流镜，将基准电流源Ibias的电流复制到PMOS管P6、P7和P8中，进而产生第二偏置电压V2和第四偏置电压V4；另一方面，通过由NMOS管N4~N7以及PMOS管P4和P5组成的电流镜，产生第一偏置电压V1和第三偏置电压V3。其中，第三偏置电压V3和第四偏置电压V4直接提供至比较模块105；第一偏置电压V1输出至控制模块中的第一子模块，第一子模块的输出端连接第一偏置节点A；第二偏置电压V2输出至控制模块中的第二子模块，第二子模块的输出端连接第二偏置节点B。
具体地，第一电容C1的第一端被充电至第一偏置电压V1，第二电容C2的第一端被充电至第二偏置电压V2。
控制电压Vc为0，第一开关模块关断，第三NMOS管N3导通，第一偏置节点A的电位被拉低至地，NMOS管N12关断；类似地，第二开关模块关断，第三PMOS管P3导通，第二偏置节点B的电位被拉高至VDD，PMOS管P11和P12关断。此时比较模块105中无电流通过，比较模块105处于关闭状态。
当控制电压Vc为VDD时，第一开关模块导通，第三NMOS管N3关断，容值较大的第一电容C1开始向NMOS管N12的栅极寄生电容Cgs, N12充电，由于第一电容C1的容值较寄生电容Cgs, N12的容值大很多，寄生电容Cgs, N12连接偏置节点A的一端的电压将很快被充电至V1。类似地，第二开关模块导通，第三PMOS管P3关断，容值较大的第二电容C2开始向PMOS管P11和P12的栅极寄生电容Cgs, P11和Cgs, P12充电，由于第二电容C2的容值较寄生电容Cgs, P11+Cgs, P12的容值大很多，寄生电容Cgs, P11+Cgs, P12连接偏置节点B的一端的电压将很快被充电至V2。基于此，比较模块105的偏置电压快速建立，迅速启动并处于正常工作状态。
本发明通过偏置电压产生模块建立偏置电压，当需要向负载电路（例如比较器、运算放大器或其他负载电路）提供偏置时，只需通过控制模块使偏置电压产生模块与负载电路之间的路径连通，并利用大电容开始向负载电路偏置节点的小电容快速充电，使负载电路的偏置电压快速达到稳态，进而使负载电路快速启动并正常工作；当需要关闭负载电路时，只需通过控制模块使偏置电压产生模块与负载电路之间的路径断开，并利用上拉模块或者下拉模块调节负载电路偏置节点的电压，使负载电路无电流通过，进而使负载电路充分关闭。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包括于本申请的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“ 第二”的特征可以明示或隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或多个（两个或两个以上）用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分。并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备（例如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统）使用，或结合这些指令执行系统、装置或设备而使用。
应理解的是，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。上述实施例方法的全部或部分步骤是可以通过程序来指令相关的硬件完成，该程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。上述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读存储介质中。该存储介质可以是只读存储器，磁盘或光盘等。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种偏置电路，其特征在于，包括偏置电压产生模块和控制模块；所述偏置电压产生模块用于产生第一偏置电压V1；所述控制模块包括第一子模块；所述第一子模块用于在控制电压Vc为第一电平时，使第一偏置电压V1的输出端到负载电路的第一偏置节点A的路径断开；所述第一子模块还用于在控制电压Vc为第二电平时，利用电容向负载电路的寄生电容充电，将第一偏置电压V1作用于负载电路的第一偏置节点A；所述第一子模块包括第一电容和第一开关模块；所述第一电容的第一端连接第一偏置电压V1的输出端和所述第一开关模块的输入端，所述第一电容的第二端用于接地；所述第一开关模块的输出端用于连接负载电路的第一偏置节点A；在控制电压Vc为第一电平时，所述第一开关模块关断；在控制电压Vc为第二电平时，所述第一开关模块导通，利用所述第一电容向负载电路的寄生电容充电，使得负载电路的第一偏置节点A的电压为第一偏置电压V1；所述控制模块还包括控制电压产生模块，所述控制电压产生模块用于获取控制电压Vc，并基于控制电压Vc生成第一控制电压Vc1和第二控制电压Vc2；所述第一开关模块的第一控制端连接第一控制电压Vc1的输出端，所述第一开关模块的第二控制端连接第二控制电压Vc2的输出端；所述第一子模块还包括下拉模块；所述下拉模块的第一端连接所述第一开关模块的输出端，所述下拉模块的第二端用于接地，所述下拉模块的第三端连接第二控制电压Vc2的输出端；所述下拉模块用于在控制电压Vc为第一电平时，将负载电路的第一偏置节点A的电位拉低至地。
2.如权利要求1所述的偏置电路，其特征在于，所述控制电压产生模块包括反相器；所述控制电压产生模块用于将控制电压Vc输出为第一控制电压Vc1，以及利用反相器将控制电压Vc输出为第二控制电压Vc2。
3.如权利要求1所述的偏置电路，其特征在于，所述第一开关模块包括第一NMOS管N1和第一PMOS管P1，所述第一NMOS管N1的源极连接所述第一PMOS管P1的源极，构成所述第一开关模块的输入端，所述第一NMOS管N1的漏极连接所述第一PMOS管P1的漏极，构成所述第一开关模块的输出端，所述第一NMOS管N1的栅极构成所述第一开关模块的第一控制端，所述第一PMOS管P1的栅极构成所述第一开关模块的第二控制端。
4.如权利要求1至3中任一项所述的偏置电路，其特征在于，所述偏置电压产生模块还用于产生第二偏置电压V2；所述控制模块还包括第二子模块；所述第二子模块用于在控制电压Vc为第一电平时，使第二偏置电压V2的输出端到负载电路的第二偏置节点B的路径断开；所述第二子模块还用于在控制电压Vc为第二电平时，利用电容向负载电路的寄生电容充电，将第二偏置电压V2作用于负载电路的第二偏置节点B。
5.如权利要求4所述的偏置电路，其特征在于，所述第二子模块包括第二电容和第二开关模块；所述第二电容的第一端连接第二偏置电压V2的输出端和所述第二开关模块的输入端，所述第二电容的第二端用于连接电源VDD；所述第二开关模块的输出端用于连接负载电路的第二偏置节点B；在控制电压Vc为第一电平时，所述第二开关模块关断；在控制电压Vc为第二电平时，所述第二开关模块导通，利用所述第二电容向负载电路的寄生电容充电，使得负载电路的第二偏置节点B的电压为第二偏置电压V2。
6.如权利要求5所述的偏置电路，其特征在于，所述第二开关模块包括第二NMOS管N2和第二PMOS管P2，所述第二NMOS管N2的源极连接所述第二PMOS管P2的源极，构成所述第二开关模块的输入端，所述第二NMOS管N2的漏极连接所述第二PMOS管P2的漏极，构成所述第二开关模块的输出端，所述第二NMOS管N2的栅极构成所述第二开关模块的第一控制端，连接第一控制电压Vc1的输出端，所述第二PMOS管P2的栅极构成所述第二开关模块的第二控制端，连接第二控制电压Vc2的输出端。
7.如权利要求5所述的偏置电路，其特征在于，所述第二子模块还包括上拉模块；所述上拉模块的第一端连接所述第二开关模块的输出端，所述上拉模块的第二端用于连接电源VDD，所述上拉模块的第三端连接第一控制电压Vc1的输出端；所述上拉模块用于在控制电压Vc为第一电平时，将负载电路的第一偏置节点B的电位拉高至电源VDD。
8.一种比较器，其特征在于，包括负载电路和如权利要求1至7中任一项所述的偏置电路；其中，所述负载电路为比较模块。
9.如权利要求8所述的比较器，其特征在于，所述偏置电压产生模块还用于产生第三偏置电压V3和第四偏置电压V4，第三偏置电压V3的输出端连接所述比较模块的第三偏置节点，第四偏置电压V4的输出端连接所述比较模块的第四偏置节点。
CN202310579784.7A 2023-05-23 2023-05-23 一种偏置电路和比较器 Active CN116301169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310579784.7A CN116301169B (zh) 2023-05-23 2023-05-23 一种偏置电路和比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310579784.7A CN116301169B (zh) 2023-05-23 2023-05-23 一种偏置电路和比较器

Publications (2)

Publication Number Publication Date
CN116301169A CN116301169A (zh) 2023-06-23
CN116301169B true CN116301169B (zh) 2023-08-15

Family

ID=86820728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310579784.7A Active CN116301169B (zh) 2023-05-23 2023-05-23 一种偏置电路和比较器

Country Status (1)

Country Link
CN (1) CN116301169B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117335379A (zh) * 2023-09-19 2024-01-02 深圳市思远半导体有限公司 一种电源选择电路和电源

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4423341A (en) * 1981-01-02 1983-12-27 Sperry Corporation Fast switching field effect transistor driver circuit
JP2005012972A (ja) * 2003-06-20 2005-01-13 Taiyo Yuden Co Ltd 電界効果トランジスタのゲート駆動制御回路および方法
CN101132174A (zh) * 2006-08-24 2008-02-27 索尼株式会社 驱动电路
JP2014090357A (ja) * 2012-10-31 2014-05-15 Renesas Electronics Corp 半導体装置、電子回路、及びエアバック制御システム
CN108427465A (zh) * 2018-04-04 2018-08-21 上海申矽凌微电子科技有限公司 一种超低温度和电压系数的基准电路
CN110943695A (zh) * 2018-09-24 2020-03-31 恩智浦美国有限公司 用于功率放大器的快速切换时分双工操作的系统和方法
CN213843929U (zh) * 2020-12-31 2021-07-30 上海集成电路研发中心有限公司 带软启动功能的低压线性稳压器、芯片及电子设备
CN113612371A (zh) * 2021-06-17 2021-11-05 西安电子科技大学 一种高端pmos功率管驱动电路
CN114731140A (zh) * 2019-11-22 2022-07-08 派赛公司 级联放大器的导通时间加速
CN115378409A (zh) * 2022-07-12 2022-11-22 电子科技大学 一种低插损高功率射频开关快速切换电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602006003564D1 (de) * 2006-07-05 2008-12-18 Infineon Technologies Ag MOS-Transistorschaltung mit gesteuerter Anstiegszeit
CN103427840B (zh) * 2012-05-25 2016-08-17 联发科技（新加坡）私人有限公司 信号处理电路
JP6048289B2 (ja) * 2013-04-11 2016-12-21 富士通株式会社 バイアス回路
US11609592B2 (en) * 2016-01-06 2023-03-21 Disruptive Technologies Research As Fast start-up bias circuits
WO2018146949A1 (ja) * 2017-02-08 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 電気回路、及び電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4423341A (en) * 1981-01-02 1983-12-27 Sperry Corporation Fast switching field effect transistor driver circuit
JP2005012972A (ja) * 2003-06-20 2005-01-13 Taiyo Yuden Co Ltd 電界効果トランジスタのゲート駆動制御回路および方法
CN101132174A (zh) * 2006-08-24 2008-02-27 索尼株式会社 驱动电路
JP2014090357A (ja) * 2012-10-31 2014-05-15 Renesas Electronics Corp 半導体装置、電子回路、及びエアバック制御システム
CN108427465A (zh) * 2018-04-04 2018-08-21 上海申矽凌微电子科技有限公司 一种超低温度和电压系数的基准电路
CN110943695A (zh) * 2018-09-24 2020-03-31 恩智浦美国有限公司 用于功率放大器的快速切换时分双工操作的系统和方法
CN114731140A (zh) * 2019-11-22 2022-07-08 派赛公司 级联放大器的导通时间加速
CN213843929U (zh) * 2020-12-31 2021-07-30 上海集成电路研发中心有限公司 带软启动功能的低压线性稳压器、芯片及电子设备
CN113612371A (zh) * 2021-06-17 2021-11-05 西安电子科技大学 一种高端pmos功率管驱动电路
CN115378409A (zh) * 2022-07-12 2022-11-22 电子科技大学 一种低插损高功率射频开关快速切换电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
曲玲玲 ; 来新泉 ; 金杰 ; 叶强 ; .一种新颖的快速启动零温度系数电流基准.微电子学.2009,(01),全文. *

Also Published As

Publication number Publication date
CN116301169A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
JP7316327B2 (ja) 低ドロップアウトレギュレータ
CN116301169B (zh) 一种偏置电路和比较器
US10454466B1 (en) Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages
US7522463B2 (en) Sense amplifier with stages to reduce capacitance mismatch in current mirror load
CN111316188B (zh) 一种低压差线性稳压系统
US6677798B2 (en) High speed voltage level shifter
US10411687B2 (en) Near zero quiescent current circuit for selecting a maximum supply voltage
JP3626043B2 (ja) 演算増幅器
US8558581B2 (en) Analog rail-to-rail comparator with hysteresis
CN108233701B (zh) 一种升降压电压转换电路
JP2006230192A (ja) 半導体メモリ装置のチャージポンプ回路
US10958267B2 (en) Power-on clear circuit and semiconductor device
US8143921B2 (en) Latched comparator and methods therefor
CN110956994B (zh) 编程结果检测电路、检测方法、快闪存储器及编程方法
JP6071521B2 (ja) 量子化器，比較回路および半導体集積回路
JP2004032689A (ja) 電流センス増幅器
US20130010560A1 (en) Generating and amplifying differential signals
US8803557B2 (en) Comparator circuit and signal comparison method
US20120319736A1 (en) Comparator and method with adjustable speed and power consumption
US20160308352A1 (en) Protection circuit for preventing an over-current from an output stage
US20160056766A1 (en) Fast recovery scheme of transconductance gain for folded cascode amplifier
US11075626B2 (en) Power-on clear circuit and semiconductor device
CN110007706B (zh) 核心电源检测电路以及输入/输出控制系统
US10996698B2 (en) Output circuit
JP4086049B2 (ja) パワーオン・リセット回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant