CN101124486A - 使用参数测量单元检测被测器件的电压 - Google Patents
使用参数测量单元检测被测器件的电压 Download PDFInfo
- Publication number
- CN101124486A CN101124486A CNA2005800430988A CN200580043098A CN101124486A CN 101124486 A CN101124486 A CN 101124486A CN A2005800430988 A CNA2005800430988 A CN A2005800430988A CN 200580043098 A CN200580043098 A CN 200580043098A CN 101124486 A CN101124486 A CN 101124486A
- Authority
- CN
- China
- Prior art keywords
- voltage
- measurement unit
- parameter measurement
- measuring unit
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
用于测试器件的电路包括向器件施加加载电压的第一测量单元和具有禁用的功能的第二测量单元。第二测量单元包括从器件接收检测电压的检测路径,其中所述检测路径通过第二测量单元与第一测量单元相连接。第一测量单元根据检测电压调整加载电压。
Description
技术领域
本专利申请总的来说涉及测试器件,更加具体地说涉及利用参数测量单元检测器件中的电压。
背景技术
自动测试设备(Automatic test equipment,ATE)指的是自动化的、通常由计算机驱动的、接近测试器件、诸如半导体、电子电路和印刷电路板之类的组件。参数测量单元(parametric measurement unit,PMU)通常是ATE的一部分。在器件测试期间使用PMU来测量器件管脚中诸如电压和电流之类的参数以及调节那些参数。PMU尝试确保在测试期间将恰当的参数值应用于被测器件(device under test,DUT)上。
PMU通常包括将电压和/或电流加载(force)给DUT的电路。在从该电路到DUT的电路路径中的阻抗(例如,电阻)导致电压降。该电压降减少施加到DUT的电压量。在此以前,PMU是例如约为2mA或者更少量级的相对低电流的器件,这使得在通向DUT的电路路径中的电压降相对可被忽略。然而,随着例如约为50mA的大电流PMU的出现,在通向DUT的电路路径上的电压降就变成十分重要。当电压降十分高时,通常大电流PMU就是这样,其将妨碍在测试期间DUT的正确执行,导致错误的测试结果。
发明内容
本专利申请描述了利用PMU来检测DUT的电压的方法和装置,包括计算机程序产品。
总的来说,在一个方面,本发明涉及用于测试器件的电路。所述电路包括将加载电压施加给器件的第一测量单元和具有禁用的功能的第二测量单元。第二测量单元包括从器件接收检测电压的检测路径。检测路径通过第二测量单元同第一测量单元相连接。第一测量单元根据检测的电压调整加载电压。因为检测路径始于器件,所以检测路径能够考虑在直到同器件的连接点的电路路径上发生的电压降。例如,可以通过调整加载电压的方式来补偿这些电压降。
上述方面可以包括一个或多个以下特征。第一测量单元实质上可以与第二测量单元相同。在第二测量单元中禁用的功能可以是向器件施加加载电压的能力。第二测量单元可以包括禁用功能的三态驱动器。第二测量单元中的检测路径可以是其上基本上未发生电压降的高阻抗路径。
第一测量单元可以包括提供加载电压的驱动器,以及通过其向器件施加加载电压的输出路径。该输出路径可以具有产生电压降的阻抗。第一测量单元可以调整加载电压以基本上补偿该电压降。第一测量单元的输出路径可以与第二测量单元的检测路径对应。第一测量单元可以包括反馈路径以检测在驱动器和器件之间的电压降。检测路径可以包括通过第二测量单元的电路路径。
通常,在另一方面,本发明还涉及一种测试器件的方法。所述方法包括向器件施加第一电压,并检测器件的第二电压。第二电压与在第一电压和所经历的电压降之间的差值相对应,所述电压降是向器件施加第一电压的结果。所述方法还包括根据第二电压调整第一电压。在所述方法中,施加和检测是利用第一器件和第二器件执行的,其中第一器件和第二器件在设计上基本相同。
上述方面可以包括一个或多个以下特征。第一器件和第二器件可以分别是第一和第二PMU。检测第二电压可以包括配置第二PMU使其其作为在其上检测第二电压的检测路径。可以通过控制第二PMU中的电路以影响在电路路径之间的连接的方式来配置第二PMU。第二电压可以与器件管脚中的电压对应。
通常,在另一个方面,本发明涉及供DUT使用的ATE。ATE包括用于调整施加到DUT的电压的多个PMU。多个PMU包括配置成向DUT加载电压的第一PMU和配置成向第一PMU提供检测路径的第二PMU。第二PMU具有与第一PMU基本上相同的结构。本发明的该方面还可以包括一个或多个以下特征。
多个PMU可以包括被配置成向DUT加载电压的第三PMU和被配置成向第三PMU提供检测路径的第四PMU,第四PMU具有与第三PMU、第二PMU和第一PMU基本上相同的结构。第一、第二、第三和第四PMU可以仅以硬件来实现,或者利用硬件和软件的组合来实现。第二PMU可以是三态的,以禁用向DUT加载电压的功能。
通过第二PMU的检测路径可以分接DUT中的检测电压。该检测电压可以被从检测路径施加到第一PMU。第一PMU可以包括驱动器。检测电压可以被施加到驱动器,驱动器可以根据检测电压调节到DUT的电压。
在以下的附图即说明中阐述了一个或多个实例的细节。根据说明书、附图和权利要求书,本发明的其他特征、方面和优点将变得显而易见。
附图说明
图1是ATE中的PMU的框图。
图2是显示图1的两个PMU的电路图。
图3是显示图1的对DUT供电的PMU的电路图。
图4是图3所示的电路图的替换配置。
图5是显示用于利用软件来实现ATE以控制电压的加载和调节的处理的流程图。
不同附图中的相同附图标记表示相同的元件。
具体实施方式
图1是用于测试DUT11的ATE10的框图。如图1所示,ATE10包括四个PMU14至17,其分别与四个测试通道相对应。PMU14至17的一个功能是测试DUT的直流(direct current,DC)参数,包括电压和电流。PMU14至17还可以作为DUT11电源。也就是说,两个或更多PMU14至17的电流输出可以被施加到DUT11的电源管脚,借此在测试期间向DUT11供电。
PMU14至17具有基本上相同的结构,意味着他们基本上包括相同的电路元件,尽管那些电路元件可以不同地配置。因而,仅详细描述一个PMU。
图2是显示PMU14和15的一个实施方式的电路图(在此指的是作为第一PMU14和第二PMU15)。如图2所示,第一PMU14包括驱动器19、电阻20、到DUT11的电路路径21和反馈路径22。
驱动器19可以是运算放大器(op-amp)或者类似的器件,用于经由电阻20和电路路径21接收电压以及输出(或者“加载”)电压或者电流到DUT11。在“加载电压”模式中,驱动器19调节第一PMU14的电压输出;在“加载电流”模式中,驱动器19调节第一PMU14的电流输出。然而,在加载电压和加载电流这两种模式中,电流被从驱动器19中输出。
在该实施方式中,第一PMU14是大电流器件,意味着驱动器19输出约为50mA量级的电流(尽管PMU14也可以在弱电流下工作)。驱动器19包括两个输出端24和25。在该实例中,第一输入端24用于从外部源(未显示)接收输入电压Vin,第二输入端25用于接收检测电压(如下所述)。驱动器19根据在Vin和检测电压之间的差值调节它的输出电压和电流。
电阻20位于驱动器19的输出路径中,并用于同反馈路径22连接以测量驱动器19的输出电流。具体而言,经由反馈路径22中的差动放大器26测量电阻20两端的电压。在点27输出测量的电压。从那儿,开关29(如下所述)被配置为将电压输出到端口30。在PMU(未显示)以外的ATE中的电路知晓电阻20的阻值,并借助于差动放大器26知晓通过电阻20的电压降。根据该信息,外部电路能够确定驱动器19的输出电流。
反馈路径22还包括电压检测路径31。电压检测路径31用来检测在电路路径21之前的PMU14内的点32处的电压。也就是说,当开关29被适当配置时点32的电压被反馈到驱动器19的输入端25。通过输入端25,驱动器19能够考虑到直到点32所发生的电压降并对于电压降补偿其输出,例如,增加其输出电压以补偿电压降。然而,因为点32在电路路径21之前,所以在电路路径21上发生的电压降不能够由反馈路径22补偿。下面将描述利用现有的PMU补偿该电压降的方法。
在PMU14中,每一个开关29可以由任何的电子和/或机械机构来实现,所述电子和/或机械机构能够在电路路径之间做出适当的连接。在该实施方式中,开关29包括开关29a、开关29b和开关29c。开关29a连接在电路路径34和35之间;开关29b连接在电路路径36和37之间;开关29c连接在电路路径50和31之间。当连接到路径34(第一PMU14中所示的配置)时,开关29a将放大器26的输出(“电流反馈路径”)连接到端口30。这被称为电流检测配置,因为其是使得第一PMU14能够提供用于测量驱动器19的输出电流的指示的开关配置。因为电流反馈路径的输出(也就是放大器26的电压输出)用来确定通过电阻20的电流,所以电流反馈路径因此得名。
开关29还可能被配置以定义电压检测配置。在第一电压检测配置中,开关29b同路径36相连接(第一PMU14中所示的配置),开关29c同路径31相连接,且开关29a同路径35相连接。在该配置中,路径31(“电压反馈路径”)接近点32的电压,所述电压被传送至驱动器19的输入端25和端口30(经由开关29)这二者。如上所述,点32的电压考虑了电阻20的电压降,但是未说明由电路路径21的阻抗产生的电压降。
如图2所示,电路路径21从点32延伸至DUT11。在该实施方式中,电路路径21具有大约1Ω到4Ω的阻抗(在其他实施方式中,电路路径21的阻抗可能比这多或比这少)。该阻抗减少放大器19施加到DUT11的电压。也就是说,来自驱动器19的电流通过电路路径21,所述电路路径21的阻抗引发电压降,这导致施加到DUT11的电压的下降。对50mA的电流而言,电压降大约为50mV到200mV,其可能对DUT11的测试产生显著的不利影响。作为说明,因此补偿电路路径21的电压降,第二PMU15被配置成作为检测路径。在该配置中,第二PMU15的一些功能被禁用以便确保第二PMU15不执行PMU功能。
更加具体地说,第二PMU15的驱动器40是三态的,以阻止驱动器40输出电流和/或电压至DUT11。在这点上,除具有被称作“使能”输入端的额外输入端41以外,诸如驱动器40之类的三态电路类似于普通电路。当使能输入是“1”时,三态电路的作用就像相应的普通(非三态)电路一样。当使能输入是“0”时,三态电路(在这种情况下,驱动器40)的输出同电路的其他部分断开。因此,在这里,当驱动器40是三态的时,其输出从电阻42断开,阻止驱动器40提供电流和/或电压到DUT11。
当驱动器40是三态的时,第二PMU15可以被配置成作为DUT11的检测路径。电路(未显示的)经由施加到开关44的一个或多个控制信号配置第二PMU15。当如此配置第二PMU15时,开关44a和44b分别同电路路径46和47相连接,以便在放大器49的输出端产生开路。开关44c可以同电路路径50相连接(显示的),或者开关44c可以同电路路径50断开。电路路径50作为从DUT11到第一PMU14的直接检测路径。也就是说,电路路径50分接入DUT管脚的电压,所述DUT管脚接收来自第一PMU14的加载电压。电路路径50具有比较高的阻抗,并且在其检测能力下不形成显著的电流量。结果,沿电路路径50有比较小的电压降。沿着电路路径50的电压因此基本上与DUT11处的电压相对应。
第一PMU14经由开关29b和29c分接DUT检测路径(也就是,电路路径50)的电压。也就是说,开关29b和29c被配置成(如第一PMU14所示)将电路路径50同驱动器19的输入端25相连接(开关29a还可以被配置成连接到端口30,借此输出端口30的DUT电压)。以这种方法,来自DUT11的电压被施加到驱动器19的输入端25。因此,驱动器19能够调整其输出以补偿在电路路径21中发生的电压降(在点32之前的任何电压降除外)。如图2所示,在电路路径50中可以提供电压放大器51以缓冲信号。
除上述之外,PMU14至17还可以共同工作,作为电源以在测试期间向DUT11提供电源。图3是显示被配置以向DUT11供电的PMU14至17的电路图。在该配置中,PMU14处于加载电压模式,PMU 16和17处于加载电流方式。在该配置中,经由第一PMU14的输出电路路径21、经由第三PMU16的输出电路路径61以及经由第四PMU17的输出电路路径62提供电流至DUT11。来自PMU的电流被提供给DUT11上的电源管脚,其中他们被结合并被用于向DUT11供电。
来自每个PMU的电流被以如上所述的方式提供给DUT11。如上所述,在图3的实施方式中,第二PMU15被配置成提供DUT11的电压检测线路。执行此以将电源管脚中的电压维持在预定电平。如果实质上并不关心电源管脚中的电压稳定度,那么第二PMU15还可以用来提供电流至DUT11的电源管脚(也就是,第二PMU15可以不被配置成作为电压检测路径)。
如上所述,在图3的实施方式中,电路路径50(DUT检测路径)将DUT11中的电压反馈回驱动器19。PMU14中的放大器26用来测量驱动器19输出端的电阻20中的电流,并将该电流转换为电压。所获得的输出电压还被经由电路路径66施加到PMU16的输入端64和PMU17的输入端65。因此,在主加载PMU14中的电流被映射到PMU16和17中。可以沿电路路径66设置一个或多个放大器(未显示),从而缓冲施加到输入端64和65的信号。如上所述,PMU16和17的开关67和69被配置以断开检测路径70和71,并通过来自点72和74的反馈允许驱动电流的调节。
控制电路(未显示)可以用来连接图3所示的配置中的PMU14至17。例如,该控制电路可以控制PMU16和17的开关63和68以连接到电路路径66而不是连接到电压输入端73和75,这与PMU14中的Vin相对应。如上述的情况那样,开关63和68可以利用任何的电子和/或机械机构来实现,所述电子和/或机械机构可用于在电路路径之间建立适当的连接。
在图3的实施方式中,PMU14、16和17的每一个都连接到DUT11上的单个电源管脚。来自每个PMU的电流因此扩大了提供给电源管脚的总电流。因此,例如,如果PMU14、16和17的每一个都能够提供50mA,那么提供给电源管脚的总电流是150mA。提供给电源管脚的电流量取决于许多因素,包括每个PMU能够提供的电流量和能够提供电流的PMU数目。例如,如果PMU15被配置成提供电流而不是作为检测路径,那么能够提供给DUT11的总电流将为200mA。另一方面,PMU14和15可能需要被用作DUT11上的非电源管脚,那么仅余PMU16和17来提供电源至电源管脚。
在PMU16和17中,如图所示,开关67和69被配置成将其各自的电流反馈路径与驱动器87和88相连接。同样地,如图所示,电路路径66同PMU14的电流反馈路径相连接。该配置提供从PMU到DUT11的输出电流的相对有效的调节。也就是说,PMU14、16和17的每一个的电流输出量大约相同。
图4显示了图3的电路的替换配置。在该配置中,PMU14、16和17全部均为加载电压模式。如所示,在图4的电路中,开关67和69将驱动器87和88的输入端连接到它们各自的电压反馈路径,开关29连接到电路路径50。电路路径66还连接到由电路路径50提供的电压反馈。在该配置中,每个PMU14、16和17输出的电流量可以变化。
应该注意的是:尽管图3中仅显示了四个PMU,但是在ATE中可以具有任意数量的PMU,并且可以用于向DUT供给电源。
在该实施方式中,在作为ATE的一部分的单个芯片上实现PMU14到16,并且ATE不包括除PMU14至17以外的电源。消除ATE上的独立电源将减少执行ATE所需的电路板空间量以及减少生产ATE所需要的费用。
尽管图2至4显示了被用作第一PMU14的检测路径的第二PMU15,但是ATE不限于此。也就是说,第二PMU15可以被配置成加载电压至DUT11,第一PMU14可以被配置成作为第二PMU15的检测路径。可以通过重新配置它们的开关29和44并将PMU15的反馈路径从DUT11连接到电路路径66的方式来改变第一和第二PMU14和15的功能。参照图2,在该替换配置中,驱动器19是三态的,开关29a同电路路径35相连接,开关29b同电流路径36相连接。开关29c同电路路径31相连接以将电路路径50同第一PMU14断开。开关44c同电路路径54(DUT检测线路)相连接,开关44b被连接以将其中的电压施加到驱动器40的输入端52。因此,驱动器40的输入端52接收来自DUT11的电压,驱动器40根据该电压补偿沿着电路路径55的电压降。
代替利用第二PMU15作为检测路径,第三PMU16和/或第四PMU17可以作为检测路径。可以用如上所述和第二PMU15一样的方法来配置第三PMU16和第四PMU17。
上述的实施方式描述了仅利用硬件实现的PMU。在其他实施方式中,每个PMU的至少一部分可以利用软件来实现。例如,驱动器19和40可以受基于软件的控制过程的控制。在该实例中,软件可被用于调节输出到DUT11的电压。也就是说,软件可以接收检测电压,并根据该接收的检测电压控制由第一PMU14输出到电路路径21的电压。因此,如果在DUT11要求40V,并且检测电压指示80mV的电压降,那么软件可以控制第一PMU14增加电压输出到40V加80mV以补偿通过电路路径21的电压降。
图5是显示利用软件实现ATE以控制电压的加载和调节的处理80的流程图。处理80从向器件施加(81)第一电压开始。这是通过加载电压到DUT11的方式执行的。通过施加控制信号至电压电源,或者由任何其他的机制可以加载电压。软件知晓电路路径21的阻抗,例如,软件可以被编程为能预先知晓阻抗。处理80利用来自PMU14的电流反馈路径检测(82)PMU14的电流输出。处理40调整(84)施加到驱动器19的输入电压以补偿通过电路路径21的电压降。也就是说,处理40根据驱动器19的电流输出和电路路径21的阻抗来确定电压降,并因此调整驱动器的输入电压。
在此描述的ATE不局限于利用如上所述的硬件和软件。ATE能够以数字电子电路实现,或者以计算机硬件、固件、软件或者其组合实现。
ATE的至少一部分可以经由计算机程序产品来实现,也就是在信息载体中(例如在机器可读存储器件中或者在传送信号中)具体表现的计算机程序,用于由数据处理装置执行或者控制数据处理装置的工作,所述数据处理装置例如是可编程处理机、计算机或者多个计算机。计算机程序可以以任何形式的程序设计语言来撰写,包括编译或者解释语言,并且其能够以任何形式来推广应用,包括作为独立程序或者作为模块、组件、子程序或者适合在计算环境中使用的其他单元。计算机程序可以被推广为在一个计算机上或者多个计算机上执行,所述多个计算机可以位于一个地点的或者被分配在多个站点中并由通信网络互连。
与实现ATE有关的方法步骤可以由一个或多个可编程处理器执行,所述一个或多个可编程处理器执行一个或多个计算机程序从而实现ATE的功能。ATE的全部或者部分可以以特殊用途的逻辑电路实现,例如,FPGA(现场可编程门阵列)和/或ASIC(专用集成电路)。
举例来说,适合于执行计算机程序的处理器包括通用微处理器和专用微处理器,以及任何种类的数字计算机的任意一个或多个处理器。通常,处理器将接收来自只读存储器或者随机存取存储器或者这两者的指令和数据。计算机元件包括用于执行指令的处理器和用于存储指令和数据的一个或多个存储器件。
在如上所述的实施方式中,用于实现驱动器和缓冲器的放大器可以具有一的增益,不过也可以使用其他增益。
在此描述的不同实施方式的元素可以合并成在上文中没有特别阐述的其他实施方式。在此没有特别描述的其他实施方式也在以下权利要求的范围内。
Claims (20)
1.一种用于测试器件的电路,包括:
第一测量单元,其施加加载电压至器件;以及
第二测量单元,其具有禁用的功能,第二测量单元包括接收来自器件的检测电压的检测路径,所述检测路径通过第二测量单元连接至第一测量单元;
其中第一测量单元根据检测电压调整加载电压。
2.根据权利要求1所述的电路,其中,该第一测量单元基本上和第二测量单元相同,并且第二测量单元被禁用的功能包括施加加载电压至器件的能力。
3.根据权利要求2所述的电路,其中,该第二测量单元包括驱动器,所述驱动器是三态的以禁用功能。
4.根据权利要求1所述的电路,其中,该检测路径包括在其上基本上不发生电压降的高阻抗路径。
5.根据权利要求1所述的电路,其中,该第一测量单元包括:
驱动器,其提供加载电压;以及
输出路径,通过所述输出路径将加载电压施加至器件,该输出路径具有产生电压降的阻抗;
其中该第一测量单元调整加载电压以基本上补偿所述电压降。
6.根据权利要求5所述的电路,其中,该第一测量单元的输出路径与第二测量单元的检测路径相对应。
7.根据权利要求1所述的电路,其中,该第一测量单元包括:
驱动器,其提供加载电压;以及
反馈路径,其检测在驱动器和器件之间的电压降。
8.根据权利要求1所述的电路,其中,该检测路径包括通过第二测量单元的电路路径。
9.一种测试器件的方法,包括:
施加第一电压至器件;
检测在器件处的第二电压,第二电压对应于在第一电压和作为施加第一电压至器件的结果所经历的电压降之间的差值;以及
根据第二电压调整第一电压;
其中利用设计上基本相同的第一器件和第二器件来执行施加和检测。
10.根据权利要求9所述的方法,其中,该第一器件和第二器件分别包括第一和第二参数测量单元。
11.根据权利要求10所述的方法,其中,该检测第二电压的步骤包括将第二参数测量单元配置成作为用于检测第二电压的检测路径。
12.根据权利要求11所述的方法,其中,该第二参数测量单元是通过控制第二参数测量单元中的电路来影响在电路路径之间的连接的方式配置的。
13.根据权利要求9所述的方法,其中,该第二电压包括器件管脚处的电压。
14.一种供被测器件使用的自动测试设备,所述自动测试设备包括:
多个参数测量单元,用于调节施加到被测器件的电压,所述多个参数测量单元包括:
第一参数测量单元,其被配置成加载电压至被测器件;以及
第二参数测量单元,其被配置成提供用于第一参数测量单元的检测路径,该第二参数测量单元具有与第一参数测量单元基本上相同的结构。
15.根据权利要求14所述的自动测试设备,其中,所述多个参数测量单元还包括:
第三参数测量单元,其被配置成加载电压至被测器件;以及
第四参数测量单元,其被配置成提供用于第三参数测量单元的检测路径,该第四参数测量单元具有与第三参数测量单元、第二参数测量单元和第一参数测量单元基本上相同的结构。
16.根据权利要求14所述的自动测试设备,其中,该第一和第二参数测量单元是仅以硬件实现的。
17.根据权利要求14所述的自动测试设备,其中,该第一和第二参数测量单元是利用硬件和软件的组合实现的。
18.根据权利要求14所述的自动测试设备,其中,该第二参数测量单元是三态的,以禁用加载电压至被测器件的功能。
19.根据权利要求14所述的自动测试设备,其中,该检测路径分接被测器件的检测电压,所述检测电压是从检测路径施加到第一参数测量单元的。
20.根据权利要求14所述的自动测试设备,其中,该第一参数测量单元包括驱动器,检测电压被施加到驱动器,驱动器根据检测电压调节到被测器件的电压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/016,354 US7271610B2 (en) | 2004-12-17 | 2004-12-17 | Using a parametric measurement unit to sense a voltage at a device under test |
US11/016,354 | 2004-12-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101124486A true CN101124486A (zh) | 2008-02-13 |
Family
ID=36594866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2005800430988A Pending CN101124486A (zh) | 2004-12-17 | 2005-12-16 | 使用参数测量单元检测被测器件的电压 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7271610B2 (zh) |
EP (1) | EP1825283A1 (zh) |
JP (1) | JP2008524597A (zh) |
KR (1) | KR100916552B1 (zh) |
CN (1) | CN101124486A (zh) |
WO (1) | WO2006068966A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107064773A (zh) * | 2017-03-17 | 2017-08-18 | 深圳市华星光电技术有限公司 | Ate电压测试系统及ate电压测试方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7519888B2 (en) * | 2005-09-12 | 2009-04-14 | Virage Logic Corporation | Input-output device testing |
US7616036B1 (en) | 2005-09-12 | 2009-11-10 | Virage Logic Corporation | Programmable strobe and clock generator |
JP2007085932A (ja) * | 2005-09-22 | 2007-04-05 | Verigy (Singapore) Pte Ltd | 入力閾値レベル測定方法および入力閾値レベル測定装置 |
US7560947B2 (en) | 2005-09-28 | 2009-07-14 | Teradyne, Inc. | Pin electronics driver |
US7737715B2 (en) | 2006-07-31 | 2010-06-15 | Marvell Israel (M.I.S.L) Ltd. | Compensation for voltage drop in automatic test equipment |
US7884747B2 (en) * | 2009-06-12 | 2011-02-08 | Analog Devices, Inc. | Digital to analog converters having circuit architectures to overcome switch losses |
US9989584B2 (en) * | 2014-07-11 | 2018-06-05 | Teradyne, Inc. | Controlling signal path inductance in automatic test equipment |
US11874335B2 (en) * | 2020-11-24 | 2024-01-16 | OneStep Power Solutions Inc. | System, apparatus, and method for testing of an electrical system |
EP4050353A1 (en) * | 2021-02-25 | 2022-08-31 | Infineon Technologies AG | An apparatus and a method for measuring a device current of a device under test |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60127572U (ja) * | 1984-02-06 | 1985-08-27 | 株式会社アドバンテスト | 電圧印加電流測定装置 |
US4998026A (en) * | 1989-04-19 | 1991-03-05 | Hewlett-Packard Company | Driver circuit for in-circuit overdrive/functional tester |
JPH0752622Y2 (ja) * | 1989-10-31 | 1995-11-29 | 株式会社アドバンテスト | 電圧印加電流測定器 |
US5200696A (en) * | 1990-09-10 | 1993-04-06 | Ltx Corporation | Test system apparatus with Schottky diodes with programmable voltages |
US5101153A (en) * | 1991-01-09 | 1992-03-31 | National Semiconductor Corporation | Pin electronics test circuit for IC device testing |
US5467024A (en) * | 1993-11-01 | 1995-11-14 | Motorola, Inc. | Integrated circuit test with programmable source for both AC and DC modes of operation |
JPH07218596A (ja) * | 1994-02-03 | 1995-08-18 | Mitsubishi Electric Corp | 半導体試験装置 |
US5521493A (en) * | 1994-11-21 | 1996-05-28 | Megatest Corporation | Semiconductor test system including a novel driver/load circuit |
JP3457091B2 (ja) * | 1995-03-17 | 2003-10-14 | アジレント・テクノロジー株式会社 | 電圧電流特性測定装置 |
US5917331A (en) * | 1995-10-23 | 1999-06-29 | Megatest Corporation | Integrated circuit test method and structure |
US6028439A (en) * | 1997-10-31 | 2000-02-22 | Credence Systems Corporation | Modular integrated circuit tester with distributed synchronization and control |
TW495616B (en) * | 1999-04-06 | 2002-07-21 | Advantest Corp | Test device and method for electrically testing electronic device |
JP2001004703A (ja) * | 1999-06-22 | 2001-01-12 | Advantest Corp | 電圧電流発生測定装置及びこれを用いる半導体試験装置の電圧電流発生測定装置 |
JP4119060B2 (ja) * | 1999-10-01 | 2008-07-16 | 株式会社アドバンテスト | 試験装置 |
JP2001249159A (ja) * | 2000-03-06 | 2001-09-14 | Ricoh Co Ltd | 半導体試験装置 |
US6859902B1 (en) * | 2000-10-02 | 2005-02-22 | Credence Systems Corporation | Method and apparatus for high speed IC test interface |
US7017087B2 (en) * | 2000-12-29 | 2006-03-21 | Teradyne, Inc. | Enhanced loopback testing of serial devices |
US6677775B2 (en) * | 2001-01-10 | 2004-01-13 | Analog Devices, Inc. | Circuit testing device using a driver to perform electronics testing |
JP2003185716A (ja) * | 2001-10-12 | 2003-07-03 | Hitachi Electronics Eng Co Ltd | 半導体試験装置のデバイス用電源制御方法及びデバイス用電源装置 |
US6885213B2 (en) * | 2002-09-13 | 2005-04-26 | Logicvision, Inc. | Circuit and method for accurately applying a voltage to a node of an integrated circuit |
US6836136B2 (en) * | 2002-12-18 | 2004-12-28 | Teradyne, Inc. | Pin driver for AC and DC semiconductor device testing |
US6828775B2 (en) * | 2003-02-21 | 2004-12-07 | Semtech Corporation | High-impedance mode for precision measurement unit |
US6879175B2 (en) * | 2003-03-31 | 2005-04-12 | Teradyne, Inc. | Hybrid AC/DC-coupled channel for automatic test equipment |
US7046014B2 (en) * | 2004-02-27 | 2006-05-16 | Broadcom Corporation | ATE measurement technique for comparator threshold voltage |
-
2004
- 2004-12-17 US US11/016,354 patent/US7271610B2/en not_active Expired - Fee Related
-
2005
- 2005-12-16 EP EP05854427A patent/EP1825283A1/en not_active Withdrawn
- 2005-12-16 KR KR1020077013635A patent/KR100916552B1/ko active IP Right Grant
- 2005-12-16 CN CNA2005800430988A patent/CN101124486A/zh active Pending
- 2005-12-16 JP JP2007546950A patent/JP2008524597A/ja active Pending
- 2005-12-16 WO PCT/US2005/045705 patent/WO2006068966A1/en active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107064773A (zh) * | 2017-03-17 | 2017-08-18 | 深圳市华星光电技术有限公司 | Ate电压测试系统及ate电压测试方法 |
CN107064773B (zh) * | 2017-03-17 | 2019-09-17 | 深圳市华星光电技术有限公司 | Ate电压测试系统及ate电压测试方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100916552B1 (ko) | 2009-09-14 |
US20060132164A1 (en) | 2006-06-22 |
KR20070073976A (ko) | 2007-07-10 |
JP2008524597A (ja) | 2008-07-10 |
WO2006068966A1 (en) | 2006-06-29 |
US7271610B2 (en) | 2007-09-18 |
EP1825283A1 (en) | 2007-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100593121C (zh) | 使用参数测量单元作为被测器件的电源 | |
CN101124486A (zh) | 使用参数测量单元检测被测器件的电压 | |
EP1175624B1 (en) | Integrated circuit with test interface | |
US6118293A (en) | High resolution (quiescent) supply current system (IDD monitor) | |
KR101489542B1 (ko) | 레거시 테스트 시스템의 동작 에뮬레이팅 | |
US9952265B2 (en) | Method for measuring display bond resistances | |
EP1440328B1 (en) | Method and apparatus for calibration and validation of high performance dut power supplies | |
JP4119060B2 (ja) | 試験装置 | |
KR101257246B1 (ko) | 핀 일렉트로닉스 드라이버 | |
KR20010020388A (ko) | 누설 전류 보상회로를 구비하는 집적회로 테스터 | |
JP2003329735A (ja) | 内部電圧制御回路 | |
US7256602B2 (en) | Electrical circuit and method for testing integrated circuits | |
US11221361B2 (en) | Controlling power dissipation in an output stage of a test channel | |
EP0078219A2 (en) | Automatic de-skewing of pin electronics interface circuits in electronic test equipment | |
KR20000047865A (ko) | 전류 측정 방법 및 전류 측정 장치 | |
KR100363936B1 (ko) | Ic 시험방법 및 이 시험방법을 이용한 ic 시험장치 | |
US6483335B1 (en) | Simple chip identification | |
US11150295B1 (en) | Relay circuit for reducing a voltage glitch during device testing | |
KR100916763B1 (ko) | 반도체 디바이스 테스트 시스템 | |
JP5202401B2 (ja) | 試験装置およびキャリブレーション方法 | |
JP3669516B2 (ja) | 電源供給装置及び電源供給方法 | |
JP2000258501A (ja) | Ic試験装置用電源装置 | |
KR20020064116A (ko) | 아이씨 테스트 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20080213 |