CN101110430A - 具有薄膜晶体管装置的图像显示系统及其制造方法 - Google Patents
具有薄膜晶体管装置的图像显示系统及其制造方法 Download PDFInfo
- Publication number
- CN101110430A CN101110430A CNA200710130329XA CN200710130329A CN101110430A CN 101110430 A CN101110430 A CN 101110430A CN A200710130329X A CNA200710130329X A CN A200710130329XA CN 200710130329 A CN200710130329 A CN 200710130329A CN 101110430 A CN101110430 A CN 101110430A
- Authority
- CN
- China
- Prior art keywords
- layer
- wiring
- film transistor
- conductive layer
- pixel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims abstract description 149
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000009434 installation Methods 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000003678 scratch resistant effect Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- -1 acryl Chemical group 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 239000011668 ascorbic acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明揭示一种图像显示系统。图像显示系统包括薄膜晶体管装置，其包括具有像素区及接线端区的基底。第一导电层设置于基底上，其包括位于像素区的薄膜晶体管的栅极电极及位于接线端区的至少一布线。层间介电层设置于基底上，以覆盖位于像素区的薄膜晶体管及位于接线端区的布线。第二导电层设置于像素区的层间介电层上，且电性连接至薄膜晶体管以作为其源极/漏极电极及电性连接至位于接线端区的布线。平坦层设置于位于像素区的层间介电层上。
Description
技术领域
本发明有关于一种平面显示器(flat panel display，FPD)技术，特别是有关于一种在接线端区具有防刮结构的薄膜晶体管(TFT)装置，以改善装置可靠度，以及一种具有防刮结构的薄膜晶体管装置的制造方法。
背景技术
显示器模组通常包括一薄膜晶体管装置，其设置于一面板上，用以控制及驱动该面板。图1绘示出习知用于显示器模组的薄膜晶体管装置。薄膜晶体管装置包括一基底100，其具有一像素区10及一接线端区20。多个薄膜晶体管及多个储存电容设置于基底100的像素区10内。此处为了简化图式，仅绘示出一薄膜晶体管113及一储存电容121。通常薄膜晶体管113包括：具有源极/漏极区102b及通道区102a的一有源层102、位于有源层102上的栅极介电层104、位于栅极介电层104上的栅极电极106、以及经由穿过一覆盖位于像素区10的薄膜晶体管113与位于接线端区20的基底100的一层间介电(interlayer dielectric，ILD)层110而与源极/漏极区102b电性连接的源极/漏极电极112。再者，储存电容121包括：一上电极120、一下电极108、以及设置于其间的一电容介电层。而ILD层110及位于其上方的一平坦层118可作为该电容介电层。上电极120经由穿过平坦层118而电性连接至源极/漏极电极112，而上电极120亦可作为像素电极。
多个布线及多个接垫设置于基底100的接线端区20内的ILD层110与平坦层118之间。同样地，此处为了简化图式，仅绘示出一布线114及一接垫116。布线114电性连接至位于像素区10的数据线(未绘示)。再者，一导电插塞122经由穿过平坦层118而电性连接至接垫116，藉以将接垫116电性连接至驱动IC(未绘示)。
在将薄膜晶体管装置并入显示器模组之后，接线端区20内的布线114及接垫116仅依赖平坦层118作为保护。然而，由类似于压克力(acrylic-like)的材料所构成的平坦层118受刮时容易产生裂缝。再者，布线或接垫通常由软性金属材料所构成，例如Mo/Al/Mo，其容易因受到外力的作用而变形或产生金属毛刺(metal burr)，导致邻近的布线或接垫短路。因而使装置可靠度降低并增加制造成本。
因此，有必要发展一种位于接线端区的防刮结构，其能防止布线或接垫短路以提升装置可靠度。
发明内容
有鉴于此，本发明的目的在于提供一种图像显示系统。图像显示系统包括一薄膜晶体管装置，其包括具有一像素区及一接线端区的一基底。一第一导电层设置于基底上，其包括位于像素区的一薄膜晶体管的一栅极电极及位于接线端区的至少一布线。一层间介电层设置于基底上，以覆盖位于像素区的薄膜晶体管及位于接线端区的布线。一第二导电层设置于像素区的层间介电层上，且电性连接至薄膜晶体管以作为其源极/漏极电极及电性连接至位于接线端区的布线。一平坦层设置于位于像素区的层间介电层上。
又，本发明提供一种图像显示系统的制造方法，其中图像显示系统包括一薄膜晶体管，而制造方法包括：提供一基底，其具有一像素区及一接线端区；在基底上形成一第一导电层，其中第一导电层包括位于像素区的一薄膜晶体管的一栅极电极及位于接线端区的至少一布线；在位于像素区的薄膜晶体管上及位于接线端区的布线上覆盖一层间介电层；在像素区的层间介电层中形成一第一接触孔，以露出薄膜晶体管的一源极/漏极区；在像素区的层间介电层上形成一第二导电层并填入第一接触孔以作为薄膜晶体管的一源极/漏极电极，其中第二导电层电性连接至位于接线端区的布线；以及在位于像素区的层间介电层上形成一平坦层。
附图说明
图1是绘示出习知用于显示器模组的薄膜晶体管装置剖面示意图；
图2A至2E是绘示出根据本发明实施例的具有薄膜晶体管装置的图像显示系统制造方法剖面示意图；
图3是绘示出具有图2E中薄膜晶体管装置的平面显示器模组平面示意图；以及
图4是绘示出根据本发明另一实施例的图像显示系统方块示意图。
主要元件符号说明
习知
10～像素区；20～接线端区；100～基底；102～有源层；102a～通道区；102b～源极/漏极区；104～栅极介电层；106～栅极电极；108～下电极；110～层间介电层；112～源极/漏极电极；113～薄膜晶体管；114～布线；116～接垫；118～平坦层；120～上电极；121～储存电容；122～导电插塞。
实施例
30～像素区；32显示装置；40～接线端区；41～扇入区；43～驱动IC；45～扇出区；47～软性印刷电路扇出区；50～平面显示器模组；200～基底；202～有源层；202a～通道区；202b～源极/漏极区；204～栅极介电层；205～布线；206～栅极电极；207～接垫；208～下电极；210～层间介电层；210a～氧化硅层；210b～氮化硅层；212～第一接触孔；214～源极/漏极电极；215～第二接触孔；216～平坦层；216a～第三接触孔；218～像素电极(第一部)；220～导电插塞(第二部)；300～薄膜晶体管装置；400～平面显示器装置；500～控制器；600～电子装置。
具体实施方式
以下说明本发明实施例的制作与使用。然而，可轻易了解本发明所提供的实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。
本发明有关于图像显示系统及其制造方法。图2E是绘示出根据本发明实施例的图像显示系统。此系统具有一薄膜晶体管装置300。薄膜晶体管装置300包括具有一像素区30及一接线端区40的一基底200。一有源层202设置于像素区30的基底200上。有源层202包括至少一对源极/漏极区202b及至少一通道区202a，位于欲形成一薄膜晶体管的区域。一栅极介电层204，例如一氧化硅层、一氮化硅层或是其组合，覆盖有源层202且露出源极/漏极区202b。
用以定义栅极线的一第一导电层设置于基底200上。在本实施例中，第一导电层可包括：位于像素区30且延伸自栅极线(未绘示)的薄膜晶体管的栅极电极206以及位于像素区30的储存电容的下电极208。再者，第一导电层还包括：设置于接线端区40的基底200上的至少一布线205及至少一接垫207。用以定义数据线的一第二导电层设置于一层间介电(ILD)层210上。第二导电层可包括源极/漏极电极214，其经由穿过ILD层210而与露出的源极/漏极区202b电性连接。再者，源极/漏极电极214的其中之一延伸自数据线(未绘示)并电性连接至位于接线端区40的布线205。在本实施例中，ILD层210可由氧化硅层210a及位于其上的氮化硅层210b所构成，其中氧化硅层210a的厚度约为3000埃，而氮化硅层210b的厚度约为3000埃。再者，位于接线端区的ILD层210提供防刮保护。
一平坦层216设置于位于像素区30的ILD层210上并露出源极/漏极电极214的其中之一。平坦层216及ILD层210可作为储存电容的电容介电层。一第三导电层包括：设置于平坦层216上并藉由穿过平坦层216而与第二导电层电性连接的一第一部218及设置于位于接线端区40的ILD层210上并藉由穿过ILD层210而与接垫207电性连接的一第二部220。第三导电层的第一部218可作为储存电容的上电极且可作为显示装置的像素电极，例如LCD或是OLED装置。
图2A至2E是绘示出根据本发明实施例的具有薄膜晶体管装置300的图像显示系统制造方法剖面示意图。请参照图2A，提供一基底200，其具有一像素区30及一接线端区40。基底20可由一软性材料所构成，例如聚合物，或是由透明材料所构成，例如玻璃。在像素区30的基底200上形成一有源层202，例如一多晶硅层。有源层202包括至少一对源极/漏极区202b及至少一通道区202a，位于后序步骤中欲形成一薄膜晶体管的区域。接着，在基底200上形成一栅极介电层204，并藉由习知沉积技术覆盖有源层202，例如CVD。栅极介电层204可由氧化硅、氮化硅、或其组合所构成。
接着藉由习知沉积技术，例如CVD或溅镀法，在像素区30的栅极介电层204上形成一第一导电层，并覆盖接线端区40的基底200。之后，藉由习知光刻及蚀刻工艺以图案化第一导电层而在像素区30形成一栅极线(未绘示)、延伸自栅极线的一栅极电极206、及储存电容的一下电极208，且在接线端区40形成至少一布线205及至少一接垫207。在本实施例中，第一导电层可由钼(Mo)金属所构成。
藉由习知沉积技术，例如CVD，在栅极介电层204上形成一ILD层210，并覆盖位于像素区30的栅极电极206及下电极208及位于接线端区40的布线205及接垫207。ILD层210可由一单层绝缘层或多层绝缘层所构成。在本实施例中，ILD层210可由氧化硅层210a及位于其上的氮化硅层210b所构成，其中氧化硅层210a的厚度约为3000埃，而氮化硅层210b的厚度约为3000埃。另外，位于接线端区的ILD层210用于保护下方的布线205及接垫207受到刮伤。接着，依序蚀刻ILD层210及栅极介电层204，以在其中形成第一接触孔212并露出有源层202中的源极/漏极区202b。
请参照图2B，在ILD层210上形成一第二导电层(未绘示)并填入第一接触孔212。在本实施例中，第二导电层可由Mo/Al/Mo所构成且藉由习知沉积技术形成的，例如CVD或溅镀法。随后藉由习知光刻及蚀刻工艺图案化第二导电层，以形成数据线(未绘示)及源极/漏极电极214。如此一来，便完成薄膜晶体管的制作。数据线于后续步骤中电性连接至布线205。接着，蚀刻位于接线端区40的ILD层210，以在其中形成一第二接触孔215并露出局部的接垫207，如图2C所示。
请参照图2D，在ILD层210上形成一平坦层216，并覆盖位于像素区30的源极/漏极电极214。平坦层216可由类似压克力(acrylic-like)的材料所构成。接着，藉由蚀刻以去除位于接线端区40的平坦层216而露出ILD层210及接垫207。蚀刻位于像素区30所留下的平坦层216，以在第一接触孔212的其中之一上方的平坦层216中形成一第三接触孔216a而露出源极/漏极电极214。在本实施例中，平坦层216及ILD层210可作为一电容介电层。
请参照图2E，在平坦层216上形成一第三导电层(未绘示)并填入第二接触孔215及第三接触孔216a。在本实施例中，第三导电层可由透明导电材料所构成，例如铟锡氧化物(indium tin oxide，ITO)。接着藉由习知光刻及蚀刻工艺以图案化第三导电层而在像素区30形成一像素电极218且在接线端区40形成一导电插塞220。导电插塞220藉由穿过ILD层210而与接垫207电性连接。像素电极218一可作为储存电容之上电极。如此一来，即完成本实施例的薄膜晶体管300的制作。
图3是绘示出具有图2E中薄膜晶体管装置的平面显示器模组平面示意图。平面显示器模组50包括具有如图2E中薄膜晶体管装置的一显示装置32。显示装置32，例如OLED或LCD装置，对应设置于薄膜晶体管装置的像素区30。接线端区40包括：一扇入(fan in)区41、一接垫区(未绘示)、一扇出(fan out)区45、及一软性印刷电路(flexible printed circuit，FPC)扇出区47。一驱动IC 43设置于接垫区并与接垫(未绘示)电性连接。再者，驱动IC 43通过设置于扇入区41的布线而与显示装置32电性连接，且通过扇出区45及软性印刷电路扇出区47而与外部电路(未绘示)电性连接。如的前所述，ILD层覆盖位于扇入区41、扇出区45及软性印刷电路扇出区47的布线，用以作为防刮保护层。
根据本发明的实施例，由于半导体装置接线端区的布线及接垫可藉由氧化硅层及氮化硅层构成的迭层(即，ILD层)保护的，故可因强化机械强度而降低刮伤的问题。再者，相较于习知由Mo/Al/Mo所构成布线及接垫而言，根据本发明实施例的由Mo所构成的布线及接垫由于具有较佳的机械强度，故当外力施加于半导体装置接线端区时，可防止布线及接垫发生变形。因此，装置可靠度得以增加，进而降低制造成本。
图4是绘示出根据本发明另一实施例的图像显示系统，其可实施于一平面显示器(FPD)装置400或一电子装置600，例如一笔记型电脑、一手机、一数码相机、个人数字助理(personal digital assistant，PDA)、一桌上型电脑、一电视机、一车用显示器、或携带型DVD播放器。之前所述的薄膜晶体管装置可并入于平面显示器装置400，而平面显示器装置400可为LCD或OLED面板。如图4所示，平面显示器装置400包括一薄膜晶体管装置，如图2E中的薄膜晶体管装置300所示。在其他实施例中，薄膜晶体管装置300可并入于电子装置600中。如图4所示，电子装置600包括：一平面显示器装置400及一控制器500。再者，控制器500耦接至平面显示器装置400，用以控制平面显示器装置400而依据输入(例如，图像信号)来提供图像。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。
Claims (10)
1.一种图像显示系统，包括：
薄膜晶体管装置，包括：
基底，具有像素区及接线端区；
第一导电层，设置于该基底上，包括位于该像素区的薄膜晶体管的栅极电极及位于该接线端区的至少一布线；
层间介电层，设置于该基底上，以覆盖位于该像素区的该薄膜晶体管及位于该接线端区的该布线；
第二导电层，设置于该像素区的该层间介电层上，电性连接至该薄膜晶体管以作为其源极/漏极电极，且电性连接至位于该接线端区的该布线；以及
平坦层，设置于位于该像素区的该层间介电层上。
2.如权利要求1所述的图像显示系统，其中该第一导电层还包括至少一接垫，且位于该接线端区的该层间介电层局部覆盖该接垫，而该薄膜晶体管装置还包括第三导电层，其包括设置于该平坦层上并藉由穿过该平坦层而与该第二导电层电性连接的第一部及设置于位于该接线端区的该层间介电层上并藉由穿过该层间介电层而与该接垫电性连接的第二部。
3.如权利要求2所述的图像显示系统，其中该第一导电层由钼金属所构成，该第二导电层由Mo/Al/Mo所构成，且该第三导电层由铟锡氧化物所构成。
4.如权利要求1所述的图像显示系统，还包括：
平面显示装置，包括该薄膜晶体管装置；以及
控制器，耦接至该平面显示装置，用以控制该平面显示装置而依据输入来提供图像。
5.如权利要求4所述的图像显示系统，其中该图像显示系统包括具有该平面显示装置的电子装置。
6.一种图像显示系统的制造方法，其中该图像显示系统包括薄膜晶体管，而该制造方法包括：
提供基底，其具有像素区及接线端区；
在该基底上形成第一导电层，其中该第一导电层包括位于该像素区的薄膜晶体管的栅极电极及位于该接线端区的至少一布线；
在位于该像素区的该薄膜晶体管上及位于该接线端区的该布线上覆盖层间介电层；
在该像素区的该层间介电层中形成第一接触孔，以露出该薄膜晶体管的源极/漏极区；
在该像素区的该层间介电层上形成第二导电层并填入该第一接触孔以作为该薄膜晶体管的源极/漏极电极，其中该第二导电层电性连接至位于该接线端区的该布线；以及
在位于该像素区的该层间介电层上形成平坦层。
7.如权利要求6所述的图像显示系统的制造方法，其中该第一导电层还包括至少一接垫，且位于该接线端区的该层间介电层局部覆盖该接垫。
8.如权利要求7所述的图像显示系统的制造方法，还包括在形成该平坦层的前，在该接垫上方的该层间介电层中形成第二接触孔。
9.如权利要求8所述的图像显示系统的制造方法，还包括：
在该第一接触孔上方的该平坦层中形成第三接触孔；以及
在该第二接触孔极该第三接触孔中填入第三导电层。
10.如权利要求6所述的图像显示系统的制造方法，其中该第一导电层由钼金属所构成，而该第二导电层由Mo/Al/Mo所构成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/458,118 US20080017859A1 (en) | 2006-07-18 | 2006-07-18 | System for displaying images including thin film transistor device and method for fabricating the same |
| US11/458,118 | 2006-07-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101110430A true CN101110430A (zh) | 2008-01-23 |
Family
ID=38970594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200710130329XA Pending CN101110430A (zh) | 2006-07-18 | 2007-07-17 | 具有薄膜晶体管装置的图像显示系统及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080017859A1 (zh) |
| CN (1) | CN101110430A (zh) |
| TW (1) | TW200807723A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465674A (zh) * | 2014-12-31 | 2015-03-25 | 深圳市华星光电技术有限公司 | 低温多晶硅(ltps)产品结构及制造方法 |
| CN104538407A (zh) * | 2015-01-14 | 2015-04-22 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
| CN105068373A (zh) * | 2015-09-11 | 2015-11-18 | 武汉华星光电技术有限公司 | Tft基板结构的制作方法 |
| CN105359261A (zh) * | 2013-07-03 | 2016-02-24 | 德克萨斯仪器股份有限公司 | 用于晶体管的键合焊盘堆叠 |
| CN107340921A (zh) * | 2017-06-08 | 2017-11-10 | 友达光电股份有限公司 | 触控面板 |
| WO2017198048A1 (en) * | 2016-05-16 | 2017-11-23 | Boe Technology Group Co., Ltd. | Pixel unit, array substrate, and display device, and fabrication methods thereof |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101509111B1 (ko) * | 2008-02-20 | 2015-04-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| TWI363386B (en) * | 2008-07-04 | 2012-05-01 | Au Optronics Corp | Semiconductor structure and method for manufacturing the same |
| CN103633101B (zh) * | 2013-11-15 | 2016-04-13 | 合肥京东方光电科技有限公司 | 一种阵列结构及其制作方法、阵列基板和显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100951A (en) * | 1996-09-30 | 2000-08-08 | U.S. Philips Corporation | Thin-film switching elements for electronic devices and a method of manufacturing the same |
| GB9825314D0 (en) * | 1998-11-20 | 1999-01-13 | Koninkl Philips Electronics Nv | Active matrix liquid crystal display devices |
| TW484238B (en) * | 2000-03-27 | 2002-04-21 | Semiconductor Energy Lab | Light emitting device and a method of manufacturing the same |
| US6833883B2 (en) * | 2001-02-13 | 2004-12-21 | Lg. Philips Lcd Co., Ltd. | Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same |
| US7279713B2 (en) * | 2003-05-09 | 2007-10-09 | Au Optronics Corp. | Bonding pad and method for manufacturing the same |
| US7612373B2 (en) * | 2004-06-30 | 2009-11-03 | Lg Display Co., Ltd. | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor |
| KR101107682B1 (ko) * | 2004-12-31 | 2012-01-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101119196B1 (ko) * | 2005-02-16 | 2012-03-22 | 삼성전자주식회사 | 표시장치 및 이의 제조 방법 |
| US7710739B2 (en) * | 2005-04-28 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
-
2006
- 2006-07-18 US US11/458,118 patent/US20080017859A1/en not_active Abandoned
-
2007
- 2007-06-27 TW TW096123214A patent/TW200807723A/zh unknown
- 2007-07-17 CN CNA200710130329XA patent/CN101110430A/zh active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105359261B (zh) * | 2013-07-03 | 2018-06-15 | 德克萨斯仪器股份有限公司 | 用于晶体管的键合焊盘堆叠 |
| CN105359261A (zh) * | 2013-07-03 | 2016-02-24 | 德克萨斯仪器股份有限公司 | 用于晶体管的键合焊盘堆叠 |
| CN104465674B (zh) * | 2014-12-31 | 2018-01-02 | 深圳市华星光电技术有限公司 | 低温多晶硅(ltps)产品结构及制造方法 |
| CN104465674A (zh) * | 2014-12-31 | 2015-03-25 | 深圳市华星光电技术有限公司 | 低温多晶硅(ltps)产品结构及制造方法 |
| CN104538407A (zh) * | 2015-01-14 | 2015-04-22 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
| CN104538407B (zh) * | 2015-01-14 | 2017-11-10 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
| US9825063B2 (en) | 2015-01-14 | 2017-11-21 | Boe Technology Group Co., Ltd. | Display panel and method of fabricating the same, and display device |
| CN105068373A (zh) * | 2015-09-11 | 2015-11-18 | 武汉华星光电技术有限公司 | Tft基板结构的制作方法 |
| CN105068373B (zh) * | 2015-09-11 | 2019-05-31 | 武汉华星光电技术有限公司 | Tft基板结构的制作方法 |
| WO2017198048A1 (en) * | 2016-05-16 | 2017-11-23 | Boe Technology Group Co., Ltd. | Pixel unit, array substrate, and display device, and fabrication methods thereof |
| US10416515B2 (en) | 2016-05-16 | 2019-09-17 | Boe Technology Group Co., Ltd. | Pixel unit, array substrate, and display device, and fabrication methods thereof |
| CN107340921A (zh) * | 2017-06-08 | 2017-11-10 | 友达光电股份有限公司 | 触控面板 |
| CN107340921B (zh) * | 2017-06-08 | 2020-09-01 | 友达光电股份有限公司 | 触控面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200807723A (en) | 2008-02-01 |
| US20080017859A1 (en) | 2008-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101110430A (zh) | 具有薄膜晶体管装置的图像显示系统及其制造方法 | |
| CN109375405B (zh) | 显示面板及其制作方法、显示装置 | |
| US9640561B2 (en) | Flexible display with bent edge regions | |
| CN107845643B (zh) | 一种显示面板及显示装置 | |
| US7221012B2 (en) | Pixel array | |
| WO2021036164A1 (zh) | 显示面板及其制作方法 | |
| US10181504B2 (en) | Flexible display panel with redundant bent signal lines | |
| US8148730B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| WO2019223299A1 (zh) | 阵列基板、显示面板、显示装置及制作阵列基板的方法 | |
| US7663728B2 (en) | Systems for providing conducting pad and fabrication method thereof | |
| CN114678484A (zh) | 显示基板及其制造方法、显示装置 | |
| CN110931523A (zh) | 显示装置 | |
| US11171194B2 (en) | Display apparatus | |
| WO2020196085A1 (ja) | フレキシブルパネル装置 | |
| KR20180060603A (ko) | 터치표시장치용 어레이기판 및 그 제조방법 | |
| CN101158762B (zh) | 用以显示影像的系统 | |
| US9472579B2 (en) | Array substrate with improved pad region | |
| US20050158981A1 (en) | Method of fabricating display panel | |
| US9806142B2 (en) | Display device | |
| US11088129B2 (en) | Display apparatus | |
| CN1743905A (zh) | 导线末端结构、其制造方法及其应用的显示装置 | |
| US12058817B2 (en) | Electronic device and method of manufacturing the same | |
| JP2007017932A (ja) | 表示基板、それの製造方法及びそれを有する表示装置 | |
| WO2023240594A1 (en) | Array substrate, display apparatus, and method of fabricating array substrate | |
| JP2009271462A (ja) | アレイ基板及び画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20080123 |