CN101110394B - 具有低缺陷的半导体衬底及其制造方法 - Google Patents

具有低缺陷的半导体衬底及其制造方法 Download PDF

Info

Publication number
CN101110394B
CN101110394B CN2007100079403A CN200710007940A CN101110394B CN 101110394 B CN101110394 B CN 101110394B CN 2007100079403 A CN2007100079403 A CN 2007100079403A CN 200710007940 A CN200710007940 A CN 200710007940A CN 101110394 B CN101110394 B CN 101110394B
Authority
CN
China
Prior art keywords
semiconductor layer
zone
growth
semiconductor
crystalloid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100079403A
Other languages
English (en)
Other versions
CN101110394A (zh
Inventor
白好善
成演准
河镜虎
孙重坤
李成男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101110394A publication Critical patent/CN101110394A/zh
Application granted granted Critical
Publication of CN101110394B publication Critical patent/CN101110394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供了具有低缺陷密度以及优异表面形态特性的低缺陷半导体衬底以及制造其的方法。该半导体衬底包括由III-V族半导体材料形成的第一半导体层并且在其上形成有非晶区域和晶质区域，以及形成在该第一半导体层上并且从该晶质区域晶体生长的第二半导体层。

Description

具有低缺陷的半导体衬底及其制造方法
技术领域
本发明涉及半导体衬底以及制造其的方法，且更特别地，涉及具有低缺陷密度以及优异的表面形态(morphology)特性的低缺陷半导体衬底以及制造其的方法。
背景技术
GaN是一种具有3.39eV的直接跃迁型(direct transition type)带隙的宽带隙半导体并且从1970早期就被研究以用在各种光电子器件中，包括蓝光发射器件以及保护性薄膜。因为GaN具有关于诸如InN或AlN的III-V基氮化物半导体的连续高溶度，诸如InxGa(1-x)N或GaxAl(1-x)N的三价氮化物固溶体能够形成。并且，因为带隙根据三元氮化物的成分变为成分的主函数(primary function)，通过调整III-V基氮化物半导体的成分，能够制造包括从红波长区域到紫外线波长区域的所有可见光的光发射器件或光接收器件。
因为这样的GaN薄膜可在很多领域中使用，GaN薄膜的生长及使用其的器件的研究和开发的重要性很早以前就被意识到并且已经开始进行。近来，为了生长好的GaN薄膜，已经积极进行异质外延的研究，其中诸如蓝宝石(α-Al2O3)的不同种类的衬底相对于GaN具有大的晶格失配和大的热膨胀系数失配，并且GaN外延层使用诸如AlN或GaN的缓冲层生长以减轻晶格参数和热膨胀系数的失配。
然而，当GaN在不同种类的衬底上被生长时，GaN或AlN缓冲层应该在低温500℃-600℃使用以减小晶格参数以及关于衬底的失配。结果，外延生长工艺复杂并且制造光发射器件所需的诸如InN或GaN的各种化合物的生长不容易被进行。具体地，由于晶格参数以及热膨胀系数的不同，生长在蓝宝石衬底上的GaN薄膜包括很多晶格缺陷，即，-109/cm2的位错密度，所制造的光发射器件的性能会退化。然而，为了增加其使用寿命以及为了提高其可靠性，诸如光发射二极管(LED)或激光二极管(LD)的GaN基光电子器件的缺陷密度应该低。在具有低缺陷密度的传统衬底的情形中，GaN使用氢化物汽相外延(HVPE)生长来厚地生长并且然后被分离而用作GaN衬底。在这种方法中，GaN衬底仍然不具有充分低的缺陷密度并且不容易生长足够大的具有GaN用作衬底的尺寸的GaN。这样，作为制造低缺陷GaN薄膜的方法，通过进行横向生长(lateral growth)来用于减少缺陷密度的方法很受关注。作为其一个例子，有外延横向过生长(epitaxial lateral overgrowth：ELOG)以及悬空外延(pendeo epitaxy)。对于使用ELOG以及悬空外延的GaN生长，可参考第6,051,849号或第6,265,289B1号美国专利。
然而，像ELOG，当诸如SiO2或SiNx的掩模被使用时，由于生长的GaN薄膜以及掩模之间的表面应变的差异，晶体倾斜导致在GaN薄膜的会合边界中会产生缺陷。在这个过程中，凹槽可形成在GaN薄膜的表面上，因此，表面形态特性可变坏。由于插入诸如SiO2或SiNx的不同种类的材料，在GaN薄膜中可不均匀地分布应变(strain)。另外，由于SiO2的热导率比GaN的低，在掩模区域上实现的器件的热可靠性会降低。因此，为了解决这些问题，需要开发用于制造具有低缺陷密度以及优异表面形态特性的低缺陷半导体衬底的新技术。
发明内容
本发明提供了具有低缺陷密度以及优异表面形态特性的低缺陷半导体衬底以及制造其的方法。
根据本发明的一个方面，提供了半导体衬底，该半导体衬底包括：第一半导体层，其由III-V族半导体材料形成并且在其上形成有非晶区域和晶质区域(crystalloid region)；以及第二半导体层，其形成在该第一半导体层上并且从该晶质区域晶体生长。
根据本发明的另一方面，提供了制造半导体衬底的一种方法，该方法包括：准备生长衬底，适合用于生长III-V族半导体层的晶格匹配；使用III-V族半导体材料在生长衬底上晶体生长第一半导体层；在第一半导体层的表面上形成非晶区域以及晶质区域；以及在第一半导体层上使用非晶区域作为掩模以及使用晶质区域作为晶种(seed)形成具有比第一半导体层的缺陷密度更低的缺陷密度的第二半导体层。
在第一半导体层的表面上形成非晶区域以及晶质区域包括：在第一半导体层上形成用于部分暴露第一半导体层的顶表面的柱状图案、点状图案或带状图案的掩模层；根据掩模层的图案通过施加离子轰击到第一半导体层的暴露顶表面而形成由离子轰击引起的非晶区域；以及去除掩模层暴露未轰击(non-bombardment)导致的晶质区域。
通过施加离子轰击可从第一半导体层的暴露的顶表面蚀刻0.1-4μm的深度，并且非晶区域可形成在蚀刻表面上。
根据本发明，具有大约104-107/cm2的低缺陷密度以及具有优异表面形态特性的低缺陷半导体衬底能够通过简单且容易的工艺制造。
附图说明
通过参照附图详细描述其示例性实施例，本发明的上述和其它方面将变得更明显，附图中：
图1是根据本发明的实施例的半导体衬底的示意横截面图；
图2A到2G示出了根据本发明的实施例制造半导体衬底的方法；
图3A到3F示出了根据本发明的另一实施例制造半导体衬底的方法；
图4是根据本发明的实施例的光发射器件的示意横截面图；以及
图5A到5C示出了根据本发明的实施例制造光发射器件的方法。
具体实施方式
下面将参照附图更全面地描述本发明，附图中示出了本发明的示例性实施例。在图中，为清晰起见层和区域的厚度扩大了。
图1是根据本发明的实施例的半导体衬底的示意横截面图。参照图1，半导体衬底10包括第一半导体层12以及第二半导体层20，其相继形成在生长衬底10上。
第一半导体层12由II-VI族半导体材料或III-V族半导体材料形成。由离子轰击损害而形成的非晶区域12b以及未轰击形成的晶质区域12a形成在第一半导体层12上。这时，非晶区域12b以及晶质区域12a重复且交替地形成在第一半导体层12上。并且，第二半导体层20包括从晶质区域12a垂直地晶体生长的垂直生长区域20a以及从垂直生长区域20a横向地晶体生长的横向生长区域20b。
因为生长衬底10由选自蓝宝石、6H-SiC、MgAl2O3、Si(111)以及ZnO组成的组中的一种材料形成，一般的，形成在不同种类的生长衬底10上的第一半导体层12形成有1-5μm的厚度并且包括108-1010/cm2的缺陷密度。然而，在图1的半导体衬底的结构中，在第一半导体层12上外延生长的第二半导体层20可包括104-107/cm2的缺陷密度。详细地，使用非晶区域12b作为用以抑制晶体生长的掩模以及使用晶质区域12a作为用于晶体生长的晶种通过金属有机化学气相淀积(MOCVD)垂直/横向地晶体生长晶质区域12a，因此在第一半导体层12上形成具有较第一半导体层12更低的缺陷密度的第二半导体层20。这里，垂直生长区域20a包括108-1010/cm2的缺陷密度并且横向生长区域20b包括104-107/cm2的缺陷密度。
在这种情形中，第二半导体层20可由与形成第一半导体层12时使用的材料具有相同的晶格参数和热膨胀系数的材料或者与形成第一半导体层12时使用的材料一样具有充分小的晶格参数以及热膨胀系数的材料形成，使得外延生长能够容易进行。例如，第二半导体层20可由II-VI族半导体材料或III-V族半导体材料形成，其与形成第一半导体层12时使用的材料相同。这里，II-VI族半导体材料可为ZnO并且III-V族半导体材料可为选自GaN、GaAs、以及InP组成的组中的一种材料。
非晶区域12b的宽度可为2-30μm，其是通过考虑使用晶种的横向生长的效率得到的值。第二半导体层20可很快地在2-30μm的宽度范围内有效地外延生长。非晶区域12b的厚度可为
Figure G2007100079403D00041
非晶区域12b应该足够厚以作用为用于抑制晶体生长的掩模并且因此不需要等于或大于
Figure G2007100079403D00042
同理，当非晶区域12b的厚度太小时，即，等于或小于
Figure G2007100079403D00043
时，非晶区域12b不起作用为掩模，非晶区域12b的厚度应该等于或大于
Figure G2007100079403D00044
晶质区域12a的宽度可为1-20μm，其是通过考虑适于用作晶体生长的晶种的尺寸得到的值。这里，因为非晶区域12b以及晶质区域12a重复并且交替地形成在第一半导体层12上，其配置和排列之间有相关性，但是其形状或图案不受限制。例如，晶质区域12a可以点状图案或以小圆图案形成。另外，非晶区域12b以及晶质区域12a可形成为带状图案。带状图案可在<1-100>方向形成使得横向生长能够在<11-20>方向进行。作为横向生长的结果，第二半导体层20的会合区域(coalescence region)在非晶区域12b上形成并且表面形态特性在会合区域中显示出来。图1中示出的完好区(sound zone)表示由横向生长引起的低缺陷密度。
根据本发明，因为不使用像使用外延横向过生长(ELOG)或悬空外延的传统GaN生长中的诸如SiO2或SiNx的不同材料形成的掩模，而是将通过离子轰击损害形成的非晶区域12b用作掩模，应变可在GaN薄膜内均匀地分布，即，在第二半导体层20中。另外，因为非晶GaN区域12b的热导率较SiO3的高，在非晶区域12b上实现的诸如光发射二极管(LED)或激光二极管(LD)的光电子器件的热可靠性能够提高。
图2A到2G示出了根据本发明的实施例制造半导体衬底的方法。这里，每个材料层可通过卤化物或氢化物汽相外延(HVPE)、金属有机化学汽相淀积(MOCVD)、分子束外延(MBE)、等离子体增强化学汽相淀积(PECVD)、诸如溅射或蒸镀的汽相淀积形成。
参照图2A，准备生长衬底10，其适合于用于II-VI族半导体层或III-V族半导体层的生长的晶格匹配。例如，生长衬底10可由选自蓝宝石、6H-SiC、MgAl2O3、Si(111)以及ZnO组成的组中的一种材料形成。接着，第一半导体层12使用II-VI族半导体材料或III-V族半导体材料在生长衬底10上晶体生长。这里，II-VI族半导体材料可以是ZnO，III-V族半导体材料可以是选自GaN、GaAs、以及InP组成的组中的一种材料。第一半导体层12的厚度可为1-5μm。并且，以这种方式在不同种类的生长衬底10上生长的第一半导体层12可包括108-1010/cm2的缺陷密度。
参照图2B到2D，通过轰击损害引起的非晶区域12b以及未轰击导致的晶质区域12a通过向第一半导体层12的表面部分施加离子轰击重复且交替地形成在第一半导体层12上。
具体地，首先，参照图2B，用于部分暴露第一半导体层12的顶表面的柱状图案、点状图案或带状图案的掩模层100形成在第一半导体层12上。掩模层100可由光致抗蚀剂或金属形成。
参照图2C，由轰击损害引起的非晶区域12b根据掩模层100的图案通过施加离子轰击到第一半导体层12的暴露的顶表面形成。用于离子轰击的离子源可包括选自B、P、As、Sb、BF2、In、Ar、N以及Zn组成的组中的至少一种原子离子。并且，离子轰击可在小于10-5托(torr)的真空压力下进行。详细地，离子源可通过射频(RF)离子源、放电式、表面电离源或热由子提供。
非晶区域12b的厚度可为
Figure G2007100079403D00051
并且其宽度可为2-30μm。非晶区域12b应该足够厚以用作用于抑制晶体生长的掩模，因此不需等于或大于同理，当非晶区域12b的厚度太小时，即，等于或小于
Figure G2007100079403D00062
时，非晶区域12b不起掩模作用，非晶区域12b的厚度应该等于或大于
Figure G2007100079403D00063
参照图2D，通过去除掩模层100未轰击导致的晶质区域12a被暴露。晶质区域12a的宽度可为1-20μm。该宽度非常适合于用于晶体生长的晶种。
参照图2E到2G，使用非晶区域12b作为用于抑制晶体生长的掩模以及使用晶质区域12a作为用于晶体生长的晶种，晶质区域12a通过金属有机化学汽相淀积(MOCVD)垂直/横向地晶体生长，由此在第一半导体层12上形成具有较第一半导体层12更低的缺陷密度的第二半导体层20。第二半导体层20包括从非晶区域12b垂直地晶体生长的垂直生长区域20a以及从垂直生长区域20a横向地晶体生长的横向生长区域20b。第二半导体层20包括104-107/cm2的缺陷密度。详细地，垂直生长区域20a包括108-1010/cm2的缺陷密度以及横向生长区域20b包括104-107/cm2的缺陷密度。在这种情形中，第二半导体层20可由与在形成第一半导体层12时使用的材料具有相同的晶格参数以及热膨胀系数的材料或者与形成第一半导体层12时使用的材料一样具有充分小的晶格参数和热膨胀系数的材料形成从而使外延生长能够容易地进行。例如，第二半导体层20可由II-VI族半导体材料或者III-V族半导体材料形成，其与形成第一半导体层12时使用的材料相同。
在当前的实施例中，非晶区域12b以及晶质区域12a可沿<1-100>方向以带状图案形成。结果，非晶区域12a的横向生长可在<11-20>方向进行。特别地，GaN显示出在<11-20>方向的优异生长特性。
图3A到3F示出了根据本发明的另一实施例制造半导体衬底的方法。本实施例的大部分工艺与图2A到2G的实施例的工艺相同。因此，重复工艺的描述将省略并且当前实施例将结合工艺的区别来描述。
参照图3A以及3B，第一半导体层42使用II-VI族半导体材料或者III-V族半导体材料在生长衬底40上晶体生长。然后，用于部分暴露第一半导体层42的顶表面的柱状图案、点状图案或者带状图案的掩模层100形成在第一半导体层42上。这些工艺与图2A以及2B的实施例的工艺相同。
参照图3C，通过轰击损害引起的非晶区域42b根据掩模层100的图案通过施加离子轰击到第一半导体层42的暴露的顶表面而形成。在这种情形中，本实施和图2A到2G的前实施例之间的差异在于通过施加离子轰击从第一半导体层42的暴露的顶表面蚀刻0.1-4μm的深度并且非晶区域42b形成在蚀刻表面上。
与图2A到2G的前实施例一样，用于离子轰击的离子源可包括选自B、P、As、Sb、BF2、In、Ar、N以及Zn组成的组中的至少一种原子离子。并且，离子轰击可在小于10-5托的真空压力下进行。详细地，离子源可通过射频(RF)离子源、放电式、表面电离源以及热电子提供。另外，非晶区域42b的厚度可为
Figure G2007100079403D00071
并且其宽度可为2-30μm。
参照图3D，未轰击导致的晶质区域42a通过去除掩模层100而暴露。作为蚀刻的结果，晶质区域42a具有三维(3D)形状，即，突出形状。该突出形状对于向横侧的晶体生长更有益。晶质区域42a的宽度可为1-20μm。示出了通过蚀刻图案化的第一半导体层42的表面的扫描电子显微镜(SEM)照片一起在图3D中示出。
参照图3E和3F，使用非晶区域42b作为用于抑制晶体生长的掩模以及使用晶质区域42a作为用于晶体生长的晶种，晶质区域42a通过金属有机化学汽相淀积(MOCVD)垂直/横向地晶体生长，由此在第一半导体层42上形成具有比第一半导体层42的缺陷密度更低的缺陷密度的第二半导体层50。第二半导体层50包括从晶质区域42a垂直地晶体生长的垂直生长区域50a以及从晶质区域42a横向地晶体生长的横向生长区域50b。第二半导体层50包括104-107/cm2的缺陷密度。详细地，垂直生长区域50a包括108-1010/cm2的缺陷密度以及横向生长区域50b包括104-107/cm2的缺陷密度。
图4是根据本发明的实施例的半导体发光器件的示意横截面图。参照图4，半导体发光器件特征在于包括根据图2A到2G制造的半导体衬底以及形成在半导体衬底上的半导体芯片。
半导体衬底包括第一半导体层12以及第二半导体层20，其相继形成在生长衬底10上。第一半导体层12由II-VI族半导体材料或III-V族半导体材料形成。第一半导体层12包括通过离子轰击损害形成的非晶区域12b以及未轰击形成的晶质区域12a。在这种情形中，非晶区域12b以及晶质区域12a重复并且交替地形成在第一半导体层12上。第二半导体层20包括从晶质区域12a垂直地晶体生长的垂直生长区域20a以及从垂直生长区域20a横向地晶体生长的横向生长区域20b。这里，根据图2A到2G制造的半导体衬底的结构以及制造其的方法已经被描述。因此，半导体衬底的重复描述将省略并且半导体芯片的结构将被描述。
半导体芯片包括n电极120、p电极140、设置在它们之间的n型半导体层110、有源层(active layer)112、以及p型半导体层114。详细地，n型半导体层110、有源层112、以及p型半导体层114相继堆栈在第二半导体层20上，并且p型半导体层114的最上表面的部分被蚀刻至n型半导体层110的预定深度以使n型半导体层110被暴露。并且，n电极120形成在n型半导体层110的暴露的表面上，并且p电极140形成在p型半导体层114的最上表面上。在具有上述结构的GaN基半导体发光器件中，如果在n电极120和p电极140之间施加预定电压，电子和空穴分别从n型半导体层110和p型半导体层114注入有源层112，并且电子和空穴在有源层112内结合使得光能够从有源层112发射。
根据本发明，因为第二半导体层20具有大约104-107/cm2的低缺陷密度以及优异表面形态特性，在第二半导体层上实现的光发射器件的光输出特性提高并且光发射器件的热可靠性得到改善，从而光发射器件的使用寿命能够增加。
n型半导体层110可由AlInGaN基III-V族氮化物半导体材料形成，例如，可为n-GaN层。有源层112可为是InxAlyGa1-x-yN(0≤x≤1，0≤y≤1以及0≤x+y≤1)的GaN基III-V族氮化物半导体层，例如，可为InGaN层或者AlGaN层。这里，有源层112可由多量子阱(下文称为‘MQW’)以及单量子阱中的一种结构形成。有源层112的结构不限制本发明的技术范围。例如，有源层112最优选地由GaN/InGaN/GaN MQW或GaN/AlGaN/GaNMQW结构形成。并且，p型半导体层114可为p-GaN基的III-V族氮化物半导体层，例如，可为p-GaN层或者p-GaN/AlGaN层。
n电极120和p电极140可由导电材料例如诸如Au、Al、或Ag的金属或透明导电氧化物形成。透明导电氧化物可为选自铟锡氧化物(ITO)、锌掺杂的铟锡氧化物(ZITO)、锌铟氧化物(ZIO)、镓铟氧化物(GIO)、锌锡氧化物(ZTO)、氟掺杂的锡氧化物(FTO)、铝掺杂的锌氧化物(AZO)、镓掺杂的锌氧化物(GZQ)、In4Sn3O12、以及Zn1-xMgxO(锌镁氧化物，0≤x≤1)组成的组中的一种氧化物。作为其具体例子，有Zn2In2O5，GaInO3、ZnSnO3、F掺杂的SnO2、铝掺杂的ZnO、Ga掺杂的ZnO、MgO或者ZnO。
图5A到5C示出了根据本发明的实施例制造半导体发光器件的方法。图2A到2G示出的半导体衬底的制造方法已经被描述。因此，半导体衬底的重复描述将省略并且将描述制造半导体芯片的方法。这里，每个材料层可通过卤化物或氢化物汽相外延(HVPE)、金属有机化学汽相淀积(MOCVD)、分子束外延(MBE)、等离子体增强化学汽相淀积(PECVD)、诸如溅射或蒸镀的汽相淀积形成。这些方法都是已知的，因此其详细描述将略去。
参照图5A，根据图2A到2G制造半导体衬底后，n型半导体层110、有源层112、以及p型半导体层114相继形成在半导体衬底上。
具体地，当适合于用于II-VI族半导体层或III-V族半导体层的生长的晶格匹配的生长衬底10准备之后，第一半导体层12使用II-VI族半导体层或III-V族半导体层在生长衬底10上晶体生长。接着，通过轰击损害引起的非晶区域12b以及未轰击导致的晶质区域12a通过部分施加离子轰击到第一半导体层12的表面重复并且交替地形成在第一半导体层12上。接着，使用非晶区域12b作为用于抑制晶体生长的掩模以及使用晶质区域12a作为用于晶体生长的晶种，晶质区域12a通过金属有机化学汽相淀积(MOCVD)垂直/横向地晶体生长，由此在第一半导体层12上形成具有比第一半导体层12的缺陷密度更低的缺陷密度的第二半导体层20。
接着，n型半导体层110、有源层112、以及p型半导体层114相继形成在第二半导体层20上。n型半导体层110可由AlInGaN基III-V族氮化物半导体材料形成，例如，可为n-GaN层。有源层112可为是InxAlyGa1-x-yN(0≤x≤1，0≤y≤1以及0≤x+y≤1)的GaN基的III-V族氮化物半导体层，例如，可为InGaN层或AlGaN层。这里，有源层112由多量子阱(下面称为‘MQW’)以及单量子阱中的一种结构形成。有源层112的结构不限制本发明的技术范围。例如，有源层112最优选地由GaN/InGaN/GaN MQW或者GaN/AlGaN/GaN MQW结构形成。并且，p型半导体层114可为p-GaN基III-V族氮化物半导体层，例如，可为p-GaN层或p-GaN/AlGaN层。
参照图5B和5C，p型半导体层114的顶表面的预定区域被蚀刻至n型半导体层110的预定深度，因此在n型半导体层110上形成蚀刻表面。然后，n电极50以及p电极60利用导电材料例如诸如Au、Al、或Ag的金属或透明导电氧化物形成在n型半导体层110的蚀刻表面上和p型半导体层114上。
根据本发明，具有大约104-107/cm2的低缺陷密度以及具有优异表面形态特性的低缺陷半导体衬底能够通过简单而容易的工艺制造。该半导体衬底可用作用于制造诸如GaN基光发射二极管(LED)或激光二极管(LD)的光电子器件的衬底使得光电子器件的使用寿命和可靠性提高。
尽管本发明参照其示例性实施例进行了特定示出和描述，本领域技术人员能够理解，在不脱离本发明所附权利要求定义的精神和范围下可进行形式和细节上的各种改变。

Claims (40)

1.一种半导体衬底，包括：
第一半导体层，其由III-V族半导体材料形成并且在其上形成非晶区域和晶质区域；以及
第二半导体层，其形成在所述第一半导体层上并且从所述晶质区域晶体生长。
2.如权利要求1的半导体衬底，其中所述非晶区域通过离子轰击损害而形成。
3.如权利要求1的半导体衬底，其中所述第二半导体层包括：
垂直生长区域，其从所述晶质区域垂直地晶体生长；以及
横向生长区域，其从所述垂直生长区域横向地晶体生长。
4.如权利要求1的半导体衬底，其中所述III-V族半导体材料包括选自GaN、GaAs以及InP组成的组中的至少一种材料。
5.如权利要求1的半导体衬底，其中所述第一半导体层的厚度为1-5μm。
6.如权利要求1的半导体衬底，其中所述非晶区域的宽度为2-30μm。
7.如权利要求1的半导体衬底，其中所述非晶区域的厚度为
Figure F2007100079403C00011
8.如权利要求1的半导体衬底，其中所述晶质区域的宽度为1-20μm。
9.如权利要求1的半导体衬底，其中所述非晶区域和所述晶质区域形成为带状图案。
10.如权利要求9的半导体衬底，其中所述带状图案在<1-100>方向形成。
11.如权利要求1的半导体衬底，其中所述横向生长在<11-20>方向进行。
12.如权利要求1的半导体衬底，其中所述第一半导体层包括108-1010/cm2的缺陷密度。
13.如权利要求3的半导体衬底，其中所述第二半导体层包括104-107/cm2的缺陷密度。
14.如权利要求13的半导体衬底，其中所述垂直生长区域包括108-1010/cm2的缺陷密度。
15.如权利要求13的半导体衬底，其中所述横向生长区域包括104-107/cm2的缺陷密度。
16.如权利要求4的半导体衬底，其中所述第一半导体层和所述第二半导体层由氮化物半导体形成。
17.一种制造半导体衬底的方法，该方法包括：
准备生长衬底，其适合于用于生长III-V族半导体层的晶格匹配；
使用III-V族半导体材料在所述生长衬底上晶体生长第一半导体层；
在所述第一半导体层的表面上形成非晶区域以及晶质区域；以及
使用所述非晶区域作为掩模以及使用所述晶质区域作为晶种，在所述第一半导体层上形成具有比所述第一半导体层的缺陷密度更低的缺陷密度的第二半导体层。
18.如权利要求17的方法，其中所述非晶区域通过在所述第一半导体层的所述表面上部分施加离子轰击而形成。
19.如权利要求17的方法，其中所述第二半导体层通过金属有机化学汽相淀积(MOCVD)形成。
20.如权利要求17的方法，其中所述在所述第一半导体层的所述表面上形成所述非晶区域以及所述晶质区域包括：
在所述第一半导体层上形成用于部分暴露所述第一半导体层的顶表面的柱状图案、点状图案或带状图案的掩模层；
根据所述掩模层的图案通过施加离子轰击到所述第一半导体层的所述暴露顶表面形成离子轰击引起的非晶区域；以及
去除所述掩模层来暴露未轰击导致的晶质区域。
21.如权利要求20的方法，其中所述掩模层由光致抗蚀剂或金属形成。
22.如权利要求20的方法，其中所述带状图案在<1-100>方向形成。
23.如权利要求20的方法，其中通过施加离子轰击从所述第一半导体层的所述暴露顶表面蚀刻0.1-4μm的深度并且非晶区域形成在所述蚀刻表面上。
24.如权利要求17的方法，其中所述生长衬底由选自蓝宝石、6H-SiC、MgAl2O3、Si(111)以及ZnO所构成的组中的一种材料形成。
25.如权利要求17的方法，其中所述III-V族半导体材料包括选自GaN、GaAs、以及InP所构成的组中的至少一种材料。
26.如权利要求18的方法，其中用于离子轰击的离子源包括选自B、P、As、Sb、BF2、In、Ar、N以及Zn构成的组中的至少一种原子离子。
27.如权利要求18的方法，其中所述离子轰击在小于10-5托的真空压力下进行。
28.如权利要求18的方法，其中用于离子轰击的离子源通过射频(RF)离子源、放电式、表面电离源或热电子提供。
29.如权利要求17的方法，其中所述第一半导体层的厚度为1-5μm。
30.如权利要求17的方法，其中所述非晶区域的宽度为2-30μm。
31.如权利要求17的方法，其中所述非晶区域的厚度为
Figure F2007100079403C00031
32.如权利要求17的方法，其中所述晶质区域的宽度为1-20μm。
33.如权利要求17的方法，其中所述非晶区域以及所述晶质区域以带状图案形成。
34.如权利要求33的方法，其中所述带状图案在<1-100>方向形成。
35.如权利要求17的方法，其中所述第二半导体层通过在<11-20>方向生长所述晶质区域形成。
36.如权利要求17的方法，其中所述第一半导体层包括108-1010/cm2的缺陷密度。
37.如权利要求17的方法，其中所述第二半导体层包括104-107/cm2的缺陷密度。
38.如权利要求17的方法，其中所述第一半导体层以及所述第二衬底层由氮化物半导体形成。
39.一种半导体发光器件，所述器件包括：
第一半导体层，其由III-V族半导体材料形成并且在其上形成通过离子轰击损害而引起的非晶区域以及未轰击导致的晶质区域；
第二半导体层，其形成在所述第一半导体层上并且包括从所述晶质区域垂直地晶体生长的垂直生长区域以及从所述垂直生长区域横向地晶体生长的横向生长区域；以及
半导体芯片，其形成在所述第二半导体层上并且包括顺序堆叠在所述第二半导体层上的n型半导体层、有源层、以及p型半导体层。
40.一种制造半导体发光器件的方法，所述方法包括：
准备生长衬底，适合于用于生长III-V族半导体层的晶格匹配；
在所述生长衬底上使用III-V族半导体层材料晶体生长第一半导体层；
通过部分施加离子轰击到所述第一半导体层的表面形成通过轰击损害而引起的非晶区域以及未轰击导致的晶质区域；
使用所述非晶区域作为掩模以及使用所述晶质区域作为晶种，利用金属有机化学汽相淀积(MOCVD)通过垂直/横向地晶体生长所述晶质区域而在所述第一半导体层上形成具有比所述第一半导体层的缺陷密度更低的缺陷密度的第二半导体层；以及
在所述第二半导体层上顺序形成n型半导体层、有源层、以及p型半导体层。
CN2007100079403A 2006-07-21 2007-02-01 具有低缺陷的半导体衬底及其制造方法 Active CN101110394B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR68410/06 2006-07-21
KR1020060068410A KR100773555B1 (ko) 2006-07-21 2006-07-21 저결함 반도체 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN101110394A CN101110394A (zh) 2008-01-23
CN101110394B true CN101110394B (zh) 2010-05-19

Family

ID=37889618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100079403A Active CN101110394B (zh) 2006-07-21 2007-02-01 具有低缺陷的半导体衬底及其制造方法

Country Status (5)

Country Link
US (1) US8129260B2 (zh)
EP (1) EP1881522B1 (zh)
JP (1) JP5314257B2 (zh)
KR (1) KR100773555B1 (zh)
CN (1) CN101110394B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283807A (ja) * 2008-05-26 2009-12-03 Canon Inc 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法
KR101101133B1 (ko) * 2008-06-03 2012-01-05 삼성엘이디 주식회사 질화물 단결정 성장 방법 및 질화물 반도체 발광소자제조방법
DE102013002637A1 (de) * 2013-02-15 2014-08-21 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines Galliumarsenidsubstrats, Galliumarsenidsubstrat und Verwendung desselben
FR3007193B1 (fr) * 2013-06-18 2016-12-09 Saint-Gobain Lumilog Materiau semi-conducteur incluant des zones d'orientations cristallines differentes et procede de realisation associe

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387541A (en) * 1990-11-20 1995-02-07 The Secretary For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland Method of making silicon-on-porous-silicon by ion implantation
CN1381869A (zh) * 2001-04-17 2002-11-27 三星电机株式会社 半导体衬底制备方法
CN1444254A (zh) * 2002-02-27 2003-09-24 索尼公司 氮化物半导体，半导体器件及其制造方法
US6756611B2 (en) * 1997-04-11 2004-06-29 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2795699A (en) * 1998-02-27 1999-09-15 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP2002270516A (ja) 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP4328067B2 (ja) * 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
US7176115B2 (en) * 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387541A (en) * 1990-11-20 1995-02-07 The Secretary For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland Method of making silicon-on-porous-silicon by ion implantation
US6756611B2 (en) * 1997-04-11 2004-06-29 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
CN1381869A (zh) * 2001-04-17 2002-11-27 三星电机株式会社 半导体衬底制备方法
CN1444254A (zh) * 2002-02-27 2003-09-24 索尼公司 氮化物半导体，半导体器件及其制造方法

Also Published As

Publication number Publication date
EP1881522A2 (en) 2008-01-23
EP1881522A3 (en) 2010-01-20
US8129260B2 (en) 2012-03-06
KR100773555B1 (ko) 2007-11-06
US20080020552A1 (en) 2008-01-24
EP1881522B1 (en) 2016-05-11
JP5314257B2 (ja) 2013-10-16
JP2008028385A (ja) 2008-02-07
CN101110394A (zh) 2008-01-23

Similar Documents

Publication Publication Date Title
US8878252B2 (en) III-V compound semiconductor epitaxy from a non-III-V substrate
JP3815335B2 (ja) 半導体発光素子及びその製造方法
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
TWI232596B (en) Process for producing group III nitride compound semiconductor, group III nitride compound semiconductor element, and process for producing group III nitride compound semiconductor substrate
US7989244B2 (en) Method of manufacturing nitride-based semiconductor light-emitting device
US7790584B2 (en) Method of growing semi-polar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting diode using the same
RU2523747C2 (ru) Iii-нитридный светоизлучающий прибор, включающий бор
US20080308836A1 (en) Nitride Semiconductor Device and Method for Growing Nitride Semiconductor Crystal Layer
JP2002314129A (ja) Ｉｉｉ族窒化物デバイスのための窒化ガリウムインジウム平滑構造
US20080054296A1 (en) Nitride-based semiconductor light emitting device and method of manufacturing the same
JPH10312971A (ja) ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
JP2002299685A (ja) Ｉｉｉ族窒化物デバイスのための窒化ガリウムインジウム平滑構造
JP2000323417A (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
CN102403428A (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
US20080296626A1 (en) Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same
JP2001267692A (ja) 窒化物系半導体素子およびその製造方法
KR101510377B1 (ko) 질화물 반도체 및 수직형 발광 소자의 제조방법
CN101110394B (zh) 具有低缺陷的半导体衬底及其制造方法
JPH11274560A (ja) 半導体素子およびその製造方法
JP2006005044A (ja) 窒化物系半導体発光素子及びその製造方法
KR100786797B1 (ko) 실리콘 기판 3족 질화물계 적층구조를 가지는 발광다이오드및 그 제작방법
KR20140148200A (ko) 3족 질화물 반도체층을 제조하는 방법
JP2003218468A (ja) 半導体レーザ素子及びその製造方法
KR100586959B1 (ko) 질화물 단결정 제조방법, 질화물 반도체 발광소자 및제조방법
US20090197397A1 (en) Method of Manufacturing Semiconductor Device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMUNG LED CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD

Effective date: 20100511

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100511

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung LED Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Electronics Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: SAMSUNG LED CO., LTD.

Effective date: 20121130

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121130

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Electronics Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung LED Co., Ltd.