CN101106324A - 开关调节器 - Google Patents

开关调节器 Download PDF

Info

Publication number
CN101106324A
CN101106324A CNA200710104444XA CN200710104444A CN101106324A CN 101106324 A CN101106324 A CN 101106324A CN A200710104444X A CNA200710104444X A CN A200710104444XA CN 200710104444 A CN200710104444 A CN 200710104444A CN 101106324 A CN101106324 A CN 101106324A
Authority
CN
China
Prior art keywords
potential
switch element
current potential
comparator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710104444XA
Other languages
English (en)
Inventor
大竹久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN101106324A publication Critical patent/CN101106324A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供一种开关调节器。所述开关调节器能可靠地防止流过电感器的电流逆向流向开关元件。在复制电路(20)中生成对流过电感器(L1)的电流的波形进行了模拟的电位(VREP)。设定成使该参照电位(VREP)变得和输出电位(VOUT)大致相同的时刻、和流过电感器(L1)的电流(IL)变为0的时刻一致。控制电路(30)在流过电感器(L1)的电流下降为0[A]以下的时刻、即在比较器(COMP 2)的比较结果(SC2)表示电位(VREP)＜输出电位(VOUT)的时刻，使NMOS晶体管(Q2)截止。在该时刻，PMOS晶体管(Q1)已经截止。

Description

开关调节器
技术领域
本发明涉及一种非绝缘型的开关调节器。
背景技术
作为以往的开关调节器，如下述专利文献1所公开的，有如下的开关调节器：为了使交流电流流过电感器，该开关调节器具有以推挽形式被连接的两个开关元件(PMOS晶体管和NMOS晶体管)。在这种开关调节器中，尤其是在输出侧是轻负载的情况下，优选设置防止流过电感器的电流逆流到NMOS晶体管的功能。这是因为，通过设置这样的功能，能够减少逆流的电流因NMOS晶体管的导通电阻而产生的电力损耗。
作为防止流过电感器的电流逆流的方案，已知的有，监视NMOS晶体管的电感器侧电位，当该电位比接地电位低时，通过使NMOS晶体管截止，来阻止逆流电流。
[专利文献1]日本特开2002-44939号公报
然而，通常在开关调节器中，为提高其效率，以推挽形式被连接的两个开关元件(PMOS晶体管和NMOS晶体管)的导通电阻被设计得非常小。因此，NMOS晶体管的电感器侧电位，即，因NMOS晶体管的导通电阻而产生的电位变成非常接近接地电位的值。因此，以往，当用比较器来比较NMOS晶体管的电感器侧电位和接地电位时，容易受该比较器的偏置偏差的影响，有时不能精度良好地检测出流过电感器的电流逆流的时刻。
鉴于上述观点，期盼一种能可靠地防止流过电感器的电流向开关元件逆流的开关调节器。
发明内容
本发明的开关调节器具有：产生三角波的第1信号生成部；对输出电位和三角波的电位进行比较的第1比较器；第1开关元件，其一端被设定为第1基准电位，另一端被连接在第1节点，根据第1比较器的比较结果而动作；第2开关元件，其一端被设定为比第1基准电位低的第2基准电位，另一端被连接在第1节点，根据第1比较器的比较结果而动作；设置在第1节点和输出端之间的电感器；第2信号生成部，其产生对流过电感器的电流的波形进行了模拟的参照电位的信号，至少使流过电感器的电流变成大致为0的时刻、与该参照电位和输出电位变为大致相同的时刻一致；以及开关控制部，如果参照电位比输出电位低，则该开关控制部进行控制以使第1开关元件以及第2开关元件都变为截止状态。
在本发明的开关调节器中，第2信号生成部生成对流过电感器的电流的波形进行了模拟的参照电位的信号，该参照电位和输出电位变为大致相同的时刻被设定成与流过电感器的电流变为大致为0的时刻一致。在开关控制部，当检测出参照电位下降得比输出电位还低时，进行控制以使第1开关元件和第2开关元件都变为截止状态。
此处，由于参照电位被设定为输出电位左右的大小，所以将参照电位和输出电位例如通过比较器等进行比较时，几乎不用考虑该比较器的偏置偏差的影响，因此可以对流过电感器的电流进行高精度的零电流检测。
根据本发明的开关调节器，可以对流过电感器的电流进行高精度的零电流检测。因此，能够可靠地防止流过电感器的电流向开关元件逆流。
附图说明
图1是参照装置的电路图。
图2是表示参照装置在重负载动作时的动作的时序图。
图3是表示参照装置在轻负载动作时的动作的时序图。
图4是表示第一实施方式的开关调节器的电路图。
图5是表示在第一实施方式的开关调节器中使用的三角波产生电路的一个例子的电路图。
图6是用于说明有关复制电路的动作的信号波形图。
图7是表示第一实施方式所涉及的开关调节器在重负载动作时的动作的时序图。
图8是表示第一实施方式所涉及的开关调节器在轻负载动作时的动作的时序图。
图9是第二实施方式的开关调节器的电路图。
图10是第三实施方式的开关调节器的电路图。
图11是表示第三实施方式所涉及的开关调节器在轻负载动作时的动作的时序图。
标号说明
1：开关调节器；10：三角波产生电路(第1信号生成部)；COMP1：比较器(第1比较器)；Q1：PMOS晶体管(第1开关元件)Q2：NMOS晶体管(第2开关元件)；L1：电感器；20：复制电路(第2信号生成部)；30：控制电路(开关控制部)。
具体实施方式
在说明本发明的各实施方式之前，为明确各实施方式的结构以及作用上的特征，以以往的开关调节器作为参照装置来进行说明。
<参照装置>
图1是作为以往的开关调节器的一例的参照装置500的电路图。该参照装置500是将输入电位VIN变换为输出电位VOUT(＜VIN)的降压变换器(降压转换装置)。参照装置500具有三角波产生电路10、两个比较器COMP1、COMP3、控制电路60、以推挽形式被连接的两个晶体管(PMOS晶体管Q1、NMOS晶体管Q2)、电感器L1、平滑电容器C1。另外，在输出端子OUT上连接负载RL。
三角波产生电路(SAW)10产生峰值电位为VH、底部电位为VL的规定频率的三角波SAWOUT(电位VSAW)。由三角波产生电路10输出的三角波SAWOUT被输入到比较器COMP1的反转输入端子。另一方面，参照装置500的输出电位VOUT被反馈到比较器COMP1的非反转输入端子。比较器COMP1比较三角波的电位VSAW和输出电位VOUT，并将该比较结果输出到控制电路60。
另外，另一比较器COMP3的反转输入端子被施加节点900的电位V900，即，NMOS晶体管Q2的漏极电位。比较器COMP3的非反转输入端子被施加接地电位VGND。比较器COMP3比较电位V900和接地电位VGND，将该比较结果输出给控制电路60。
控制电路60具有缓冲器61、63和AND(“与”)电路62，并根据由两个比较器COMP1、COMP3所提供的比较结果，控制PMOS晶体管Q1以及NMOS晶体管Q2。
PMOS晶体管Q1的源极被连接在输入端子IN(输入电位VIN)，漏极被连接在节点900。PMOS晶体管Q1的栅极被提供缓冲器61的输出信号而进行动作。NMOS晶体管Q2的源极被提供接地电位VGND，漏极被连接在节点900。NMOS晶体管Q2的栅极被提供缓冲器63的输出信号而进行动作。
节点900和输出端子OUT之间设有电感器L1。电感器L1和输出端子OUT之间，连接有一个端子被接地的平滑电容器C1。
下面，参照图2和图3对参照装置500的动作进行说明。
该参照装置500的动作状态根据提供给输出的负载RL，可以分为重负载动作时和轻负载动作时。所谓重负载动作时是指，输出侧的负载的阻抗小的情况下的动作状态。另一方面，所谓轻负载动作时是指，输出侧的负载的阻抗大，与重负载动作时相比流过电感器L1的电流小的情况下的动作状态。
图2和图3分别是表示重负载动作时以及轻负载动作时的动作的时序图。在各图中，(a)表示三角波的电位VSAW以及输出电位VOUT，(b)表示比较器COMP1的输出信号SC1，(c)表示AND电路62的输出信号S62，(d)表示电感器L1的电流IL。
首先，对重负载时的动作状态进行说明。
在重负载动作时，在输出电位VOUT比三角波SAWOUT的电位VSAW还小的情况下，由于比较器COMP 1的输出信号SC1为低电平(L电平)(图2的时刻t1)，控制电路60使PMOS晶体管Q1导通。由此，电流IL从输入端子IN通过PMOS晶体管Q1流向电感器L1，输出端子OUT的输出电位VOUT升高。此时，由于位于PMOS晶体管Q1的输出级的节点900的电位V900在接地电位VGND以上，所以从比较器COMP3对控制电路60(AND电路62)施加L电平。此时，由于信号S62成为L电平，所以NMOS晶体管Q2截止。
输出电位VOUT升高，当变得比三角波SAWOUT的电位VSAW大时，由于比较器COMP1的输出信号SC1变为高电平(H电平)(图2的时刻t2)，所以控制电路60使PMOS晶体管Q1截止。此时，由于电感器L1进行动作以使电流继续流，因此节点900的电位V900变得比接地电位VGND低。由此，从比较器COMP 3输出H电平，由于AND电路62的输出信号S62变为H电平，因此NMOS晶体管Q2导通。由此，通过NMOS晶体管Q2，电感器L1的一方端子被接地，因此随着输出端子OUT的输出电位VOUT下降，同时电流IL减小。
即，在重负载动作时，如图2所示，信号SC1是L电平时(PMOS晶体管Q1为导通时)，流过电感器L1的电流增大，信号S62是H电平时(NMOS晶体管Q2为导通时)，流过电感器L1的电流减小。
接着，对轻负载时的动作状态进行说明。
在轻负载动作时，和重负载动作时相比，流过电感器L1的电流IL整体上减小。因此，在图3，在时刻t3信号SC1变为H电平，NMOS晶体管Q2变为导通之后，如果电流IL减小，则电流IL比0[A]低，变为逆向流动。当电流IL逆向流动时，由于NMOS晶体管Q2的导通电阻，节点900的电位V900变为接地电位VGND以上。在该参照装置500中，如果通过比较器COMP3检测出节点900的电位V900变为接地电位VGND以上的状态，则信号S62变为L电平(图3的时刻t4)。由此，由于NMOS晶体管Q2截止，所以防止了时刻t4以后的电流IL的逆流。
如上述所说明的，根据该参照装置500，在轻负载动作时，虽然通过比较节点900的电位V900和接地电位VGND，从而检测出流过电感器L1的电流IL是逆向流动，但该检测精度不高。
其原因是，电流IL的逆向流动的检测受到比较器COMP3的偏置偏差的很大的影响。通常在开关调节器中，为提高效率，作为开关晶体管的NMOS晶体管Q2的导通电阻被设计得极小，因此节点900的电位V900变成很接近接地电位VGND的值。所以，容易受到比较器COMP3的偏置偏差的影响，尽管电位V900比接地电位VGND高，有时还是会发生比较器COMP3的输出不为L电平的情况。
下面，对本发明的各实施方式进行说明。在各实施方式的说明中，适当地参照上述的参照装置的结构。
<第一实施方式>
以下，对本发明的开关调节器的一个实施方式进行说明。本实施方式的开关调节器1和上述参照装置500一样，是将输入电位VIN(第1基准电位)变换为输出电位VOUT(＜VIN)的降压变换器。图4是本实施方式的开关调节器的电路图，对于与图1所示参照装置500相同的部分，赋予相同的标号，不进行重复说明。另外，接地电位VGND对应于本发明的第2基准电位。
[开关调节器的结构]
下面，主要着眼于与参照装置500的结构上的差异，对本实施方式的开关调节器1的结构进行说明。
开关调节器1与上述参照装置500相同，具有三角波产生电路10(第1信号生成部)、比较器COMP1(第1比较器)、以推挽形式被连接的两个晶体管(PMOS晶体管Q1(第1开关元件)、NMOS晶体管Q2(第2开关元件))、电感器L1、平滑电容器C1，作为开关调节器的基本结构与参照装置500相同。
另一方面，和参照装置500不同的是，开关调节器1具有缓冲器41、43、反相器42、44、比较器COMP 2(第2比较器)、复制电路20(第2信号生成部)、控制电路30(开关控制部)。与参照装置500相比较的其结构的不同点是以如下目的而设计的：使得轻负载动作时，流过电感器L1的电流IL的逆向流动的检测精密度比参照装置500高。
[三角波产生电路10的结构例]
三角波产生电路(SAW)10产生峰值电位为VH、底部电位为VL的规定频率的三角波SAWOUT(电位：VSAW)，关于该电路结构例将参照图5进行说明，但不限于图5所记载的三角波产生电路，本领域技术人员所知道的任何三角波产生电路都可以利用于本实施方式。
图5是表示三角波产生电路10的一个例子的电路图。图5所示的三角波产生电路10具有电流生成电路101、电容器C10、比较器COMP10、反相器15、NMOS晶体管Q15、Q16。
电流生成电路101具有：串联连接的PMOS晶体管Q12以及NMOS晶体管Q13、串联连接在PMOS晶体管Q12和电源线(电源电压VDD)之间的PMOS晶体管Q11、串联连接在NMOS晶体管Q13和接地之间的NMOS晶体管Q14。PMOS晶体管Q11以及NMOS晶体管Q14的栅极被施加后述的比较器COMP10的输出(控制电压)。
通过这样的结构，电流生成电路101根据从比较器COMP10所提供的控制电压而生成充放电用的电流。PMOS晶体管Q12、Q13的栅极分别被施加从未图示的偏压电路所输出的偏压VB1、VB2。由此，PMOS晶体管Q12以及NMOS晶体管Q13始终处于导通的状态。PMOS晶体管Q12以及NMOS晶体管Q13是作为噪声消除的目的而设置的。即PMOS晶体管Q12的源-漏极电阻或NMOS晶体管Q13的源-漏极间电阻，和后述的电容器C10的电容一起形成CR电路。由此，除去到三角波产生电路10内部的噪声。
此处，将PMOS晶体管Q12、Q13相互被连接的位置(共同漏极)的节点作为节点800(参照图5)。节点800上连接有一个端子接地的电容器C10。在电流生成电路101进行了充电动作的情况下，即，在PMOS晶体管Q11导通了的情况下，通过从该电流生成电路101所输出的电流，电容器C10被充电。由此，节点800的电位升高。即，形成三角波SAWOUT的上升线。此时，NMOS晶体管Q14截止。
另外，在电流生成电路101进行了放电动作的情况下，即，NMOS晶体管Q14导通了的情况下，储存在电容器C10中的电荷通过电流生成电路101向接地流出。由此，节点800的电位下降。即，形成三角波SAWOUT的下降线。此时，PMOS晶体管Q11截止。三角波产生电路10通过反复该充放电，来输出三角波SAWOUT。
NMOS晶体管Q15的漏极被施加三角波SAWOUT的成为底部电位的电位VL。NMOS晶体管Q15的栅极连接比较器COMP10的输出。NMOS晶体管Q16的漏极被施加三角波SAWOUT的成为峰值电位的电位VH。比较器COMP10的输出通过反相器15连接到NMOS晶体管Q16的栅极。
在比较器COMP，非反转输入端子和节点800连接，反转输入端子和NMOS晶体管Q15、Q16的源极连接。
在节点800的电位V800比电位VL高的期间，由于比较器COMP10输出H电平，所以电流生成电路101进行放电动作。即，NMOS晶体管Q14导通，在电容器C10中所储存的电荷流出。该放电动作持续到节点800的电位V800与电位VL一致，即，持续到被输入到比较器COMP10的两个电位一致。由此，生成底部电位为电位VL的三角波SAWOUT。
在节点800的电位V800比电位VH低的期间，由于比较器COMP10输出L电平，所以电流生成电路101进行充电动作。即，PMOS晶体管Q11导通，在电容器C10中存储电荷。该充电动作持续到节点800的电位V800和电位VH一致，即，持续到被输入到比较器COMP 10的两个电位一致。由此，生成峰值电位为电位VH的三角波SAWOUT。
[复制电路20的结构例]
下面，参照图4，说明作为第2信号生成部的复制电路20的结构例。
在图4，复制电路20是特别在开关调节器1的轻负载动作时，再现对流过电感器L1的电流IL的信号的波形进行了模拟的电位的电路。参照图4，复制电路20具有PMOS晶体管Q3(第3开关元件)、NMOS晶体管Q4(第4开关元件)、电阻R1(第1电阻元件)、电容器C2(第1电容器)、开关元件SW1(第5开关元件)。复制电路20在节点902(电位VREP)再现对流过电感器L1的电流IL的信号的波形进行了模拟的电位。为此，复制电路20作为整体，由根据PMOS晶体管Q3、NMOS晶体管Q4以及开关元件SW1的动作、电容器C2的高电位侧的节点902的电位VREP发生变化的CR电路构成。
另外，也可以使用MOS晶体管的电容作为电容器C2。节点902的电位VREP与本发明的参照电位对应。
在图4所示的复制电路20中，PMOS晶体管Q3的源极被连接到输入端子IN(输入电位VIN)，漏极被连接到节点901。PMOS晶体管Q3的栅极通过反相器42、44被连接到比较器COMP1的输出端。因此，PMOS晶体管Q3与PMOS晶体管Q1连动而动作(导通或截止)。
NMOS晶体管Q4的源极被提供接地电位VGND，漏极被连接到节点901。NMOS晶体管Q4的栅极上连接控制电路30内的NOR电路39的输出端。在开关调节器1中，NMOS晶体管Q2的栅极通过缓冲器43，同样地连接到NOR电路39的输出端，因此NMOS晶体管Q4与NMOS晶体管Q2连动而动作(导通或截止)。
电阻R1的一端连接节点901，另一端连接节点902。开关元件SW1的一端连接节点902，另一端连接输出端子VOUT。
开关元件SW1根据控制电路30内的NOR电路38的输出信号而进行动作。即，开关元件SW在NOR电路38的输出信号为H电平时导通，在NOR电路38的输出信号为L电平时截止。
关于复制电路20的动作，稍后叙述。
在开关调节器1中，比较器COMP 2将复制电路20中的电位VREP输入到非反转输入端子，并将输出电位VOUT输入到反转输入端子，输出与电位VREP和输出电位VOUT的比较结果对应的逻辑电平的信号SC2。该信号SC2被输入到控制电路30(反相器33)。
[控制电路30的结构例]
下面，参照图4，对作为开关控制部的控制电路30的结构例进行说明。
在实施方式所涉及的开关调节器1中，控制电路30所要求的功能是下面的两个功能F1、F2。只要满足以下功能F1、F2，则控制电路30的电路结构不限于图4所记载的电路例。
(功能F1)
控制电路30按照期间P1～P3，需进行依据下表1的控制。在实施方式所涉及的开关调节器1中，在各个期间对控制电路30的输入不一样，在重负载动作时，按照P1→P2→P1→P2→…的方式顺序地反复产生期间P1、P2。在轻负载动作时，按照P1→P2→P3→P1→…的方式顺序地反复产生期间P1～P3。
另外，在期间P3，信号SC2为“不定”的情况是指，由于对比较器COMP 2的反转输入端子以及非反转输入端子都输入输出电位VOUT，所以比较器COMP 2的输出信号SC2可能取H电平以及L电平中的任何一方的情况。
[表1]
期间 输入   控制结果
SC1  SC2 晶体管Q2、Q4 开关元件SW1
P1 L  (始终为H) 截止 截止
P2 H  H 导通 截止
P3  一旦变为L后，变得不定 截止 导通
(功能F2)
控制电路30在轻负载动作时变为期间P3后，即，在开关元件SW1导通之后，需要保持在此之前的控制结果，直到信号SC1再次变为L电平(直到返回期间P1)。
为满足上述功能F1、F2，在图4所示的例子中，控制电路30具有延迟电路31、反相器32、33、2输入的NAND电路34～37、2输入的NOR电路38、39。
延迟电路31以及反相器32被输入通过反相器42相对于信号SC1的电平被反转的电平的信号。NOR电路38、39构成控制电路30的输出部。NOR电路38的输出端被连接到开关元件SW1，开关元件SW1在NOR电路38的输出电平S38为H电平时导通，为L电平时截止。NOR电路39的输出端被连接到NMOS晶体管Q2、Q4的栅极。下面的说明中，所谓控制电路30的输出逻辑是指，NOR电路38、39的输出信号S38、39的逻辑电平。
另外，在图4所示的控制电路30中，为实现上述功能F2，在图4的控制电路30中，形成由NAND电路36、37构成的RS触发器(flip flop)，根据需要保持输出逻辑电平。
下面，对图4所记载的控制电路30，说明上述各个期间的动作。
首先，在期间P1，由于比较器COMP 1的输出信号SC1为L电平，所以通过反相器42向NOR电路38、39输入H电平，信号S38、S39均变为L电平。因此，如表1所示，NMOS晶体管Q2、Q4截止，开关元件SW1截止。
期间P2是比较器COMP 1的输出信号SC1变为H电平，并且，比较器COMP 2的输出信号SC2仍为H电平的期间。即，期间P2是在复制电路20内，虽然NMOS晶体管Q4开始导通，但是节点902的电位VREP仍然比输出电位VOUT高的期间。
在期间P2，在比较器COMP1的输出信号SC1被切换为H电平后，延迟电路30的延迟期间经过之前，由于延迟电路31的输出信号S31仍为H电平，所以RS触发器(NAND电路36、37)的输入信号S34、S35分别变为L电平、H电平，RS触发器的输出信号S36、S37分别变为H电平、L电平。其结果，信号S38、S39分别变为L电平、H电平。因此，如表1所示，NMOS晶体管Q2、Q4导通，开关元件SW1截止。
之后，当经过了延迟电路31的延迟期间时，延迟电路31的输出信号S31变为L电平，而RS触发器(NAND电路36、37)的输入信号S34、S35都变为H电平，控制电路30的输出逻辑被保持。即，信号S38、S39各自仍为L电平、H电平。
期间P3是比较器COMP1的输出信号SC1为H电平，并且比较器COMP 2的输出信号SC2暂时变为L信号之后的期间。即，期间P3是在复制电路20内，NMOS晶体管Q4导通以后，进入电容器C2的放电，节点902的电位VREP变得比输出电位VOUT低之后的期间。
在期间P3，在节点902的电位VREP比输出电位VOUT还低的情况下，比较器COMP2的输出信号SC2变为L电平。接着，RS触发器(NAND电路36、37)的输入信号S34、S35分别变为H电平、L电平，RS触发器的输出信号S36、S37分别变为L电平、H电平。其结果，信号S38、S39分别变为H电平、L电平。因此，如表1所示，开关元件SW1导通，NMOS晶体管Q2、Q4截止。
此处，一旦开关元件SW1导通，则比较器COMP2的非反转输入端子以及反转输入端子都被输入输出电位VOUT，因此其输出信号SC2的逻辑电平变为不定。所以，信号SC2有可能从L电平反转为H电平，但在该情况下，RS触发器(NAND电路36、37)的输入信号S34、S35都变为H电平，控制电路30的输出逻辑被保持。即，信号S38、S39各自被保持为仍为H电平、L电平。
该输出逻辑的保持被继续，直到比较器COMP1的输出信号SC1被切换为L电平，即，直到切换到期间P1，通过RS触发器的输入信号之一的信号S34的电平变化而被解除。
如以上所述，图4所示的控制电路30构成为同时满足上述两个功能F1、F2。
[复制电路20的动作]
下面，为了示出在开关调节器1的轻负载动作时，通过该复制电路20，可以再现流过电感器L1的电流IL的信号的波形的根据，参照图6说明复制电路20的动作。图6是用于说明复制电路20的动作的信号波形图，(a)为节点902的电位VREP，(b)表示电流IL。图6中，时刻t0～时刻t1的期间相当于表1中的期间P1，时刻t1～时刻t2的期间相当于表1中的期间P2。
下面，分(A)期间P1时、和(B)期间P2时，按顺序进行说明。另外，将电阻R1的电阻值设为R、电容器C2的电容设为C、电感器L1的电感设为L。
(A)期间P1时(输出电压VOUT＜电位VSAW时)
输出电压VOUT＜电位VSAW时，由于信号SC1变为L电平，因此PMOS晶体管Q1、Q3导通。另外，通过控制电路30的动作，NMOS晶体管Q4截止，开关元件SW1截止(参照表1)。因此，在复制电路20，电流从输入端子IN通过电阻R1流到电容器C2，电容器C2被充电。
另外，通过控制电路30的动作，在信号SC1即将切换为L电平之前(在期间P3)，开关元件SW1处于导通(参照表1)。因此，在信号SC1切换为L电平的时刻(图6的时刻t0)，节点902的电位VREP变为和输出电位VOUT相同。所以，开关元件SW1截止后的节点902的电位VREP变为下式(1)。
VREP＝(VIN-VOUT)·(1-exp(-t/CR))...(1)
另外，在式(1)，时刻t是以信号SC1变为L电平的时刻t0(参照图6)，即，开关元件SW1导通的时刻为基准。
根据上述式(1)，在以时刻t0为基准的较短期间内，电位VREP的变化率如下述式(2)。
dVREP/dt＝(VIN-VOUT)/CR exp(-t/CR)
(VIN-VOUT)/CR(t0)...(2)
因此，如图6(a)所示，电位VREP从时刻t0起，以输出端子VOUT为起点，以(VIN-VOUT)/CR的斜率变化。
另一方面，当输出电压VOUT＜电位VSAW时，如上所述，由于PMOS晶体管Q1导通，NMOS晶体管Q2截止，因此，从输入端子IN(输入电位VIN)朝向输出端子VOUT(输出电位VOUT)流过电感器L1的电流IL增大。该电流IL的变化率，可以表达为下述式(3)。
dIL(t)/dt＝(VIN-VOUT)/L...(3)
另外，通过控制电路30的动作，在信号SC1即将切换为L电平之前(在期间P3)，PMOS晶体管Q1为截止，并且NMOS晶体管Q2也为截止(参照表1)。因此，在信号SC1切换为L电平的时刻(图6的时刻t0)，电流IL为0[A]。因此，如图6(b)所示，电流IL是以0[A]为起点，从时刻t0开始以(VIN-VOUT)/L的斜率而变化。
比较上述(2)、(3)式可知，在期间P1(输出电压VOUT＜电位VSAW时)，复制电路20内的电位VREP、以及流过电感器L1的电流IL，都是以信号SC1变为L电平的时刻t0为基准，以与输入电位VIN和输出电位VOUT的差分(VIN-VOUT)成比例的斜率而变化的。
(B)期间P2时(输出电压VOUT≥电位VSAW时)
在期间P2，变为输出电压VOUT≥电位VSAW，信号SC1变为H电平，因此，PMOS晶体管Q1、Q3截止。另外，通过控制电路30的动作，NMOS晶体管Q2、Q4导通，开关元件SW1为截止(参照表1)。因此，在复制电路20，储存在电容器C2中的电荷通过电阻R1以及NMOS晶体管Q4向接地放电。
这里，若设NMOS晶体管Q4导通时刻(图6的时刻t1)的节点902的电位VREP为VREP_0，则其后的电位VREP可以用下述式(4)表示。
VREP＝VREP_0·exp(-t/CR)...(4)
另外，在式(4)中，时刻t以期间P2的开始时刻t1为基准。
此处，在开关调节器1的轻负载动作时，由于时刻t0到时刻t1的期间非常短，所以紧接着NMOS晶体管Q4导通之后的节点902的电位VREP_0变为非常接近输出电位VOUT的值。因此，根据上述式(4)，在以时刻t1为基准的较短期间内，电位VREP的变化率可以近似地按下述式(5)来表示。
dVREP/dt＝-(VREP_0/CR)·exp(-t/CR)
        -(VREP_0/CR)  (t0)
        -(VOUT/CR)    ...(5)
因此，如图6(a)所示，电位VREP从时刻t1开始以-(VOUT/CR)的斜率而变化。
另一方面，在期间P2，如上所述，由于PMOS晶体管Q1截止，NMOS晶体管Q2导通，所以从输入端子IN(输入电位：VIN)朝着输出端子VOUT(输出电位：VOUT)流过电感器L1的电流IL减小。该电流IL的变化率可以表示为下述式(6)。
dIL(t)/dt＝-VOUT/L ...(6)
因此，如图6(b)所示，电流IL从时刻t1开始以-VOUT/L的斜率变化。
比较上式(5)、(6)可知，在期间P2，复制电路20内的电位VREP和流过电感器L1的电流IL都以信号SC1成为H电平的时刻t1为基准，以与输出电位VOUT成比例的斜率变化。
进一步，参照图6进行说明。
如上所述，在时刻t0以后，电位VREP以输出电位VOUT为起点而变化，电流IL以0[A]为起点而变化。
之后，在时刻t0到时刻t1的期间(期间P1)，电位VREP与电流IL上升的斜率之比，与输入电位VIN和输出电位VOUT的值无关，而由CR与L之比决定。同样，在时刻t1到时刻t2的期间(期间P2)，电位VREP与电流IL下降的斜率之比，与输出电位VOUT的值无关，而由CR与L之比决定。
因此，在时刻t0之后，虽然电位VREP以及电流IL上升或者下降时的斜率的绝对值各不相同，但在期间P2的期间，电位VREP恢复到输出电位VOUT的时刻和，电流IL恢复到0[A]的时刻变得一致(图6的时刻t15)。另外，图6中，在时刻t15，由比较器COMP2检测出电位VREP＜输出电位VOUT，在这之后的时刻t2，比较器COMP2的比较结果被反映到控制电路30的输出，NMOS晶体管Q2截止。
如上，如参照图6所说明的，流过电感器L1的电流IL的信号波形通过复制电路20内的电位VREP被再现。因此，在实施方式所涉及的开关调节器1中，通过在比较器COMP2中比较电位VREP和输出电位VOUT，能够检测出电流IL为0[A]以下、即逆流的时刻。
[开关调节器的动作]
下面，参照图7和图8，分重负载动作时和轻负载动作时，对实施方式所涉及的开关调节器1的动作进行说明。图7是表示开关调节器1在重负载动作时的各部分的信号波形的时序图。图8是表示开关调节器1在轻负载动作时的各部分的信号波形的时序图。另外，在各图中，从时刻t0到时刻t1的期间为期间P1，时刻t1到时刻t2的期间为期间P2，时刻t2到时刻t3的期间为期间P3(仅图8)。
·重负载动作时
(期间P1)
在图7，当经过了时刻t0时，变为输出电压VOUT＜电位VSAW(图7(a))，比较器COMP1的输出信号SC1从H电平变化为L电平(图7(b))。由此，PMOS晶体管Q1、Q3导通。流过电感器L1的电流通过从输入端子IN通过PMOS晶体管Q1而流动的路径而增大(图7(d))。
在控制电路30，RS触发器(NAND电路36、37)的输入信号S34、S35都变为H电平(图7(g)、(h))。通过反相器42对NOR电路38、39输入H电平，信号S38、S39都为L电平(图7(i)、(c))。因此，NMOS晶体管Q2、Q4截止，开关元件SW1截止。
在复制电路20，电流从输入端子IN通过PMOS晶体管Q3以及电阻R1流到电容器C2，电容器C2被充电。因此，电位VREP与流过电感器L1的电流IL连动而升高(图7(e))。在重负载动作时，在期间P1，电位VREP比输出电位VOUT高，比较器COMP 2的输出信号SC2始终为H电平(图7(f))。
(期间P2)
在图7，当经过了时刻t1时，变为输出电压VOUT≥电位VSAW(图7(a))，比较器COMP 1的输出信号SC1从L电平变化为H电平(图7(b))。由此，PMOS晶体管Q1、Q3截止。
在控制电路30，时刻t1之后，延迟电路31的延迟期间经过之前的RS触发器(NAND电路36、37)的输入信号S34、S35分别变为L电平、H电平(图7(g)、(h))，因此信号S38、S39分别变为L电平、H电平(图7(i)、(c))。延迟电路31的延迟期间经过之后，信号S34变为H电平(图7(g)、(h))，但通过RS触发器的动作，信号S38、S39各自被保持为L电平、H电平。因此，在期间P2，NMOS晶体管Q2、Q4导通，开关元件SW1截止。随着NMOS晶体管Q2的导通，朝向输出端子VOUT方向的流过电感器L1的电流减小(图7(d))。
在复制电路20，储存在电容器C2中的电荷通过电阻R1以及NMOS晶体管Q4向接地放电。由此，电位VREP与流过电感器L1的电流IL连动而减小(图7(e))。重负载动作时，在期间P2，电位VREP比输出电位VOUT高，比较器COMP2的输出信号SC2始终为H电平(图7(f))。
如图7所示，在开关调节器1的重负载动作时，按顺序反复进行上述期间P1、P2的动作。
·轻负载动作时
(期间P1、P2)
在期间P1、P2，由于提供给各开关元件的逻辑电平与重负载动作时没有变化，因此如图8所示，轻负载动作时的期间P1、P2的各部分的动作和重负载动作时相同，但是，流过电感器L1的电流IL以及复制电路20内的电位VREP的信号波形与重负载动作时不同。
在图8，时刻t0(期间P1的开始时)之前，即，在期间P3，如后所述，由于开关元件SW1导通，所以电位VREP＝输出电位VOUT成立，并且，由于PMOS晶体管Q1以及NMOS晶体管Q2都截止，所以流过电感器L1的电流IL为0[A]。因此，如图8所示，时刻t0以后，电位VREP以输出电位VOUT为起点而变化，电流IL以0[A]为起点而变化(图8(d)、(e))。
之后，电流IL以及电位VREP在期间P1都上升，在期间P2都下降(图8(d)、(e))。并且，如参照图6所说明的，虽然电流IL以及电位VREP上升或者下降时的斜率的绝对值各不相同，但是，在期间P2，电位VREP恢复到输出电位VOUT的时刻和电流IL恢复到0[A]的时刻一致(图8的时刻t15)。另外，电位VREP＜输出电位VOUT成立的时刻t15和比较器COMP 2的输出信号SC2变化为L电平的时刻t2之差，由比较器COMP2的动作延迟而决定。
(期间P3)
在时刻t2，比较器COMP 1的输出信号仍为H电平(图8(b))，但是，电位VREP＜输出电位VOUT的状态的检测，被反映到比较器COMP2的输出。即，在时刻t2，比较器COMP 2的输出信号SC2变为L电平(图8(f))。
当比较器COMP2的输出信号SC2变为L电平时，在控制电路30中，RS触发器(NAND电路36、37)的输入信号S34、S35分别变为H电平、L电平(图8(g)、(h))，信号S38、S39分别变为H电平、L电平(图8(i)、(c))。因此，开关元件SW1导通，NMOS晶体管Q2、Q4截止。
当开关元件SW1导通时，比较器COMP2的非反转输入端子以及反转输入端子都被输入输出电位VOUT，因此在时刻t25，其输出信号SC2的逻辑电平变为不定(图8(f))。同样，信号S35的逻辑电平也变为不定(图8(h))。
在期间P3，由于比较器COMP 2的输出信号SC2的电平不定，因此有可能存在从L电平反转为H电平的情况，但在该情况下，RS触发器(NAND电路36、37)的输入信号S34、S35都变为H电平，控制电路30的输出逻辑被保持。因此，信号S38、S39分别被保持为仍然是H电平、L电平。(图8(i)、(c))。
该输出逻辑的保持被继续，直到比较器COMP1的输出信号SC1切换为L电平，即，直到切换到期间P1，通过RS触发器的输入信号之一的信号S34的电平变化而被解除。
如图8所示，在开关调节器1的轻负载动作时，按顺序反复进行上述期间P1～P3的动作。
如上所说明的，该实施方式所涉及的开关调节器1在复制电路20中生成对流过电感器L1的电流的波形进行了模拟的电位VREP，对该电位VREP和输出电位VOUT的比较结果进行监视。而且，开关调节器1尤其在轻负载动作时，根据该比较结果，检测出流过电感器L1的电流下降为0[A]以下的时刻，使NMOS晶体管Q2截止。因而，在该开关调节器1中，在轻负载动作时，由于流过电感器L1的电流向NMOS晶体管Q2逆流而引起的电力损耗，即，由于NMOS晶体管Q2的导通电阻而产生的电力损耗极小，效率高。
另外，在该开关调节器1中，基于较大的电位VREP来进行流过电感器L1的电流下降为0[A]以下的时刻的检测，因此，即使比较器COMP2存在偏置偏差，该偏置偏差给比较结果带来的影响也非常小。这点和比较器COMP3的偏置偏差给比较结果带来很大影响的参照装置500(参照图1)相比，有很大差异。而且，通过在对电源电位VDD(参照图6)未饱和的范围内增大复制电路20中的电位VREP，从而能够相对减小比较器COMP3的偏置偏差给比较结果带来的影响。
<第二实施方式>
下面，说明本发明的开关调节器的另一实施方式。图9是本实施方式的开关调节器2的电路图，对与图4所示的第一实施方式的开关调节器1相同的部位，赋予相同的标号，不进行重复说明。
第一实施方式所涉及的开关调节器1虽然效率非常高，但实际上，由于各个开关元件的动作定时的偏差、负载电流的变动等，即使在PMOS晶体管Q1以及NMOS晶体管Q2均截止之后，也有可能出现轻负载动作时流过电感器L1的电流IL没有完全成为0[A]的情况。在本实施方式的开关调节器2中，即使在轻负载动作时流过电感器L1的电流IL没有完全成为0[A]，也可以通过将能量保存在电感器L1中，以此来提高效率。
如图9所示，在该开关调节器2中，相对于第一实施方式的开关调节器1，追加了NMOS晶体管Q5(第6开关元件)和缓冲器44。如图9所示，NMOS晶体管Q5的漏极被连接到电感器L1的一端(输出端子VOUT侧的一端)，NMOS晶体管Q5的源极被连接到电感器L1的另一端。缓冲器44被连接在NMOS晶体管Q5的栅极和NOR电路38的输出端子之间。
该开关调节器2中，在期间P3，控制电路30的NOR电路38的输出信号S38变为H电平，开关元件SW1导通，与此同时，NMOS晶体管Q5导通。由此，在期间P3，即使尽管PMOS晶体管Q1以及NMOS晶体管Q2都截止、而流过电感器L1的电流IL没有完全变为0[A]，但NMOS晶体管Q5导通，形成通过电感器L1和NMOS晶体管Q5的源/漏极而产生的电流环，能量被保存在电感器L1内。此时，电感器L1的两端的电压是NMOS晶体管Q5的导通电阻和电流IL的乘积，因此很小，电流IL随时间的变化也小。
如上所述，根据本实施方式所涉及的开关调节器2，和前述第一实施方式的开关调节器1相比，能够进一步提高效率。
<第三实施方式>
下面，对本发明的开关调节器的另一实施方式进行说明。图10是本实施方式的开关调节器3的电路图，对于和已说明的开关调节器1、2相同的部位，赋予相同的标号，不进行重复说明。
如图8(d)所示，在第一实施方式所涉及的开关调节器1(开关调节器2也一样)中，在从期间P2向期间P3过渡时，在时刻t15～t25期间产生些微的逆向电流IL(IL＜0)。其原因在于，由于比较器COMP2的动作引起的延迟(在图8，延迟期间Δt＝t2-t15)，复制电路20内的电位VREP和输出电位VOUT的比较结果随着延迟而被输入到控制电路30，使NMOS晶体管Q2截止的时刻延迟。
因此，在本实施方式的开关调节器3中，为了防止比较器COMP2的动作的延迟引起的电流IL的逆流，通过使PMOS晶体管Q1以及NMOS晶体管Q2的动作延迟比较器COMP2的动作的延迟期间，从而使电流IL延迟。
鉴于上述观点，在该开关调节器3中，如图10所示，对于已说明的开关调节器2，在缓冲器41、43的前级分别追加延迟电路45、46(第1以及第2延迟元件)。于是，延迟电路45、46的延迟期间被设定为和比较器COMP2的动作引起的延迟期间相同。
接着，参照图11，说明本实施方式的开关调节器3的动作。图11是表示开关调节器3的轻负载动作时的各部分的信号波形的时序图。另外，在图11，和图8相同，从时刻t0到时刻t1的期间为期间P1，从时刻t1到时刻t2的期间为期间P2，从时刻t2到时刻t3的期间为期间P3。
图11中，在时刻t15，电位VREP＜输出电位VOUT成立，但该比较结果因为比较器COMP2的动作引起的延迟，不能立即反映到控制电路30的输出。之后，在从时刻t15开始经过了比较器COMP的延迟期间Δt(＝t2-t15)的时刻t2，比较器COMP 2的比较结果被反映到控制电路30的输出。其结果，在时刻t2，信号S39变为L电平(图11(c))，NMOS晶体管Q2截止。
另一方面，和第1实施方式所涉及的开关调节器1的情况相比，电流IL相对于电位VREP，只在延迟电路45、46的延迟期间Δt整体延迟，在时刻t2电流IL变为0[A](图11(d))。
因此，在本实施方式的开关调节器3中，虽然比较器COMP2的动作延迟，但是由于电流IL成为0[A]的时刻和NMOS晶体管Q2截止的时刻在时刻t2一致，所以与前述各个实施方式的情况相比，电流IL的逆流的发生被进一步防止。
如上所述，根据本实施方式的开关调节器3，和前述各实施方式的开关调节器相比，能够进一步抑制流过电感器L1的电流的逆流的发生。
以上详述了本发明的多个实施方式，但具体结构并不限于这些实施方式，还包括不脱离本发明的主旨的范围内的设计变更和其他的改变等。例如，作为本发明的开关调节器的实施方式，对降压变换器进行了说明，但并不限定于此，也可以适用于升压变换器。
另外，第一～第三实施方式所说明的各技术特征当然可以适当组合来应用。例如，第三实施方式的开关调节器3中的延迟电路45、46可适用于第1实施方式的开关调节器1。

Claims (5)

1.一种开关调节器，其特征在于，所述开关调节器具有：
产生三角波的第1信号生成部；
对输出电位和所述三角波的电位进行比较的第1比较器；
第1开关元件，其一端被设定为第1基准电位，另一端被连接在第1节点，并根据所述第1比较器的比较结果而动作；
第2开关元件，其一端被设定为比所述第1基准电位低的第2基准电位，另一端被连接在所述第1节点，并根据所述第1比较器的比较结果而动作；
设置在所述第1节点和输出端子之间的电感器；
第2信号生成部，其产生对流过所述电感器的电流的波形进行了模拟的参照电位的信号，至少使流过所述电感器的电流变成大致为0的时刻、与该参照电位和输出电位变为大致相同的时刻一致；以及
开关控制部，如果所述参照电位比输出电位低，则该开关控制部进行控制以使所述第1开关元件以及所述第2开关元件都变为截止状态。
2.根据权利要求1所述的开关调节器，其特征在于，
所述第2电位生成部具有：
第3开关元件，其一端被设定为所述第1基准电位，另一端被连接在第2节点，并与所述第1开关元件连动而动作；
第4开关元件，其一端被设定为所述第2基准电位，另一端被连接在所述第2节点，并与所述第2开关元件连动而动作；
被连接在所述第2节点的第一电阻元件；以及
第1电容器，其被连接在所述第1电阻元件上，并根据所述第3开关元件以及所述第4开关元件的动作而进行充放电，
将所述第1电容器的所述第1电阻元件侧端子的电位作为所述参照电位。
3.根据权利要求2所述的开关调节器，其特征在于，所述开关调节器具有：
第2比较器，其第1输入端子被输入所述参照电位，第2输入端子被输入所述输出电位；以及
第5开关元件，其设置在所述第1输入端子和所述输出端子之间，
当通过所述第2比较器检测出所述参照电位比所述输出电位低时，在该检测之后，所述开关控制部不管所述第2比较器的输出如何，都将所述第2开关元件以及所述第4开关元件保持在截止状态，并且将所述第5开关元件保持在导通状态。
4.根据权利要求1～3中的任何一项所述的开关调节器，其特征在于，所述开关调节器还具有被设置在所述电感器的两端的第6开关元件，
当所述参照电位比所述输出电位低时，所述第6开关元件导通。
5.根据权利要求3或4所述的开关调节器，其特征在于，所述开关调节器还具有：
使所述第1开关元件的动作延迟的第1延迟元件；以及
使所述第2开关元件的动作延迟的第2延迟元件，
所述第1延迟元件以及所述第2延迟元件的延迟期间被设定为和所述第2比较器的延迟期间大致相同。
CNA200710104444XA 2006-07-10 2007-04-20 开关调节器 Pending CN101106324A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006188814 2006-07-10
JP2006188814A JP4809147B2 (ja) 2006-07-10 2006-07-10 スイッチングレギュレータ

Publications (1)

Publication Number Publication Date
CN101106324A true CN101106324A (zh) 2008-01-16

Family

ID=38918557

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710104444XA Pending CN101106324A (zh) 2006-07-10 2007-04-20 开关调节器

Country Status (4)

Country Link
US (1) US7633278B2 (zh)
JP (1) JP4809147B2 (zh)
KR (1) KR20080005842A (zh)
CN (1) CN101106324A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108574423A (zh) * 2017-03-14 2018-09-25 瑞萨电子株式会社 开关系统
CN108696124A (zh) * 2017-04-06 2018-10-23 德州仪器公司 防止电感器电流反向的功率调节器
CN109314512A (zh) * 2018-08-31 2019-02-05 深圳市汇顶科技股份有限公司 逆流开关
CN111416519A (zh) * 2020-05-07 2020-07-14 矽力杰半导体技术(杭州)有限公司 电感电流重构电路、重构方法及应用其的功率变换器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151266B2 (ja) * 2007-06-20 2013-02-27 株式会社リコー スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法
JP4438879B2 (ja) * 2008-03-19 2010-03-24 Ｔｄｋ株式会社 同期整流型ｄｃ／ｄｃコンバータ
US8421425B1 (en) * 2009-10-05 2013-04-16 Adaptive Digital Power, Inc. Non-positive inductor current detector for step down switching regulators
DE102010013353A1 (de) * 2010-03-30 2011-10-06 Texas Instruments Deutschland Gmbh Schaltwandler-Steuerschaltung
JP5472052B2 (ja) * 2010-11-17 2014-04-16 株式会社デンソー 電力変換回路の駆動制御装置
DE102016210798B3 (de) * 2016-06-16 2017-11-23 Siemens Aktiengesellschaft Leistungshalbleiterschaltung
IT201700073773A1 (it) * 2017-07-05 2019-01-05 St Microelectronics Srl Modulo di controllo per un convertitore a commutazione a frequenza costante e metodo di controllo di un convertitore a commutazione
CN112018839B (zh) * 2020-07-29 2022-06-24 上海芯导电子科技股份有限公司 一种负载检测电路
US20220247312A1 (en) * 2021-01-29 2022-08-04 Hassan Ihs Dc-dc voltage control mode with seamless pfm and load-line operation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4595992A (en) * 1982-06-07 1986-06-17 Eaton Corporation Encoding and decoding device for narrow bandwidth coherent signals
US6310469B1 (en) * 2000-06-19 2001-10-30 Texas Instruments Incorporated System and method to detect synchronous switching regulator light load
JP4545525B2 (ja) * 2004-08-24 2010-09-15 ルネサスエレクトロニクス株式会社 直流電圧変換用の半導体集積回路およびスイッチング電源装置
JP4545576B2 (ja) * 2004-12-17 2010-09-15 Ｏｋｉセミコンダクタ株式会社 スイッチングレギュレータ
US7394231B2 (en) * 2005-02-08 2008-07-01 Linear Technology Corporation Current-mode control for switched step up-step down regulators

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108574423A (zh) * 2017-03-14 2018-09-25 瑞萨电子株式会社 开关系统
CN108574423B (zh) * 2017-03-14 2023-03-17 瑞萨电子株式会社 开关系统
CN108696124A (zh) * 2017-04-06 2018-10-23 德州仪器公司 防止电感器电流反向的功率调节器
CN108696124B (zh) * 2017-04-06 2022-09-13 德州仪器公司 防止电感器电流反向的功率调节器
CN109314512A (zh) * 2018-08-31 2019-02-05 深圳市汇顶科技股份有限公司 逆流开关
US11342913B2 (en) 2018-08-31 2022-05-24 Shenzhen GOODIX Technology Co., Ltd. Reverse current switch
CN111416519A (zh) * 2020-05-07 2020-07-14 矽力杰半导体技术(杭州)有限公司 电感电流重构电路、重构方法及应用其的功率变换器

Also Published As

Publication number Publication date
US7633278B2 (en) 2009-12-15
JP4809147B2 (ja) 2011-11-09
KR20080005842A (ko) 2008-01-15
JP2008017670A (ja) 2008-01-24
US20080007238A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
CN101106324A (zh) 开关调节器
CN101048930B (zh) 电荷泵电路
CN101369775B (zh) 电荷泵dc到dc转换器电路和方法
CN100372221C (zh) 电源电路及pwm装置
US20180026518A1 (en) Multi-Stage Multilevel DC-DC Step-Down Converter
EP2036194B1 (en) Three-phase low noise charge pump and method
CN101116246B (zh) 自定时开关调节器预驱动器
CN202406021U (zh) Dc-dc转换器
CN102043417A (zh) 低压降稳压器、直流对直流转换器以及低压降稳压方法
CN101335518A (zh) 半导体装置
CN101711081A (zh) Led驱动电路
CN104079167A (zh) 控制电路、开关电源和控制方法
CN107294385A (zh) 用于零电压转换功率转换器的自适应定时的方法和设备
CN107342685B (zh) Dcdc转换器
CN109274263A (zh) 操作用于同时生成正电压和负电压的多级电荷泵电路
CN103516206A (zh) 开关式电源及其操作方法
CN108055737A (zh) 一种升压dc-dc led恒流驱动电路
CN103872908A (zh) 电源系统及将电源进行分流以减小输出纹波的方法
CN101471603B (zh) 直流到直流降压转换器及纹波改善电路
CN114679036B (zh) 一种用于功率ldmos的高速栅极驱动电路
US10447161B2 (en) Inverting buck-boost power converter
CN104242629A (zh) 一种具有斜坡补偿功能的低压低功耗 pwm 比较器
CN106921294B (zh) 一种脉冲波调制和脉冲跳周期调制的切换电路和切换方法
TWI707529B (zh) 切換式電源轉換電路與切換電路
CN104410300A (zh) 同步整流驱动电路及电视机

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20080116

C20 Patent right or utility model deemed to be abandoned or is abandoned