CN101091171A - 运行在无线射频调试频率上的PCI Express装置的自动检测 - Google Patents

运行在无线射频调试频率上的PCI Express装置的自动检测 Download PDF

Info

Publication number
CN101091171A
CN101091171A CNA2005800450977A CN200580045097A CN101091171A CN 101091171 A CN101091171 A CN 101091171A CN A2005800450977 A CNA2005800450977 A CN A2005800450977A CN 200580045097 A CN200580045097 A CN 200580045097A CN 101091171 A CN101091171 A CN 101091171A
Authority
CN
China
Prior art keywords
frequency
state machine
receiver
character boundary
pci express
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800450977A
Other languages
English (en)
Other versions
CN100592278C (zh
Inventor
M·C·亨萨克
K·瓦迪维卢
A·W·马特维克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101091171A publication Critical patent/CN101091171A/zh
Application granted granted Critical
Publication of CN100592278C publication Critical patent/CN100592278C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026PCI express
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/10Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

描述一种检测服从PCI Express的端点装置的计算机系统。具体地说,所述计算机系统以第一频率为发射和接收电路计时并且启动训练序列。若端点装置成功地以第一频率训练,那么,该端点装置是服从PCI Express的。否则,计算机系统以第二频率启动另一个训练序列。

Description

运行在无线射频调试频率上的PCI Express装置的自动检测
技术领域
本发明涉及计算机系统设计领域。更具体地说,本发明涉及根端口,所述根端口检测附接装置是运行在PCI Express频率还是运行在替代的无线扩展频率。
背景技术
外围组件互联(PCI)是计算机总线设计标准,用于把外围组件连接到计算机。PCI总线一般在中央处理单元(CPU)、母板上的各种不同的其它芯片和插入PCI总线插槽连接器的卡片之间传递信号。但是,PCI总线与在计算机系统中实现的CPU芯片无关。因而,PCI总线适用于许多不同类型的计算机或其它高技术硬件。早期的PCI标准版本包括PCI 2.2和PCI-X。
PCI Express是第三代PCI体系结构。与它的前辈相比,PCI Express提供较宽的输入/输出(I/O)带宽。保持着传统PCI属性,诸如它的使用模型和软件接口。但是,以前的并行总线实现方案已经被链路至链路的串行接口代替。此外,利用被优先化和最优地输送到其目标的属性化分组来实现分离传输协议。
附图说明
图1是既支持服从PCI Express的装置又支持不服从PCI Express的装置的计算机系统的实施例。
图2是自动检测不服从PCI Express无线扩展装置的流程图的实施例。
图3是用于检测服从PCI Express的装置和不服从PCI的装置的实施例的框图。
具体实施方式
在以下的详细说明中,为了提供对本发明的透彻理解,提出了许多具体细节。但是,本专业的技术人员将会明白,可以在没有这些具体细节的情况下实施本发明。在其它实例中,将不详细描述众所周知的方法、程序、部件和电路,以免模糊本发明。
PCI Express体系结构一般包括多个层。例如,软件层产生PCIExpress读出和写入请求。耦合到软件层的事务层利用基于分组的分离事务协议把软件产生的请求输送到I/O装置。耦合到事务层的链路层把序列号和循环冗余码校验(CRC)号加到所述分组,以便建立高度可靠的数据传输机制。最后,耦合到链路层的物理层把分组输送到另一个PCI Express装置。
PCI Express1.0a规范支持2.5GHz频率。这个频率可以称作Genl频率。Gen1频率类似于无线2.4GHz频谱。其结果是,Gen1频率有可能产生对无线通信的射频(RF)干扰。
为了减小对无线端点的射频干扰,PCI Express端口的机制可能降低数据传输速率。作为实例,把所述数据传输速率降低到833兆赫(MHz)或所述Gen1频率的1/3。在以下的共同未决的申请中更详细地描述了降低数据传输速率的机制:序号10/629,967,题为“通过利用用于PCI Express互联的自适应数据速率调整的频谱整形来缓解射频干扰”。833兆赫传输速率亦称作无线扩展频率。
按照PCI Express1.0a规范的定义,仅仅与运行在无线扩展频率的装置通信的计算机系统不是服从PCI Express的装置。为了维持PCIExpress顺从性,能够与不服从PCI Express的装置进行通信的计算机系统还与服从PCI Express的装置通信。
图1描绘既能够与运行在Gen1频率的装置通信又能够与运行在无线扩展频率的装置通信的服从PCI Express的计算机系统。图1的计算机系统100包括处理器110、芯片组120和存储器150。涉及处理器110、芯片组120和存储器150的计算机系统100耦合到装置160。但是,计算机系统可以包括装置160。
在一个实施例中,装置160或者是服从PCI Express的装置或者是不服从PCI Express的装置。装置160到芯片组120的耦合可以包括在物理上把装置160耦合到芯片组120或以无线方式把装置160耦合到芯片组120。作为实例,芯片组120具有把数据发射到耦合的装置160的发射机和接收来自耦合的装置160的数据的接收机。如图中举例说明的,装置160还包括下面将更详细地讨论的端口170。
芯片组120耦合到处理器110、存储器150和装置160。图中以单一块的形式举例说明芯片组120;但是,芯片组120不限于此。实际上,芯片组120往往包括多个控制器集线器或集成电路。作为具体实例,芯片组120包括耦合到处理器110和存储器150的存储器控制器集线器(MCH)以及通过总线(诸如PCI Express)耦合到MCH和I/O装置的互联控制器集线器(ICH)(又称输入/输出集线器(IOH)。利用典型的存储器总线协议,芯片组120在处理器110和存储器150之间输送数据。
还在芯片组120中示出PCI Express开关130。在一个实施例中,PCI Express开关130调整由在芯片组120中提供的发射机发射的数据的频率。另外,PCI Express开关130可以调整它的接收机的时钟频率。例如,开关130把接收机时钟从Gen1频率调整到无线扩展频率。
在一个实施例中,也在芯片组120中举例说明的根端口140试图以Gen1频率建立与连接装置的通信。若在N次尝试之后通信不成功,那么,根端口140自动检测运行在无线扩展频率的连接装置。根端口140和PCI Express开关130可以是在PCI Express总线/协议中提供的物理层或任何其它层的一部分。
图2描绘用于自动检测运行在无线扩展频率的连接装置的算法的流程图。在一个实施例中,通过根端口140来实现所述算法。如上所述,在芯片组120中举例说明根端口140;但是,根端口140不限于此,还可以在单独的控制器集线器、集成电路、开关或外围总线的层次连接中的桥中提供根端口140。
在操作210中,根端口140试图以第一频率“训练”连接的端点装置。在第一实施例中,以第一频率发射数据。作为另一个实例,除了以第一频率发送数据之外,根端口接收机还以第一频率计时。作为一个具体实例,所述第一频率是Gen1频率。训练可以包括每一个装置的物理层的“K对齐锁定”和“位锁定”。但是,训练不限于此。例如,训练还可以包括交换训练序列。位锁定是指接收机通过识别位转变边沿来适当地锁到位流内的特定位的能力。K对齐锁定是指接收机确定位模式内的符号边界的能力。
在操作220中,若根端口140在X次尝试内能够训练端点装置,那么,端点装置是服从PCI Express的装置并且在操作270中终止链路协商。尝试的次数X可以是硬件默认的软件可编程值。另外,X可以是大于或等于1的整数。
但是,若根端口140不能在X次尝试内训练端点装置,那么,在操作230中接收机以第二频率计时。然后,接收机尝试以第二频率进行K对齐。作为具体实例,根端口140继续以第一频率传输/发射数据。在操作240中,接收机可以在Y次尝试中尝试以所述第二频率进行K对齐。尝试次数Y可以是硬件默认的软件可编程值并且是等于或大于1的整数。尝试次数X和Y两者还可以是在硬件中或在软件中以及在硬件和软件的任何组合中的预定的尝试次数。
然而,若在操作240中接收机不能以第二频率进行K对齐,那么,根端口140返回操作210并且再次尝试以第一频率训练端点装置。
另一方面,若接收机成功地以第二频率进行K对齐,那么,在操作250中把发射机调整到以第二频率发射数据。在操作260中,根端口140接着尝试在Z次尝试内以第二频率训练端点装置。因而,接收机尝试位锁定,亦即,适当地锁定到位流内的特定位并且尝试K对齐锁定,以便确定位模式内的符号边界。如以上关于X和Y所说明的,Z也可以是在硬件、软件或固件中实现的预定的或可编程的整数。
然而,若在操作260中接收机不能在Z次尝试内以第二频率训练端点装置,那么,根端口140返回操作210并且再次尝试以第一频率训练端点装置。否则,若接收机在Z次尝试内成功地以第二频率训练,那么,在操作270中,终止链路协商。
图3描绘用于检测服从PCI Express的装置和不服从PCI装置的装置的实施例的框图。图3包括无线扩展状态机305、接收电路接口310、接收物理接口320、时钟分割器330、多路复用器335、链路训练和状态状态机340、发射电路接口350、发射物理层360、锁相环365、时钟分割器370和多路复用器375。
接收电路接口310耦合到接收物理层320、时钟分割器330和多路复用器335。时钟分割器330耦合到多路复用器335。接收物理层320耦合到链路训练和状态状态机340。链路训练和状态状态机340和多路复用器335耦合到无线扩展状态机305。锁相环365耦合到时钟分割器370。时钟分割器370耦合到多路复用器375。多路复用器375耦合到链路训练和状态状态机340。
在一个实施例中,接收电路接口310从无线扩展端点接收信号。在另一个实施例中,接收电路接口310从PCI Express端点接收信号。接收电路接口310可以包括I/O缓冲区。输入到接收电路接口310的信号可以包括时钟和数据信号。在一个实施例中,从所述数据信号中提取时钟信号。接收电路接口310可以从所述信号中提取时钟并且把所述时钟发射到时钟分割器330和多路复用器335。接收电路接口3 10把数据发送到接收物理层320以便处理。随后,所述数据被从接收物理层320传送到链路训练和状态状态机340并且被传送到链路层。
从由端点装置接收的信号中提取的时钟可以具有Gen1频率。作为具体实例,时钟分割器330将所述时钟除以3。因而,到多路复用器335的输入可以是Gen1频率和无线扩展频率。无线扩展状态机305把信号传输到多路复用器335,以便选择从多路复用器335输出Gen1频率还是无线扩展频率。对于一个实施例,若无线扩展状态机305确定PCI Express装置耦合到接收电路接口310和发射电路接口350,那么,无线扩展状态机305选择Gen1频率。但是,若无线扩展状态机305确定无线扩展装置耦合到接收电路接口310和发射电路接口350,那么,可以通过无线扩展状态机305选定无线扩展频率。
除了选择接收机时钟之外,在一个实施例中,无线扩展状态机305还选择发射机时钟。显然,另一个状态机可以选择发射机时钟。无线扩展状态机305向多路复用器375提供选择信号。多路复用器375接收第一时钟和第二时钟作为输入。具有Gen1频率的时钟可以通过锁相环365产生。把具有Gen1频率的时钟提供给多路复用器375的第一输入端。由时钟分割器370的输出提供多路复用器375的第二输入。因而,在一个特定实施例中,多路复用器335的两个输入是Gen1频率和无线扩展频率,Gen1频率通过锁相环产生而无线扩展频率基于Gen1频率产生,亦即,Gen1频率除以3。
在另一个实施例中,无线扩展状态机305起初选择Gen1频率既作为接收机时钟又作为发射机时钟。但是,可以选择无线扩展频率或其它频率作为接收机和发射机的默认值,以及分别选择接收机和发射机时钟。接收物理层320接收具有Gen1频率的时钟。接收物理层320还从接收电路接口310接收数据。所述数据被以选定频率速率传送到链路训练和状态状态机340。
类似地,发射物理层360接收具有Gen1频率的时钟。把数据从链路层发射到可以包括状态状态机340的物理层。另外,以Gen1频率把数据发送到端点装置。作为实例,由链路层产生发送到端点装置的数据。发射电路接口350可以包括I/O缓冲区,用以把数据发送到端点装置。
从端点装置接收数据之后,接收物理层320以及链路训练和状态状态机340尝试以Gen1频率训练端点装置。由链路训练和状态状态机340启动训练。若接收物理层320以及链路训练和状态状态机340成功地以Gen1频率训练端点装置,那么,链路训练和状态状态340向无线扩展状态机305提供信号,使无线扩展状态机305知道所述端点装置是服从PCI Express的装置。因此,无线扩展状态机305将继续为多路复用器335和375选择具有Gen1频率的时钟。
但是,若接收物理层320以及链路训练和状态状态机340不能以Gen1速率训练端点装置,那么,无线扩展状态机305可以为多路复用器335选择无线扩展时钟输入。然后,接收物理层320以及链路训练和状态状态机340可以尝试对所述数据进行K对齐。例如,接收物理层320可以通过寻找COM符号来确定位模式内的符号边界。COM符号可以是位序列内唯一的K代码。若接收物理层320以及链路训练和状态状态机340成功地对所述数据进行K对齐,那么,链路训练和状态状态机340可以为多路复用器375选择无线扩展时钟并且尝试以所述无线扩展速率训练端点装置。
在上述说明书中,已经参照其特定的示范性实施例描述了本发明。但是,显然,可以对其进行各种不同的修改和改变而不偏离后附权利要求书所提出的本发明的更广泛的精神和范围。因此,应该认为所述说明书和附图是示范性的而不是限制性的意见。

Claims (28)

1.一种计算机系统,它包括:
处理器;和
耦合到所述处理器的芯片组,所述芯片组支持以第一频率与服从PCI Express的装置进行通信,其中若所述芯片组不能以第一频率与所述装置进行通信,那么,所述芯片组将以第二频率与装置进行通信。
2.如权利要求1所述的计算机系统,其中所述芯片组包括在以所述第一频率发送数据和以所述第二频率发送数据之间选择的开关。
3.如权利要求1所述的计算机系统,其中所述开关包括根端口,所述根端口实现自动检测以所述第二频率通信的不服从PCI Express的装置的算法。
4.如权利要求1所述的计算机系统,其中所述第一频率是2.5GHz。
5.如权利要求1所述的计算机系统,其中所述第二频率是所述第一频率速率的1/3。
6.一种计算机系统,它包括:
微处理器;
耦合到所述微处理器的控制器集线器;和
以无线方式耦合到所述控制器集线器的装置;
所述控制器集线器具有带发射机和接收机的根端口,其中所述根端口试图以所述装置传输数据的第一频率识别位转变边沿和确定符号边界,并且在不能以第一频率识别位转变边沿和确定符号边界时,所述根端口控制所述接收机以便尝试以第二频率确定符号边界。
7.如权利要求6所述的计算机系统,其中所述控制器集线器还包括:
锁相环,用以产生所述第一频率的第一时钟信号;
时钟分割器,用以将所述第一时钟信号除以整数,以便产生所述第二频率的第二时钟信号;
无线扩展状态机,用以在不能以所述第一频率识别位转变边沿和确定符号边界时提供第一信号;和
多路复用器,用以至少为所述接收机在所述第一和第二时钟频率之间选择,其中通过默认选定所述第一时钟信号,而若由所述无线扩展状态机提供所述第一信号,则选定所述第二时钟信号。
8.如权利要求6所述的计算机系统,其中所述第一频率是2.5GHz的倍数,而所述第二频率是所述第一频率的1/3。
9.如权利要求6所述的计算机系统,其中若所述接收机以所述第二频率确定符号边界,则把所述发射机控制到所述第二频率。
10.一种装置,它包括:
用以接收数据的接收电路接口;
接收物理层,它耦合到所述接收电路接口,以便寻找位模式;和
第一状态机,它耦合到所述接收物理层,以便检测连接到所述接收电路接口的端点装置。
11.如权利要求10所述的设备,还包括:
第二状态机,它耦合到所述第一状态机,以便为所述接收物理层选择第一输入时钟。
12.如权利要求11所述的设备,其中所述第二状态机为发射物理层选择第一输入时钟。
13.如权利要求12所述的设备,其中发射电路接口耦合到所述发射物理层,以便将数据发射到所述端点装置。
14.如权利要求10所述的设备,其中所述第一状态机确定所述端点装置是不是服从PCI Express的。
15.如权利要求14所述的设备,其中若所述端点装置不是服从PCI Express的,则所述第二状态机为所述接收物理层选择第二输入时钟。
16.如权利要求15所述的设备,其中所述接收物理层试图以所述第二输入时钟的频率确定与数据位模式的符号边界。
17.如权利要求16所述的设备,其中若所述接收物理层以所述第二输入时钟的频率确定与所述数据位模式的符号边界,则所述第二状态机为所述发射物理层选择第二输入时钟。
18.如权利要求17所述的设备,其中所述第一状态机确定所述端点装置是否正以833兆赫频率运行。
19.一种方法,包括:
从PCI Express端口中的发射机以第一频率发送数据;
以所述第一频率为接收机计时;
尝试锁定到位流中的特定位并且识别由接收机以第一频率接收的位模式中的符号边界;和
若在N次尝试之后所述接收机未锁定到所述位流中的特定位并且所述接收机未识别所述位模式中的符号边界,则以第二频率为所述接收机计时,其中N是大于1的整数。
20.如权利要求19所述的方法,还包括若所述接收机锁定到位流中的特定位上并且所述接收机识别由所述接收机接收的位模式中的符号边界,则完成链路协商。
21.如权利要求19所述的方法,其中通过识别唯一符号来确定位模式中的符号边界。
22.如权利要求19所述的方法,还包括:
尝试以所述第二频率确定位模式内的符号边界。
23.如权利要求22所述的方法,还包括:
若在N次尝试内试图以所述第二频率确定位模式内的符号边界的尝试不成功,则尝试以所述第一频率确定位模式内的符号边界;和
若试图以所述第二频率确定位模式内的符号边界的尝试成功,则从所述发射机以所述第二频率发送数据。
24.如权利要求23所述的方法,还包括:
以所述第二频率执行训练序列。
25.如权利要求24所述的方法,还包括:
若所述PCI Express端口不能以所述第二频率训练,则以所述第一频率执行训练序列。
26.如权利要求24所述的方法,还包括:
若所述PCI Express端口以所述第二频率训练,则完成链路协商。
27.如权利要求19所述的方法,其中所述第一频率是2.5GHz。
28.如权利要求19所述的方法,其中所述第二频率小于所述第一频率。
CN200580045097A 2004-12-29 2005-12-19 运行在无线射频调试频率上的PCI Express装置的自动检测 Expired - Fee Related CN100592278C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/026,968 2004-12-29
US11/026,968 US8041844B2 (en) 2004-12-29 2004-12-29 Autodetection of a PCI express device operating at a wireless RF mitigation frequency

Publications (2)

Publication Number Publication Date
CN101091171A true CN101091171A (zh) 2007-12-19
CN100592278C CN100592278C (zh) 2010-02-24

Family

ID=36168378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580045097A Expired - Fee Related CN100592278C (zh) 2004-12-29 2005-12-19 运行在无线射频调试频率上的PCI Express装置的自动检测

Country Status (5)

Country Link
US (2) US8041844B2 (zh)
CN (1) CN100592278C (zh)
DE (1) DE112005003286B4 (zh)
TW (1) TWI313816B (zh)
WO (1) WO2006071665A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109213268A (zh) * 2017-07-04 2019-01-15 佛山市顺德区顺达电脑厂有限公司 服务器机柜系统及其讯号传输频率调整方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8041844B2 (en) 2004-12-29 2011-10-18 Intel Corporation Autodetection of a PCI express device operating at a wireless RF mitigation frequency
US8050290B2 (en) * 2007-05-16 2011-11-01 Wilocity, Ltd. Wireless peripheral interconnect bus
US9075926B2 (en) 2007-07-19 2015-07-07 Qualcomm Incorporated Distributed interconnect bus apparatus
DE112008004033T5 (de) * 2008-10-09 2012-01-19 Numonyx B.V. Virtualisiertes Ecc Nand
CN102129762B (zh) * 2010-12-23 2012-12-26 泉州市明佳电子科技有限公司 车用遥控系统双向主机射频板的调试装置
US20120324139A1 (en) * 2011-06-14 2012-12-20 Advanced Micro Devices, Inc. Wireless communication for point-to-point serial link protocol
US9891653B2 (en) 2015-06-15 2018-02-13 Altera Corporation Techniques for clock rate changes during data rate changes in an integrated circuit (IC)
US20170280385A1 (en) * 2016-03-23 2017-09-28 Qualcomm Incorporated Link speed control systems for power optimization
WO2018140045A1 (en) * 2017-01-28 2018-08-02 Hewlett-Packard Development Company, L.P. Adaptable connector with external i/o port
US20230229619A1 (en) * 2022-01-20 2023-07-20 Mediatek Inc. Dynamic pcie speed-adjusting method and wireless device and user equipment thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409687A (en) * 1978-10-30 1983-10-11 General Electric Company Arrangement and method for establishing radio communication in a system
US5483676A (en) * 1988-08-04 1996-01-09 Norand Corporation Mobile radio data communication system and method
US5490209A (en) * 1994-02-09 1996-02-06 Harris Corporation Autobaud rate detection mechanism
EP0759055B1 (en) * 1994-04-18 1998-07-22 International Business Machines Corporation Wireless optical communication system with adaptive data rate
US5729557A (en) * 1995-10-12 1998-03-17 Pacific Communication Systems, Inc. Cellular communication system with multiple code rates
US5914959A (en) * 1996-10-31 1999-06-22 Glenayre Electronics, Inc. Digital communications system having an automatically selectable transmission rate
US6081700A (en) * 1996-12-17 2000-06-27 Motorola, Inc. Radio having a self-tuning antenna and method thereof
US5764111A (en) * 1997-02-18 1998-06-09 Motorola Inc. Voltage controlled ring oscillator frequency multiplier
US6295563B1 (en) * 1998-01-30 2001-09-25 Unisys Corporation Control system for recreating of data output clock frequency which matches data input clock frequency during data transferring
US6175752B1 (en) * 1998-04-30 2001-01-16 Therasense, Inc. Analyte monitoring device and methods of use
US6442628B1 (en) * 1998-05-01 2002-08-27 Adaptec, Inc. Method and system for automatically determining maximum data throughput over a bus
US6438159B1 (en) * 1999-02-16 2002-08-20 Maxtor Corporation Method and apparatus for margining error rate of multi-drop data buses
US6690949B1 (en) * 1999-09-30 2004-02-10 Skyworks Solutions, Inc. System and process for supporting multiple wireless standards with a single circuit architecture
US6680970B1 (en) 2000-05-23 2004-01-20 Hewlett-Packard Development Company, L.P. Statistical methods and systems for data rate detection for multi-speed embedded clock serial receivers
US6708239B1 (en) * 2000-12-08 2004-03-16 The Boeing Company Network device interface for digitally interfacing data channels to a controller via a network
US6901265B2 (en) * 2001-04-25 2005-05-31 Parthus (Uk) Limited Mobile communication apparatus
US7227891B2 (en) * 2001-11-05 2007-06-05 Agere Systems Inc. Transceiver employing training-while-working mode
US7346012B2 (en) * 2002-12-13 2008-03-18 Tioga Technologies Ltd. Transceiver with accelerated echo canceller convergence
CA2424213C (en) 2003-03-31 2007-06-12 Research In Motion Limited Bit rate matching system and method
US7076033B2 (en) * 2003-03-31 2006-07-11 Research In Motion Limited Bit rate matching system and method
US7373498B2 (en) * 2003-12-23 2008-05-13 Intel Corporation Method and apparatus for updating a system configuration through an active or passive update
US7395363B2 (en) * 2004-09-09 2008-07-01 Intel Corporation Methods and apparatus for multiple bit rate serial communication
US7191255B2 (en) 2004-10-27 2007-03-13 Intel Corporation Transaction layer link down handling for PCI express
US7580696B2 (en) * 2004-12-14 2009-08-25 Lear Corporation Self-aligning vehicular transmitter system
US8041844B2 (en) 2004-12-29 2011-10-18 Intel Corporation Autodetection of a PCI express device operating at a wireless RF mitigation frequency

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109213268A (zh) * 2017-07-04 2019-01-15 佛山市顺德区顺达电脑厂有限公司 服务器机柜系统及其讯号传输频率调整方法

Also Published As

Publication number Publication date
CN100592278C (zh) 2010-02-24
US20110289241A1 (en) 2011-11-24
TW200636489A (en) 2006-10-16
DE112005003286T5 (de) 2007-11-22
WO2006071665A3 (en) 2006-09-28
TWI313816B (en) 2009-08-21
DE112005003286B4 (de) 2012-01-05
US20060143338A1 (en) 2006-06-29
WO2006071665A2 (en) 2006-07-06
US8041844B2 (en) 2011-10-18

Similar Documents

Publication Publication Date Title
CN100592278C (zh) 运行在无线射频调试频率上的PCI Express装置的自动检测
KR100968641B1 (ko) 점-대-점 링크 협의 방법, 디바이스, 집적 회로 및 전자시스템
CN104322033A (zh) 使用第二协议的扩展功能结构来控制第一协议的物理链路
US8374321B2 (en) Bit rate matching system and method
US9524265B2 (en) Providing a serial protocol for a bidirectional serial interconnect
US6157689A (en) Automatic speed detection for asynchronous serial communications
EP3695320B1 (en) Low power pcie
US20210390074A1 (en) Interface device and method of operating the same
EP0678828B1 (en) Ic card reader/writer and its control method
US8990457B2 (en) Serial communication device with MAC, a mask circuit, and buffer that conforms to serial media independent interface (SMII) in order to reduce power consumption
WO1992015158A1 (en) Method and apparatus for high speed parallel communications
US5721891A (en) Detection of N length bit serial communication stream
CN207369020U (zh) 一种射频前端芯片
US20230176989A1 (en) Semiconductor device and system including the same
US20220374319A1 (en) Peripheral component interconnect express device and operating method thereof
CN111624915A (zh) 一种上位机通过串口唤醒微控制器的方法
US20140035633A1 (en) Autonomous initialization method of facing port of semiconductor integrated circuit and semiconductor integrated circuit
CN117370245A (zh) 适用于usb3降速桥的速率适配系统及usb3降速桥
CN116436489A (zh) 一种半双工模式下的uart交互系统及其方法
JP2004287533A (ja) Usbデバイスコントローラ
JP2001043181A (ja) マイクロコンピュータ間の通信方法
JP2003199954A (ja) パチンコ機の通信方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100224