TWI313816B - Computer system to train a receiver, method of clocking a receiver and a transmitter, apparatus to determine boundaries of data, and apparatus to communicate with computer system devices - Google Patents
Computer system to train a receiver, method of clocking a receiver and a transmitter, apparatus to determine boundaries of data, and apparatus to communicate with computer system devices Download PDFInfo
- Publication number
- TWI313816B TWI313816B TW094146175A TW94146175A TWI313816B TW I313816 B TWI313816 B TW I313816B TW 094146175 A TW094146175 A TW 094146175A TW 94146175 A TW94146175 A TW 94146175A TW I313816 B TWI313816 B TW I313816B
- Authority
- TW
- Taiwan
- Prior art keywords
- frequency
- receiver
- logic component
- clock
- transmitter
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mobile Radio Communication Systems (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
Description
1313816 九、發明說明: 【發明所屬之技術領域】 發明領域 本發明係關於電腦系統設計領域。尤其是,本發明仏 5關於一種根埠,其檢測一附帶裝置是否以一週邊構件互= 快速(PCI Express)頻率或一不同的無線延伸頻率操作。 【先前技術;J 發明背景 週邊構件互連(PCI)是一種用以連接週邊構件至電腦之 10電腦匯流排設計標準。一週邊構件互連匯流排一般引導在 一中央處理單it(CPU)、於主機板上之各種其他晶片、以及 被塞進入週邊構件互連匯流排溝槽連接器之插卡之間的信 號但疋,5亥週邊構件互連匯流排,是無關於在電腦系統 中被執行之CPU晶片。因此,該週邊構件互連匯流排是適 15用於許多不同種類之電腦或其他高技術硬體之使用。早先 的週邊構件互連標準版本包含ρα_2.Μσρα_χ。 週邊構件互連快速(PCI Express)結構是週邊構件互連 PCI結構之第三代。週邊構件互連快速結構比其前代提供較 南的輪入/輸出(I/O)頻寬。傳統PCI特質,例如,其之使用 2〇拉式和軟體界面,被保持。但是,該先前併接之匯流排製 作已經被一種鏈路_至_鏈路串接界面所取代。進一步地,一 種分擔處理協定被製作而具有被優先處理且最佳地被傳送 至它們目標之具特質的封包。 1313816
C ^^明内J 本發明揭露一種電腦系統,其包含··一處理器;以及 一耦合至該處理器之晶片組,該晶片組支援以第一頻率與 一週邊構件互連快速縣絲置之軌,其巾如果該晶片 5組無法以該第一頻率與裝置通訊的話,則該晶片組以第二 頻率與該裝置通訊。 圖式簡單說明 第1圖是一電腦系統實施例,其支援週邊構件互連快速 順應式裝置以及麵邊構件互連(非·週邊構件互連快速)順 10 應式裝置兩者。 、 第2圖是自動檢測非-週邊構件互連快速順應式無線延 伸裝置之實施例的流程圖。 第3圖疋用以檢測週邊構件互連快速順應式裝置和非_ 週邊構件互連快速順應式裝置實施例之方塊圖。 15 【"5^ 方:55γ 】
毕父1土貝%例之詳細說明 於下面的詳細說明中,許多特定細節被設定以便提供 對本發明的完全了解。但是,熟習本技術者應明白 明=被實施Μ必這些特定細節。於其他實财,衫 地被說明。 方法、步驟、構相及電路不詳細 成 求 主之 =構件互連快連結構—般是由多數個結構層所構 例如—㈣層產_邊構件互連快速讀姊寫入要 4合至該軟體層之處理層’其使用一種封包為 20 1313816 分擔處理協定而輸送該軟體產生要求至ι/ο裝置。被耦合至 該處理層之一鏈路層增加序列數碼以及一週期冗位檢查 (CRC)數瑪至該等封包以產生一高度可靠的資料轉移機 構。最後,被耦合至該鏈路層之一實體構件層輸送該等封 5 包至另一週邊構件互連快速裝置。 該週邊構件互連快速l‘0a規格支援2.5G赫茲(GHz)之步貝 率。這頻率可被稱為Genl頻率。該Genl頻率是相似於無線 2·4 GHz之頻譜。結果,該Genl頻率可能因無線通訊而導致 無線電頻率(RF)干擾。 10 為降低一無線端點之RF干擾,於週邊構件互連快迷接 埠中之機構可減低該資料轉移率。作為一範例,該資料轉 移率被降低至833百萬赫茲(MHz),或1/3 Genl頻率。在桿 題為“藉由使用適應資料率調整之頻譜成型以供用於週邊 構件快速互連之RF干擾減緩,,,序號為1〇/629 967的待決專 15利申請案中,更詳細地說明為降低資料轉移率之機構。該 833 MHz轉移速率同時也是習知的無線延伸頻率。 μ 利用週邊構件互連快速j · 〇 a規格之定義,僅與以無線延 伸頻率操作之一袭置通訊的電腦系統不是週邊構件互連快 速順應式。為保持週邊構件互連快速之順應性,能夠與 2〇週邊構件互連快速順應式裳置通訊之電腦系統同時也可斑 週邊構件互連快速順應式裝置通訊。 /、 第1圖展示-種週邊構件互連快速順應式電腦系統,盆 :夠”在Genl頻率麵作之裝置和在該無線延伸頻率操作之 I置兩者通訊。第1圖之電腦系統100包含-處理器11〇、— 1313816 晶片組120、以及一記憶體150。電腦系統1〇〇,其相關於處 理器110、晶片組120以及記憶體15〇,被耦合至裝置16〇。 但是,一電腦系統可包含裝置16〇。 於一實施例中,裝置160是任一的週邊構件互連快迷順 5應式或非-週邊構件互連快速順應式裝置。耦合裝置16〇至 曰曰片組120可包含貫體耦合裝置160至晶片組120或無線地 耗合裝置160至晶片組12〇。作為一範例,晶片組120具有— #送器以發送資料至裝置刚以及—接收器以自被耗合之 裝置160接收資料。裝置160,如所展示地,其進一步地包 10含接埠170,其將於下面更詳細地討論。 晶片組120被耦合至處理器11〇、記憶體15〇以及裝置 160。晶片組120被展示如一單一區塊;但是,晶片組12〇不 ^:此限制。實際上,晶片組12〇通常包含多數個控制器集線 器或積體電路。作為-特定範例,晶片組12(3包含被搞合至 15處理器110和記憶體150之一記憶體控㈣器集線器(MCH), • 以及—互連控制器集線器(ICH),同時也被稱為-輸入/輸出 . 祕器(I〇H),其經由匯流排(例如,週邊構件互連快速)被 _合至該MCH和I/Q裝置。制—般的記賴匯流排協定, 晶片組120在處理器110和記憶體15〇之間傳送資料。 2〇 ㈣被展示於晶片組120中有週邊構件互連快速切換 器130。於-實施例中,週邊構件互連快速切換器13〇調整 由-呈現於晶片組12〇中之發送器被發送之資料的頻率。此 外’該週邊構件互連快速切換器⑽可調整其接收器之時脈 頻率。例如,該切換器130調整該接收器時脈而自Genl頻率 1313816 調整為無線延伸頻率。 於一實施例中’根埠140,同時也被展示於晶片組12〇 中’嘗試以Genl頻率建立與一被連接之裝置的通訊。如果 在N次嘗試之後,該通訊不成功,則根埠14〇自動檢測以一 5無線延伸頻率操作之被連接裝置。該根埠140和週邊構件互 連快速切換器130可以是實體層之部份或呈現於週邊構件 互連快速匯流排/協定中之任何其他層。 第2圖展示用於自動檢測以一無線延伸頻率操作之被 連接裝置的演算法流程圖。於一實施例中,該演算法利用 1〇根埠140被執行。如上面之說明,根埠140被展示於晶片組 120中;但是,根埠14〇不受此限制,因根埠14〇同時也可呈 現於一週邊匯流排匯流排之階級連接中之分別控制器集線 器、積體電路、開關、或電橋。
於操作210中,根埠140嘗試以第一頻率而“訓練,,—被 連接之端點裝置。於一第一實施例中,資料以第一頻率被 毛C另範例中,除了以弟一頻率發送資料之外,該根 淳接收器同時也以第—頻率被加時脈。—特定範例中,該 第一頻率是Genl頻率。訓練可包含各個裝置的實體層之一 “位元鎖定,,以及-‘‘K對齊鎖定,,。但是訓練是不受此限制。 例如,訓練同時也可包含交換訓練序列。位元鎖定係關於 該接收器藉由辨識位元轉換邊緣而適當地鎖定一位元流之 内心定位元之能力。罐齊鎖定係關於該接m仪在位元 樣型之内的符號邊界之能力。 如果根埠M0能夠於操作220中在枝嘗試之内訓練端 1313816 點裝置,則該端點裝置是週邊構件互連快速順應式並且該 鏈接協商被終止於操作270中。則嘗試次數,X,可以是具 有一硬體原定之軟體可程控數值。更進一步地,X可以是大 於1或等於1之整數。 5 但是,如果根琿140不能夠在X次嘗試之内訓練該端點 裝置,則接收器在操作230中以第二頻率被時脈化。該接收 器接著以第二頻率嘗試K對齊。於一特定範例中,根璋140 繼續以第一頻率輸送/發送資料。該接收器可在操作240中 以第二頻率嘗試Y次K-對齊。該嘗試數量,Y,可以是具有 10 一硬體原定之軟體可程控數值,以及等於或大於1之整數。 嘗試數目X和Y兩者也可以是硬體或軟體之預定的嘗試數 目,以及硬體和軟體任何組合之嘗試數目。 然而,如果該接收器無法於操作240中以第二頻率進行 K-對齊,則該根埠140返回至操作210並且再次嘗試以第一 15 頻率訓練該端點裝置。 另一方面,如果接收器以第二頻率成功地進行K-對 齊,則該發送器被調整而於操作250中以第二頻率發送資 料。根埠140接著於操作260中嘗試在Z次嘗試之内以第二頻 率訓練該端點裝置。因此,該接收器嘗試位元-鎖定,亦即, 20 適當地鎖定,在一位元-串流内之特定位元,並且嘗試K-對 齊鎖定以判定在一位元樣型之内的符號邊界。如上面所 述,X和Y,Z同時也可以是被製作於硬體、軟體、或軔體 中之一預定或可程控整數。 然而,如果接收器無法於操作260中以第二頻率在Z次 10 1313816 嘗試之端點裝置,則該根41操作別並 且再次嘗試以第一頻率訓練該端點裝置。此外,如果該接 收器成功地以第二頻率在z次嘗試之内訓練該端點震置峋 該鏈接協商於操作270被終止。 5 第3®展Μ於檢顏邊構件互連快速順應式和非-週 邊構件互連快速順應式裝置之一農置的實施例方塊圖。第3 圖包含-無線延伸狀態機器3〇5、_接收電路界面31〇、一 接收實體界面320、一時脈除頻器33〇、一多工器幻5、一鏈 接訓練及狀態機器34〇、一發送電路界面35〇、—發送實體 Η)層360、-鎖相迴路365、—時脈除頻器37〇、以及一多工器 375 〇 ° 接收電路界面310被龄至接收實體層32G、時脈除頻 器330、以及多工器335。時脈除頻器330被搞合至多工器 335。接收實體層32〇_合至鏈接訓練和狀態機器34〇。鍵 15接訓練和狀態機器34〇以及多工器335被搞合至無線延伸狀 態機器3〇5。鎖相迴路365被輕合至時脈除頻器勝時脈除 頻器37〇_合至多工器375。多工器合至鍵接訓練 及狀態機器340。 於-實施财’接收電路界面31()自—無線延伸端點而 接收-信號。於另-實施例中,接收電路界面灿自—週邊 構件互連快速結構端點輯收1號。接收電路界面31〇可 包含一1/0缓衝器。輸入至接枚電路界面3K)之信號可包含 -時脈和-資料信號。於_實施例中,時脈信號自該資料 信號被抽取出。接收電路界面31G可自該信號抽取出時脈並 20 1313816 且發送該時脈至時脈除頻器330和多工器335。接收電路界 面310發送資料至接收實體層32〇以供處理。該資料依序地 自6亥接收貫體層320被傳送至鍵接訓練和狀態機器340並且 至該鏈接層。 5
10 15
自利用该端點裝置被接收之信號所抽取的時脈可具有 一Genl頻率。作為一特定範例,時脈除頻器33〇將該時脈除 二。因此,至該多工器335之輸入可以是一Genl頻率以及一 無線延伸頻率。該無線延伸狀態機器3〇5傳送一信號至該多 工器335以選擇該Genl頻率或該無線延伸頻率是否自該多 工器335被輸出。於一實施例中,如果該無線延伸狀態機器 305判定-週邊構件互連快速裝置被_合至接收電路界面 310以及發送電路界面35G的話,則該無線延伸狀態機器3〇5 選擇該Genl頻率。但是,如果該無線延伸狀態機器3〇5判定 一無線延伸裝置被耦合至該接收電路界面31〇和該發送電 路界面35G的話,則該無線延伸頻率可以·該無線延伸狀 態機器305被選擇。 20 除選擇該接收器時脈之外,於—實施例中,該無線延 伸狀態機H3_時也選擇發送器時脈。明顯地,另一狀態 機器可選擇該發送科脈。無線延伸狀g機㈣5提供一選 擇信號至多工器375。多工器375接收—第—時脈和一第二 時脈作為輸人。具有-Genl頻率之—時脈可藉由鎖相迴路 施被產生。具有-Genl頻率之時脈被提供至多工器仍之 第輸人至夕工器375之第二輪入利用時脈除頻器37〇之 輸出被提供。結果,於-特定實施例中,至多工器335之兩 12 1313816 個輸入是Gen 1頻率和無線延伸頻率,該Gen 1頻率利用— PLL被產生且該無線延伸頻率是依據該Genl頻率被產生, 亦即,該Genl頻率被除以3。 於另一實施例中,該無線延伸狀態機器305啟始地選擇 5 用於該接收器和該發送器時派之該Genl頻率。但是,該無 線延伸頻率或其他頻率可以被選擇作為用於該接收器和發 送器之原定值,以及分別地選擇該接收器和發送器時脈。 接收實體層3 20接收具有一 gen 1頻率之一時脈。接收實體層 320同時也自接收電路界面310接收資料。該資料以被選擇 10之頻率速率被傳送至鏈接訓練以及狀態機器340。 同樣地’發送實體層3 60接收具有一 Gen 1頻率之時脈。 資料自該鏈接層被發送至該實體層,該鏈接層可包含狀態 機器340。此外,資料以Genl頻率被發送至該端點裝置。作 為一範例,被發送至該端點裝置之資料利用鏈路層被產 15生。發送電路界面350可包含一I/O緩衝器以發送該資料至 該端點裝置。 在自該端點裝置接收資料之後,接收實體層32〇和鏈接 訓練和狀態機器340嘗試以Gen 1頻率訓練該端點裝置。訓練 利用鏈接訓練和狀態機器34〇被啟動。如果該接收實體層 20 320以及鏈接訓練和狀態機器34〇成功地以&ηΐ頻率訓練該 端點裝置,則該鏈接訓練和狀態機器34〇提供—信號至該無 線延伸狀態機器305而允許該無線延伸狀態機器^ 了 ^該 端點裝置是週邊構件互連快速順應式裝置。結果,無線延 伸狀悲機器305將繼續選擇具有仏以頻率之時脈於多工器 13 1313816 335和375 。 但疋,如果接收實體層320以及鏈接訓練和狀態機器 340無法以Genl速率訓練該端點裝置’無線延伸狀態機器 305可以選擇用於多工器335之無線延伸時脈輸入。接收實 5體層320以及鏈接訓練和狀態機器340可以接著嘗試該資料 之K-對齊。例如’接收實體層32〇可利用尋找一 c〇m符號而 判定在該位元樣型之内的符號邊界。該c〇M符號可以是在 一位το序列内之一唯一的κ_碼文字。如果接收實體層32〇 以及鏈接訓練和狀態機器340成功地κ-對齊該資料,則該鏈 10接訓練和狀態機器340可選擇用於多工器375之無線延伸時 脈並且嘗試以該無線延伸速率訓練該端點裝置。 於前面的說明中,本發明已參考特定實施範例被說 明。但是,明顯地,本發明可有.各種修改和變化而不脫離 本發明之申請專利範圍中較廣泛的精神和範疇。因此,該 15等說明和圖形被認為只是展示而不是限制。 【圖式簡單說明2 第1圖是一電腦系統實施例,其支援週邊構件互連快速 順應式裝置以及非週邊構件互連(非_週邊構件互連快速)順 應式裝置兩者。 帛2圖是自動制非·㈣構件互連快速順應式無線延 伸裝置之實施例的流程圖。 弟3圖是用以檢測週邊構件互連快速順應式裝置和非_ 週邊構件互連快速順應式裝置實施例之方塊圖。 14 1313816 【主要元件符號說明】 100…電腦系統 110...處理器 120…晶片組 130…週邊構件互連快速切換器 140…根埠 150···記憶體 160…裝置 170"·接淳 305···無線延伸狀態機器 310…接收電路界面 320…接收實體界面 330…時脈除頻器 335···多工器 340…鏈接訓練及狀態機器 350···發送電路界面 360…發送實體層 365…鎖相迴路 370…時脈除頻器 375…多工器 15
Claims (1)
1313816 作年 >月^日修正本 — 第94146175號申請案申請專利範圍修正本 98.02.20. 十、申請專利範圍: 1. 一種可訓練接收器之電腦系統,其包含: 一微處理器; 一控制器,其被耦合至該微處理器;以及 一裝置,其無線地被耦合至該控制器以在一無線頻 率發送資料;
10 15
該控制器具有接於一發送器和一接收器之一根 埠,其中該接收器係將嘗試在一預設頻率訓練該裝置, 並且其中響應於該接收器無法在該預設頻率訓練該裝 置達一第一數目的次數,則該根埠引導該接收器去嘗試 於該無線頻率下訓練該裝置,在該接收器嘗試於該無線 頻率訓練該裝置之期間,該發送器保持在該預設頻率, 直至該裝置在該無線頻率成功地獲訓練為止。 2. 如申請專利範圍第1項之電腦系統,其中該控制器進一 步地包含: 一鎖相迴路,其以該預設頻率產生一第一時脈信 號; 一時脈除頻器,其將該第一時脈信號除以一整數而 以該無線頻率產生一第二時脈信號; 20 無線延伸邏輯組件,其響應於無法於該預設頻率訓 練該裝置達一第一數目次數,提供一第一信號;以及 多工器邏輯組件,其獨立地為該接收器與該發送器 在處於該預設頻率之該第一時脈信號和處於該無線時 脈頻率之該第二時脈信號之間選擇,其中該第一時脈信 16 1313816 號原定地被選擇,並且該第二時脈信號響應於由該無線 延伸邏輯組件所提供之該第一信號而獲選擇。 3. 如申請專利範圍第1項之電腦系統,其中該無線頻率是 該預設頻率之1/3。 4. 如申請專利範圍第1項之電腦系統,其中響應於由該接 收器在該無線頻率成功訓練該裝置,則該發送器被引導 至在該無線頻率操作。
10 15
20 5. —種將接收器和發送器時脈化之方法,其包含下列步 驟: 以第一頻率自一接埠中之一發送器發送資料; 以該第一頻率將於該接埠中之一接收器時脈化; 取樣由該接收器於該第一頻率接收之一進入信號; 判定該第一頻率是否為供取樣該進入信號的正確 頻率; 響應於判定該第一頻率並非供取樣該進入信號的 該正確頻率,在一第二頻率時脈化該接收器,以取樣由 該接收器於該第二頻率所接收之該進入信號;以及 判定該第二頻率是否為供取樣該進入信號的該正 確頻率; 在判定該第二頻率是否為供取樣該進入信號的該 正確頻率期間内,維持該發送器於該第一頻率。 6.如申請專利範圍第5項之方法,其中判定該第一頻率是 否為供取樣該進入信號的該正確頻率之步驟,包含判定 在該第一頻率之該取樣是否係鎖定特定位元,以及辨識 17 1313816 該進入信號内的符號邊界。 7·如申μ專利範圍第6項之方法,其中辨識在該進入信號 内的符號邊界之步驟包含辨識在該進入信號中一唯一 的符號。 8.如申睛專利範圍第5項之方法,其中判定該第一頻率是 否為供取樣該進入信號的該正確頻率之步驟,進一步包 含若在該第-頻率之該取樣係鎖定特定位元和辨識該 進入信號⑽符號邊界,麟定—預定數目的次數,其 中該預定數目的次數係大於一。 1〇 9.如巾請專利範圍第8項之方法,其進—步地包含: 響應於判定該第二頻率為供取樣該進入信號的該 正確頻率,在該第二頻率時脈化該發送器。 10·如申請專利範圍第9項之方法,其進—步地包含: 15 於$第三料時脈傾料H之後,在該第二頻率 執行一訓練序列。 如申叫專利圍第5項之方法,其中該第―頻率是該第 二頻率的整數倍。 •種判定資料之邊界的設備,其包含: 6接收器邏輯組件,當於-第-頻率操作時,嘗試-預疋數目的次數來判定從一端點裝置所接收的資料之 邊T -亥預定數目的次數係大於一,其中當於該第一頻 率操作時,響應於沒有判定從該端點裝置所接收之資料 的邊界達該預定數目的讀,則該接收S賴組件嘗試 去判定從該端點裝置在一第二頻率所接收的資料之邊 18 1313816 界;以及 發送器邏輯組件’用以於該第—頻率發送資料給該 賴裝置,其中當該接收n邏輯組件在該第二頻率操作 時’響應於該接收魏輯組件判定從該端點裝置接收之 5 資料之邊界’該發送賴輯組件即於該第二頻率發送資 料給該端點資料。 , 13_如中a專利範圍第12項之設備’其中當在-第一頻率操 料,魏n·組件嘗試-財數目的次數來判定從 端點裝置減之㈣之邊界,係包含該減器邏輯組 10 彳f試去適當地鎖定從該端縣置所接收之資料内的 特定位元,以辨識一訓練符號之邊界。 14.如申請專利範圍第13項之設備,進—步包含鍵結訓練邏 輯組件’用以判定該接收器邏輯組件是否適#地鎖定從 該端點裝置所接收之資料⑽特定位元,以辨識一訓練 15 符號之邊界。 鲁 15_如申睛專利範圍第12項之設備,進一步包含時脈化邏輯 組提供處鮮之時脈與處於該 第—頻率之一第二時脈,以及選擇邏輯組件,用以在該 第頻率操作時,響應於該接收器邏輯組件並未判定從 20 該端點裝置所接收的資料之邊界達該預定數目的次 數心供a亥第一時脈給該接收器邏輯組件,且當該接收 器邏輯組件於該第二頻率操作時,響應於該接收器邏輯 組件判定從該端點裝置所接收的資料之邊界,提供該第 二時脈給該發送器邏輯組件。 19 I313816 16·~種與電腦系統裝置通訊之設備,其包含: 在一埠中的接收器邏輯組件,其在一第一頻率以— 預定數目的次數嘗試去辨識一進入信號之樣型邊界丨 在該埠中的發送器邏輯組件,用以在該第一頻率發 10 耦接至該接收器邏輯組件與該發送器邏輯組件之 時脈邏輯組件,該時脈邏輯組件係對該發送器邏輯組件 卞持4第-頻率’以及提供—第二頻率給該接收器邏輯 組件’以響應於該接收器邏輯組件並未在該第_頻率辨 識出樣型邊界達該預定數目的次數。 15 ,申=專利㈣第16項之設備,其中響應於該時脈邏輯 、轉提供該第二解給該接收H賴組件,該接收器邏 馳件即嘗試在該第二頻率以—第二數目的次數辨識 ^1 _' 1以及其中響應於該接收器邏輯組件在該第二 ,率成功地_出樣型邊界,該時脈邏輯組件即提供該 頻率給該發送器邏輯組件。 ,羅22範圍第17項之設備,其中該發送器與接收器 輯件係與層疊式堆疊協定邏輯組件之實體層邏輯 20 „ 關聯’δ亥層疊式堆疊協定邏輯組件包括該實體層 、輯、且件鏈結層邏輯組件、和異動層邏輯組件。 20
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/026,968 US8041844B2 (en) | 2004-12-29 | 2004-12-29 | Autodetection of a PCI express device operating at a wireless RF mitigation frequency |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200636489A TW200636489A (en) | 2006-10-16 |
TWI313816B true TWI313816B (en) | 2009-08-21 |
Family
ID=36168378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094146175A TWI313816B (en) | 2004-12-29 | 2005-12-23 | Computer system to train a receiver, method of clocking a receiver and a transmitter, apparatus to determine boundaries of data, and apparatus to communicate with computer system devices |
Country Status (5)
Country | Link |
---|---|
US (2) | US8041844B2 (zh) |
CN (1) | CN100592278C (zh) |
DE (1) | DE112005003286B4 (zh) |
TW (1) | TWI313816B (zh) |
WO (1) | WO2006071665A2 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8041844B2 (en) | 2004-12-29 | 2011-10-18 | Intel Corporation | Autodetection of a PCI express device operating at a wireless RF mitigation frequency |
US8050290B2 (en) * | 2007-05-16 | 2011-11-01 | Wilocity, Ltd. | Wireless peripheral interconnect bus |
US9075926B2 (en) | 2007-07-19 | 2015-07-07 | Qualcomm Incorporated | Distributed interconnect bus apparatus |
US8806293B2 (en) * | 2008-10-09 | 2014-08-12 | Micron Technology, Inc. | Controller to execute error correcting code algorithms and manage NAND memories |
CN102129762B (zh) * | 2010-12-23 | 2012-12-26 | 泉州市明佳电子科技有限公司 | 车用遥控系统双向主机射频板的调试装置 |
US20120324139A1 (en) * | 2011-06-14 | 2012-12-20 | Advanced Micro Devices, Inc. | Wireless communication for point-to-point serial link protocol |
US9891653B2 (en) | 2015-06-15 | 2018-02-13 | Altera Corporation | Techniques for clock rate changes during data rate changes in an integrated circuit (IC) |
US20170280385A1 (en) * | 2016-03-23 | 2017-09-28 | Qualcomm Incorporated | Link speed control systems for power optimization |
EP3507675A4 (en) * | 2017-01-28 | 2020-02-12 | Hewlett-Packard Development Company, L.P. | ADAPTABLE CONNECTOR WITH EXTERNAL I / O PORT |
CN109213268A (zh) * | 2017-07-04 | 2019-01-15 | 佛山市顺德区顺达电脑厂有限公司 | 服务器机柜系统及其讯号传输频率调整方法 |
US20230229619A1 (en) * | 2022-01-20 | 2023-07-20 | Mediatek Inc. | Dynamic pcie speed-adjusting method and wireless device and user equipment thereof |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4409687A (en) * | 1978-10-30 | 1983-10-11 | General Electric Company | Arrangement and method for establishing radio communication in a system |
US5483676A (en) * | 1988-08-04 | 1996-01-09 | Norand Corporation | Mobile radio data communication system and method |
US5490209A (en) * | 1994-02-09 | 1996-02-06 | Harris Corporation | Autobaud rate detection mechanism |
DE69411954T2 (de) * | 1994-04-18 | 1999-03-25 | Ibm | Drahtloses optisches übertragungssystem mit adaptiver datenübertragungsgeschwindigkeit |
US5729557A (en) * | 1995-10-12 | 1998-03-17 | Pacific Communication Systems, Inc. | Cellular communication system with multiple code rates |
US5914959A (en) * | 1996-10-31 | 1999-06-22 | Glenayre Electronics, Inc. | Digital communications system having an automatically selectable transmission rate |
US6081700A (en) * | 1996-12-17 | 2000-06-27 | Motorola, Inc. | Radio having a self-tuning antenna and method thereof |
US5764111A (en) * | 1997-02-18 | 1998-06-09 | Motorola Inc. | Voltage controlled ring oscillator frequency multiplier |
US6295563B1 (en) * | 1998-01-30 | 2001-09-25 | Unisys Corporation | Control system for recreating of data output clock frequency which matches data input clock frequency during data transferring |
US6175752B1 (en) * | 1998-04-30 | 2001-01-16 | Therasense, Inc. | Analyte monitoring device and methods of use |
US6442628B1 (en) * | 1998-05-01 | 2002-08-27 | Adaptec, Inc. | Method and system for automatically determining maximum data throughput over a bus |
US6438159B1 (en) * | 1999-02-16 | 2002-08-20 | Maxtor Corporation | Method and apparatus for margining error rate of multi-drop data buses |
US6690949B1 (en) * | 1999-09-30 | 2004-02-10 | Skyworks Solutions, Inc. | System and process for supporting multiple wireless standards with a single circuit architecture |
US6680970B1 (en) | 2000-05-23 | 2004-01-20 | Hewlett-Packard Development Company, L.P. | Statistical methods and systems for data rate detection for multi-speed embedded clock serial receivers |
US6708239B1 (en) * | 2000-12-08 | 2004-03-16 | The Boeing Company | Network device interface for digitally interfacing data channels to a controller via a network |
US6901265B2 (en) * | 2001-04-25 | 2005-05-31 | Parthus (Uk) Limited | Mobile communication apparatus |
US7227891B2 (en) * | 2001-11-05 | 2007-06-05 | Agere Systems Inc. | Transceiver employing training-while-working mode |
US7346012B2 (en) * | 2002-12-13 | 2008-03-18 | Tioga Technologies Ltd. | Transceiver with accelerated echo canceller convergence |
US7076033B2 (en) * | 2003-03-31 | 2006-07-11 | Research In Motion Limited | Bit rate matching system and method |
US6798869B1 (en) | 2003-03-31 | 2004-09-28 | Research In Motion Limited | Bit rate matching system and method |
US7373498B2 (en) * | 2003-12-23 | 2008-05-13 | Intel Corporation | Method and apparatus for updating a system configuration through an active or passive update |
US7395363B2 (en) * | 2004-09-09 | 2008-07-01 | Intel Corporation | Methods and apparatus for multiple bit rate serial communication |
US7191255B2 (en) | 2004-10-27 | 2007-03-13 | Intel Corporation | Transaction layer link down handling for PCI express |
US7580696B2 (en) * | 2004-12-14 | 2009-08-25 | Lear Corporation | Self-aligning vehicular transmitter system |
US8041844B2 (en) | 2004-12-29 | 2011-10-18 | Intel Corporation | Autodetection of a PCI express device operating at a wireless RF mitigation frequency |
-
2004
- 2004-12-29 US US11/026,968 patent/US8041844B2/en not_active Expired - Fee Related
-
2005
- 2005-12-19 CN CN200580045097A patent/CN100592278C/zh not_active Expired - Fee Related
- 2005-12-19 WO PCT/US2005/046312 patent/WO2006071665A2/en active Application Filing
- 2005-12-19 DE DE112005003286T patent/DE112005003286B4/de not_active Expired - Fee Related
- 2005-12-23 TW TW094146175A patent/TWI313816B/zh active
-
2011
- 2011-08-04 US US13/198,528 patent/US20110289241A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN100592278C (zh) | 2010-02-24 |
CN101091171A (zh) | 2007-12-19 |
TW200636489A (en) | 2006-10-16 |
WO2006071665A3 (en) | 2006-09-28 |
US20060143338A1 (en) | 2006-06-29 |
WO2006071665A2 (en) | 2006-07-06 |
DE112005003286T5 (de) | 2007-11-22 |
DE112005003286B4 (de) | 2012-01-05 |
US8041844B2 (en) | 2011-10-18 |
US20110289241A1 (en) | 2011-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI313816B (en) | Computer system to train a receiver, method of clocking a receiver and a transmitter, apparatus to determine boundaries of data, and apparatus to communicate with computer system devices | |
US11128388B2 (en) | Communication channel calibration using feedback | |
CN108702358B (zh) | 可缩放高效高速串行化互连 | |
US9979432B2 (en) | Programmable distributed data processing in a serial link | |
US20030053574A1 (en) | Adaptive sampling | |
US8006008B2 (en) | Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices | |
CN104322033A (zh) | 使用第二协议的扩展功能结构来控制第一协议的物理链路 | |
JP2005102204A (ja) | 高速データダウンロードのための専用メモリスティックを有する超ワイドバンド/低電力通信装置、システム及び方法 | |
CN103262462A (zh) | 在高速串行接口通信系统中使用选择性字节同步的省电模式的系统和方法 | |
KR100543646B1 (ko) | 동기식 버스 인터페이스를 위한 자동 지연 검출과 수신기 조정 방법 및 시스템 | |
US10461805B2 (en) | Valid lane training | |
US8135872B2 (en) | USB controller and a testing method of the USB controller | |
US7218670B1 (en) | Method of measuring the performance of a transceiver in a programmable logic device | |
US7830917B2 (en) | Radio integrated circuit sending acknowledgement data based on judgement of frame pending | |
US20150089107A1 (en) | Providing A Serial Protocol For A Bidirectional Serial Interconnect | |
CN107431542A (zh) | 用于体域网的发起和验证 | |
US7203174B2 (en) | Auto detection of SGMII and GBIC modes | |
CN113406993A (zh) | 基于恢复时钟的fpga芯片时钟域同步方法及相关设备 | |
TW200531467A (en) | Receiver symbol alignment for a serial point to point link | |
CN101313505A (zh) | 同步接收机 | |
US20030217213A1 (en) | Method and apparatus for implementing chip-to-chip interconnect bus initialization | |
CN107733457A (zh) | 一种射频前端芯片及射频信号的处理方法 | |
JP3857687B2 (ja) | 機器の通信速度検出方法 | |
JP2022547679A (ja) | 二線式ホストインターフェース | |
TWI339500B (en) | Configured circuit and method thereof |