CN101313505A - 同步接收机 - Google Patents

同步接收机 Download PDF

Info

Publication number
CN101313505A
CN101313505A CNA2006800434682A CN200680043468A CN101313505A CN 101313505 A CN101313505 A CN 101313505A CN A2006800434682 A CNA2006800434682 A CN A2006800434682A CN 200680043468 A CN200680043468 A CN 200680043468A CN 101313505 A CN101313505 A CN 101313505A
Authority
CN
China
Prior art keywords
data
receiving station
website
clock signal
encoded signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800434682A
Other languages
English (en)
Other versions
CN101313505B (zh
Inventor
赫里特·威廉·贝斯特恩
蒂姆·庞修斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italian French Ericsson Ltd i L
ST Ericsson SA
Telefonaktiebolaget LM Ericsson AB
Ericsson Inc
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101313505A publication Critical patent/CN101313505A/zh
Application granted granted Critical
Publication of CN101313505B publication Critical patent/CN101313505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0091Transmitter details

Abstract

提供了一种操作通信系统的方法,该通信系统包括发送站点和接收站点,发送站点中的方法包括:利用数据对时钟信号进行编码,从而形成用于发送的已编码的信号;将已编码的信号发送至接收站点;接收站点中的方法包括:对已编码的信号进行解码,以提取所述时钟信号和数据;在已解码的时钟信号的控制下,对数据进行处理。该方法还包括:当不要求将任何数据发送至接收站点时,将其它已编码的信号发送至所述接收站点,以便接收站点对其它已编码的信号进行解码并提取时钟信号。

Description

同步接收机
技术领域
本发明涉及一种通信系统、用于该系统的发送站点、用于该系统的接收站点、以及操作该通信系统的方法。
背景技术
可以从国际申请W002/51081中了解传统的通信系统。传统的通信系统所存在的问题是,一旦所有数据都从发送站点传送至接收站点,那么接收站点将不能获取任何时钟信号。
发明内容
此外,本发明的目的是提供一种通信系统,在数据传送完成以后,或者在没有发送数据或控制消息至接收站点的要求的任何其它时候,该通信系统可以促进时钟信号在接收站点的产生。
根据本发明的第一方面,提供了一种对包括发送站点和接收站点的通信系统进行操作的方法,发送站点中的方法包括:利用数据对时钟信号进行编码,从而形成用于发送的已编码的信号;将已编码的信号发送至接收站点;接收站点中的方法包括:对已编码的信号进行解码以提取时钟信号和数据;在已解码的时钟信号的控制下,对数据进行处理;特征在于所述方法还包括:当不要求将数据发送至接收站点时,将另外已编码的信号发送至接收站点,以便接收站点对另外已编码的信号进行解码并提取时钟信号。
根据本发明的第二方面,提供了一种用于将数据发送至接收站点的发送站点,该发送站点包括:发送机电路,用于利用数据对时钟信号进行编码从而形成要被发送的已编码的信号,并且将已编码的信号发送至接收站点;其中,当不要求将数据发送至接收站点时,发送站点用于将另外已编码的信号发送至所述接收站点,以便接收站点对另外已编码的信号进行解码并提取时钟信号。
根据本发明的第三方面,提供了一种用于从发送站点接收数据的接收站点,所述接收站点包括接收机电路,用于从发送站点接收已编码的信号,已编码的信号包括利用时钟信号编码的数据;接收机电路还用于对所述已编码的信号进行解码以提取所述时钟信号和数据;所述接收站点还包括数据处理电路,用于在已解码的时钟信号的控制下对数据进行处理;其中,当不要求将数据发送至接收站点时,接收站点用于接收来自发送站点的另外已编码的信号,以便接收站点对另外已编码的信号进行解码并提取时钟信号。
根据本发明的第四方面,提供了一种包括上述发送站点和接收站点的通信系统。
附图说明
现在参考附图,并仅仅通过示例的方式对本发明进行描述,其中:
图1示出了根据本发明的通信系统的实施例;
图2示出了根据MIPI协议的通信系统的第一站点和第二站点之间的转义模式传输的示例;
图3示出了根据MIPI协议的通信系统的第一站点和第二站点之间的数据传输的示例;以及
图4是图示说明了根据本发明的系统的操作的信号发送图。
具体实施方式
下文中,将在很大程度上通过参考依据移动行业处理器接口(MIPI)联盟D-PHY物理层规范进行操作的通信系统来对本发明进行描述。然而,本领域技术人员将能理解的是,本发明适用于依据在其它规范中定义的协议进行操作的通信系统。
图1示出了根据本发明的通信系统100的实施例。该通信系统包括第一站点110、第二站点120、和通信总线130,通信总线130将第一站点110耦接至第二站点120。在该实施例中,第一站点110是发送站点,其包括时钟电路111、数据产生电路112和发送机电路113。时钟电路111产生时钟信号并将时钟信号提供至数据产生电路112和发送机电路113。数据发生电路112将有效负载数据提供至发送机电路113。发送机电路113被耦接至通信总线130的两条信号线131、132。在本实施例中作为接收站点的第二站点120包括接收机电路121(它耦接至两条信号线131、132)和数据处理电路122。
虽然示出的通信总线130具有两条信号线131、132,但是本领域技术人员将能理解的是,根据本发明,可以使用具有多于两条信号线的通信总线。
典型地,发送站点110和接收站点120是通过形成总线130的信号线来连接的分开的集成电路。然而,第一站点110和第二站点120还可以被实现成单个集成电路的不同的子电路装置,其中总线130包括该集成电路上的导电轨。
此外(虽然没有示出),第一站点110还可以用于接收来自第二站点120的数据,第二站点120可用于向第一站点110发送数据从而促进第一和第二站点之间的双向通信。为此,第一站点110可能包括各自的接收器电路和各自的数据处理电路,而第二站点120可能包括各自的时钟电路、各自的数据产生电路和各自的发送机电路。
操作中,第一站点110中的数据产生电路112可产生有效负载数据字或者处理来自另一信号源的有效负载数据字。例如,这些有效负载数据字可包括音频或者视频图像数据或者计算结果。第一站点110经由通信总线130将数据字发送至第二站点120。第二站点120接收数据字并且对它们进行处理,例如,以显示或存储视频信息,从而产生音频信号或者对数据字进行计算。
除了产生或者处理数据字之外,第一站点110中的数据产生电路112可产生经由通信总线130被传送至第二站点120的控制或者命令数据,并且一旦控制或者命令数据已经被数据处理电路122处理,其能允许第一站点110对第二站点120的操作进行控制。
在MIPI协议下,当命令被传送至第二站点120时,作为对转义模式的请求的特定信号将该命令前置。该请求向第二站点120指出,后面的来自第一站点110的传输将是命令数据。对转义模式的请求将在下文中进行描述。
在两种情况下(即,当发送有效负载或者命令数据时),发送机电路113从时钟电路111接收时钟信号,并且从数据产生电路112接收信息,并且将信息和时钟信号分别编码成用于经由通信总线130的第一信号线131和第二信号线132而传输的第一和第二信号。
在替换实施例中,发送机电路113可产生控制数据或者命令数据,并且将它们插入将要发送至第二站点120的信息中的适当位置。同样,发送机电路113接收来自时钟电路111的时钟信号以及来自数据产生电路112的有效负载数据字,并且利用时钟信号对有效负载数据或者命令进行编码,以便分别形成用于经由通信总线130的第一信号线131和第二信号线132的传输的第一和第二信号。
接收机电路121从第一信号线131和第二信号线132接收两个信号,并且对信息和时钟信号进行解码。随后,解码后的时钟信号被用于对数据处理电路122计时,数据处理电路122还接收解码后的信息(它可能是有效负载数据或者命令数据)并且处理解码后的信息。
通信系统100用于使数据通信连续,这就意味着,通过数据总线130连续地提供位或者数据信号。通过通信总线130,将组成了位组的有效载荷数据字或者命令数据一位接一位地进行发送。单独的有效负载数据字可被组成数据包。
因此,如上所述,数据的发生是自计时的。这就意味着,发送的信号被这样编码,即,解码之后,可以在接收站点120推导出数据(来自有效载荷字或者命令字)和每位的时钟。可以在没有接收到明确的或分离的时钟的情况下进行这种推导。这就意味着,没有必要在第二站点内通过例如振荡器或锁相环(PLL)来产生或重新产生时钟信号。因此,通信系统100可以异步工作。
图2示出了根据MIPI协议中使用的One-Spaced-Hot编码方案的通信系统100的第一站点110和第二站点120之间的传输示例。在该示例中,在数据线131上传送的第一编码数据信号被称为Dp,在数据线132上传送的第二编码数据信号被称为Dn。图2中所示的第三信号CLK指的是在第二站点120中根据Dp和Dn两个信号恢复的时钟信号。时钟信号CLK是通过对第一和第二编码信号执行异或(EXOR)运算产生的。
本示例中的时钟信号具有两相。可以看出的是,每条数据线在每个时钟周期期间都负载了位偶(bit pair)。在每个时钟周期的第一相期间,从两条信号线上的信号获取数据位(即,表示为MARK-0的‘0’位或者表示为MARK-1的‘1’位)。因此,为了发送‘0’位,在时钟周期的第一相中,线Dp上的信号为低电平,而线Dn上的相应信号为高电平。因此,为了发送‘1’位,在时钟周期的第一相中,线Dp上的信号为高电平,而线Dn上的相应信号为低电平。这可以从图2中看出。
可以理解的是,为了由线路Dp和Dn产生时钟信号,每个时钟周期中在线路Dp和Dn上必然存在两个过渡。
此外,由于在MIPI协议中定义了STOP状态(该状态在信号线Dp和Dn上都是高电平(11)时出现,并且对接收站点120来说,该状态表示传送已经完成,或者表示在该时刻没有要被发送的有效负载数据或命令数据),所以在发送至接收站点120的每个数据位之间必须包括SPACE(SPC)。当两条线路上都是低电平(00)时,SPACE出现,并且该状态可在图2中的每个时钟周期的第二相中看出。因此,每个时钟周期中在线路Dp和Dn上都存在两个过渡,所以产生了相应的时钟信号。
在图2中的信号发送图中,示出了转义模式请求,随后是入口命令数据(包括01100010)。在入口命令之后是MARK(在该情况下为MARK-0),其后是STOP。
虽然本发明将通过进一步参考MIPI协议中的One-Spaced-Hot编码方案进行描述,但是可以理解的是,本发明还可以用于利用了诸如数据选通信令和高低线过渡信令之类的其它时钟编码方案的系统。
还可以理解的是,在其它实施方案中(虽然不是在MIPI协议中),时钟信号还可以具有多于两个的相。在这种情况下,每条线路上的信号被选择为使得针对每位,在信号线上均存在一个并且仅有一个过渡。
如在WO 02/51081中所公开的,已知的异步工作的通信系统就是这样的。这些已知的通信系统具有这样的缺点,即在最后的数据位发送以后,发送终止,因此接收站点120不能从通信线路获取时钟信息。于是,第二站点120将不能进一步处理先前接收到的并且已经解码过的数据字,也不能启动响应于命令字或其它先前接收到的并且解码过的有效负载数据字的动作。
在传统系统中,在第二站点中不存在时钟电路的情况下,为了产生附加时钟周期,可能会要求在通信总线上进行其它位的发送。这些数据位可以按照这样的方式编码,即可以区分实际数据和将被忽略的数据。然而,这种编码方案中很多情况下是不实际的,这是因为它会使得在发送的数据的每个有效数据字的传输过程中出现其它开销。
避免这个问题的另一种方式就是将某些数据字节或字存储起来,以便将其用作将被忽略的数据或者用于命令。然而,这对于需要发送任意数据值的应用将产生问题。例如,通过规定了如果保存的字将表示数据那么它被发送两次的这一规则,可以避免有效数据集的减少。因此,保存的字的其它拷贝表示,在先的数据字节或字将被接收站点作为正确的数据进行处理,而不是将被忽略的数据或者命令/控制字。然而,在极端情况下,这可能会导致两倍的额外开销。此外,它产生了非恒定的比特率编码。
避免这个问题的另一种方式是在第二站点中添加本地时钟产生电路。对于某些应用,由于以下原因,这可能会造成缺点:需要附加硅裸片面积、在时钟电路不是集成的情况下需要的其它I/O引脚、可能的其它元件、以及操作时钟产生电路所需的功耗的增加。这些缺点可能具有巨大的影响,特别是在出于其它目而不需要这种本地时钟产生电路时。
此外,所有这些解决办法均存在另外的缺点:为了实现相对简单且基本的目的——在数据传输完成以后,或者在不存在将要传送的有效负载数据或者命令数据时,在接收站点提供时钟信号,这使设计的复杂性大大提高。
图3图示说明了使用了MIPI协议中的One-Spaced-Hot编码的系统中的这个问题。可以看出,转义模式请求被发送至接收站点120,随后是命令。由于第一站点110希望将有效负载数据字传送至第二站点120,所以命令数据是低功率数据传输(LPDT)命令,对第二站点120而言这就表示跟随命令之后的位是将被处理的数据位。于是,第一有效负载数据被传送出去。
第一有效负载数据被传送之后,由于没有其它的有效负载数据将被传送,所以此处存在一个暂停,这就表示线路Dp和Dn上的信号被保持为低电平。因此,可以看出,在该停顿期间接收站点120中将不会产生时钟信号。
当第二有效负载数据字节被传送时,接收站点可能再次产生来自信号线Dp和Dn的时钟信号。
因此,在根据本发明的通信系统中,当没有被要求传送至接收站点120的数据(即有效负载数据或者命令数据)时,并且在接收站点中因此没有时钟信号时,虽然如此,数据还是被传送至接收站点120,以便接收站点120产生时钟信号。在优选实施例中,没有数据或者其它控制功能的命令被用于在数据从第一(发送)站点110到第二(接收)站点120的传输完成以后(或者在不存在将要被传送的数据或者命令时)保持时钟信号几个周期。在此,将这个专用命令指定为NOP(无操作)命令。NOP命令可跟在有效负载数据或者其它命令数据的传输之后。在第二站点120对用NOP命令进行编码的时钟信号进行接收和解码时,那么数据处理电路122将忽略NOP命令。可替换地,对在NOP命令中编码的时钟信号进行接收和解码时,除了解码的时钟信号之外,接收机电路121并不将任何信息传递给数据处理电路122。
如果不考虑接收机电路121或数据处理电路122处理NOP命令的方式,那么效果就是这样,即接收站点120可产生附加时钟周期,因此这就允许接收站点120继续对数据处理电路122先前接收到的有效负载数据进行处理,或者允许数据处理电路122响应于有效负载数据来启动动作或者产生输出信号。换句话说,当利用EXOR运算来结合代表了NOP命令的数据线路131、132上的位时,图2和3中所示的时钟信号被恢复。
如上所述,在MIPI协议中,STOP状态被定义,对接收站点120而言,这就表示传输结束,或者表示该时刻不存在将要传送的有效负载数据或者命令数据。如图2和3所示,Dp和Dn两条信号都是高电平时(11)则表示STOP状态。这是静止状态。在第一和第二站点110、120的实际数据通信期间,该状态被避免,这就意味着,其它的剩余状态被用于通信。同样如上所述,为了将一连续位从第一站点110发送至第二站点120,第一站点110根据要求为0-位发送MK0(这种情况出现在信号线Dp和Dn同时分别处于状态0和1时)或者为1-位发送MK1(这种情况出现在信号线Dp和Dn同时分别处于状态1和0时),其中交替着当在信号线Dp和Dn同时都处于状态0时出现的间隔(SPC)。因此,单个字的传送包括(数据位)-(间隔)-(数据位)-(间隔)-(数据位)-(间隔)-(数据位)-(间隔)-(数据位)-(间隔)-(数据位)-(间隔)-(数据位)-(间隔)-(数据位)-(间隔)。SPC确保了即使在过渡期间STOP状态也将不会出现在信号线上。如上述所讨论的那样,信号Dp和Dn被产生,于是如果利用EXOR门进行逻辑结合,那么对于发送的每个位和间隔,EXOR门的输出将翻转两次(一次低到高,一次高到低)。这就提供了图2和3所示的两相时钟信号。
图4是图示说明了根据本发明的该协议的操作的信号发送图。在图4中,第一站点110最开始处于STOP状态(201)并且第二站点120也处于STOP状态(202)。
当第一站点110希望开始将有效负载数据发送至第二站点120时,转义模式请求(203)被发送至第二站点120。该请求是特殊的位序列,其后是入口命令代码,对第二站点120而言该代码表示请求的动作。在MIPI协议中,这些入口命令是8位字,对其进行选择以便获取针对错误机制的最大鲁棒性和可靠性。
如果第一站点希望将有效负载数据发送至第二站点,命令字是低功率数据传输(LPDT)命令(205),对第二站点120而言,这表示命令之后的位就是要被处理的有效负载数据位。随后,有效负载数据字被发送至第二站点120(信号线207)。一旦数据传输完成,STOP状态(209)就被发送至第二站点120。如以上参见图2和3描述的,在时钟周期的特定相中,在第一和第二信号线131、132上的信号同时为高时,STOP状态出现。
应该注意的是,在MIPI协议下,在数据字的最低位的间隔和STOP状态之间存在其它的MK。这就避免了两条信号线上的同时过渡(信号边缘)。
根据本发明,为了完成与先前接收到的有效负载数据字相关的任务,接收站点120可能要求附加时钟周期。因此,转义模式请求(211)被从第一站点110发送至第二站点120。随后,第一站点110至少将一个NOP命令(213)发送至第二站点120。如果多个NOP命令被发送至第二站点120,那么NOP命令被连接起来,这就意味着在每个NOP命令之前不要求转义模式请求。如上所述,第二站点120接收NOP命令并且从用于发送命令的位解码出时钟信号。
发送至第二站点120的NOP命令的数目取决于第二站点为了完成对先前接收到的有效载荷数据字的处理而要求的附加时钟周期的数目。
当要求数目的NOP命令已经被发送至第二站点时,STOP信号(215)被发送至第二站点120。随后,第一站点110和第二站点120两者都进入各个STOP状态217、218。
在MIPI协议中,命令字是1字节长的(即8位),这就意味着每个NOP命令都将向接收站点120提供8个附加时钟周期。因此,考虑到与启动和停止数据传输(即转义模式请求等)的开销,附加时钟周期的数目将等于8*N+3,其中N是发送至第二站点120的NOP命令的数目。
在MIPI协议之外的其它协议中,命令字的长度和启动和停止数据传输所要求的开销可能不同,这就意味着附加时钟周期的数目将等于A*N+B,其中A是命令字的位数,B是启动和停止数据传输所要求的开销。
如上所述,在第一站点110中,数据产生电路112可能仅仅产生要被发送的实际有效负载数据字,而发送机电路113用于添加要求的(多个)NOP命令。可选地,数据产生电路112还可以产生有效负载数据字之后的NOP命令。
在本发明的替换实施例中,为了使得接收站点120能够产生时钟信号,NOP命令之外的命令可被发送站点110重复并发送至接收站点120。例如,在MIPI协议中,RESET命令被定义。在MIPI协议下,在接收到RESET命令之后,接收站点120将不会期望任何其它数据,或者RESET命令的重复。因此根据本发明,当不期望重复命令时,可以对命令进行重复,或者对接收站点120而言不表示有效负载数据将被发送的命令(即LPDT之外的命令)之后可跟随可废弃的有效负载数据。在任何一种情况下,接收站点120在总线130上使用附加信号来产生时钟信号。
根据本发明的通信系统可以具有替换工作模式。在这种实施例中,为了在数据包中启动脉冲串方式的数据传输,通信系统可能利用机制来启动或停止传输。这可以用带内信号(代表例外状态或代码)或独立信号来完成。这种异步传输可在脉冲串的开始由入口代码指示。在这种情况下,一个或多个入口代码可能被定义为或者认为成NOP(不操作)代码,这就意味着数据处理电路122可能忽略它。因此,这就仅仅使得该包从第一站点110传输到第二站点120,并使得时钟信号在第二站点产生,从而允许数据处理电路122对早先接收到的有效负载数据进行处理,或者根据早先接收到的有效负载数据来启动动作。
在通信系统(其中,通信的这种模式是来自通信的多个可能模式中的一种模式)中,在一种其它模式中,可通过发送某个位序列,来进入正确的启动条件以便在系统总线130上传递位,从而进入在图4的示例中所图示说明的模式。在图4的示例中的通信模式中,位可组成8个连续位的字节,其表示了要被第二站点120处理的命令、指令、或者有效负载数据。命令、指令、或者有效负载数据字还可以具有其它长度。为了能够进行错误检测或错误校正,命令或者有效的有效负载数据字的数目可能被限制为字的潜在可能数目的子集。例如,只要命令或指令的字节被发送,那么指令集就可被限制为256个可能代码中的8个,其中所使用的8个代码是这样选择的,即它们之间的位间距是尽可能大的以便增加错误检测或校正的可能性。
虽然在附图和前面的描述中已经对本发明进行了详细的图示和描述,但是这种示例和描述将被认为是说明性的或者示例性的而不是限制性的;本发明并不限于公开的实施例。
例如,在图1所示的实施例中,通信总线130中仅存在两条数据线。可选地,通信系统可能包括用于传输数据的其它数据线。此外,通信系统还可促进通信的其它模式,其中以其它(例如更高的)数据速率采用不同协议在通信总线上发送数据。同样,系统可在第一和第二站点之间并入其它时钟线。这些其它模式还可利用第一和第二站点之间的其它时钟线。此外,第二站点可包括时钟产生或重新产生电路以有助于这些其它模式中的通信。在这样的实施例中,自计时模式可能是一种低功率数据通信模式,其中仅使用了数据线131、132,并且所有其它线路或者时钟线都未使用,同时关闭接收站点120中的时钟产生或重新产生电路。
通过学习附图、公开文献、和所附权利要求,本领域技术人员在实践所要求的发明时能够理解和实施所公开的实施例之外的其它变形。在权利要求中,词语“包括”的使用并不排除其它元素和步骤的存在,不定冠词“一个”或者“一种”的使用并不排除多个该元素的存在。单个处理器或其它单元可能实现权利要求所陈述的多个项目的功能。事实仅仅在于,在相互不同的从属权利要求中陈述的某些方法并不表示这些方法的结合不能用作优选实施例。计算机程序可能被存储/分布在合适介质上,诸如与其它硬件一起的或者作为其它硬件的一部分而提供的光存储介质或者固态介质,但是也可以其它形式分布,诸如经由Internet或其它有线或无线通信系统。权利要求中的任何标号都不应该被解释为用于限制范围。

Claims (35)

1.一种操作通信系统的方法,所述通信系统包括发送站点和接收站点,在所述发送站点中,所述方法包括:
利用数据对时钟信号进行编码,从而形成用于发送的已编码的信号;
将所述已编码的信号发送至所述接收站点;
在所述接收站点中,所述方法包括:
对所述已编码的信号进行解码,以提取所述时钟信号和数据;
在所述已解码的时钟信号的控制下,对所述数据进行处理;
特征在于所述方法还包括:
当不要求将数据发送至所述接收站点时,将另外已编码的信号发送至所述接收站点,以便所述接收站点对所述另外已编码的信号进行解码并提取时钟信号。
2.如权利要求1所述的方法,其中所述数据包括有效负载数据和/或命令数据。
3.如权利要求2所述的方法,其中所述另外已编码的信号包括利用命令数据编码的时钟信号。
4.如权利要求3所述的方法,其中所述命令数据包括多个连接在一起的命令字。
5.如权利要求3或4所述的方法,其中所述命令数据包括没有数据或其它控制功能的至少一个命令字。
6.如权利要求5所述的方法,其中在对所述另外已编码的信号进行解码以提取所述时钟信号之后,所述接收站点丢弃所述至少一个命令字。
7.如权利要求3或4所述的方法,其中所述另外已编码的信号包括被有效负载数据跟随的命令数据。
8.如任一前述权利要求所述的方法,其中所述用于发送的已编码的信号包括在所述发送站点和所述接收站点之间的至少两条信号线上传输的分离信号。
9.如权利要求8所述的方法,其中所述解码步骤包括对在所述至少两条信号线上发送的所述分离信号执行异或运算。
10.如任一前述权利要求所述的方法,其中,在将有效负载数据字发送至所述接收站点之前,所述发送站点利用所述时钟信号对命令进行编码以形成用于发送的已编码的信号,并且将所述信号发送至所述接收站点,对所述接收站点而言所述命令表示随后发送的数据将包括至少一个有效负载数据字。
11.一种用于将数据发送至接收站点的发送站点,所述发送站点包括:
发送机电路,用于利用数据对时钟信号进行编码从而形成要被发送的已编码的信号,并且将所述已编码的信号发送至所述接收站点;
其中,当不要求将数据发送至所述接收站点时,所述发送站点用于将另外已编码的信号发送至所述接收站点,以便所述接收站点对所述另外已编码的信号进行解码并提取时钟信号。
12.如权利要求11所述的发送站点,其中所述数据包括有效负载数据和/或命令数据。
13.如权利要求12所述的发送站点,其中所述发送站点还包括用于将有效负载数据提供至所述发送机电路的数据产生电路。
14.如权利要求12或13所述的发送站点,其中所述数据产生电路还用于将所述命令数据提供至所述发送机电路。
15.如权利要求13所述的发送站点,其中所述发送机电路用于产生所述命令数据。
16.如权利要求12至15中的任一权利要求所述的发送站点,其中所述另外已编码的信号包括利用命令数据编码的时钟信号。
17.如权利要求16所述的发送站点,其中所述命令数据包括多个连接在一起的命令字。
18.如权利要求16所述的发送站点,其中所述命令数据包括没有数据或其它控制功能的至少一个命令字。
19.如权利要求18所述的发送站点,其中在对所述另外已编码的信号进行解码以提取所述时钟信号之后,所述接收站点丢弃所述至少一个命令字。
20.如权利要求16或17所述的发送站点,其中所述另外已编码的信号包括被有效负载数据跟随的命令数据。
21.如权利要求11至20中的任一权利要求所述的发送站点,其还包括用于产生所述时钟信号并将所述时钟信号提供至所述发送机电路的时钟电路。
22.如权利要求11至21中的任一权利要求所述的发送站点,其中所述发送站点被实施为集成电路。
23.如权利要求11至22中的任一权利要求所述的发送站点,其中所述发送站点被用于使用了MIPI协议的通信系统。
24.如权利要求11至23中的任一权利要求所述的发送站点,其中所述命令是从预定命令字集中选择出来的。
25.一种用于从发送站点接收数据的接收站点,所述接收站点包括:
接收机电路,用于从所述发送站点接收已编码的信号,所述已编码的信号包括利用时钟信号编码的数据;所述接收机电路还用于对所述已编码的信号进行解码以提取所述时钟信号和数据;
数据处理电路,用于在所述已解码的时钟信号的控制下对所述数据进行处理;
其中,当不要求将数据发送至所述接收站点时,所述接收站点用于从所述发送站点接收另外已编码的信号,以便所述接收站点对所述另外已编码的信号进行解码并提取时钟信号。
26.如权利要求25所述的接收站点,其中所述数据包括有效负载数据和/或命令数据。
27.如权利要求26所述的接收站点,其中所述另外已编码的信号包括利用命令数据编码的时钟信号。
28.如权利要求27所述的接收站点,其中所述命令数据包括多个连接在一起的命令字。
29.如权利要求27所述的接收站点,其中所述命令数据包括没有数据或其它控制功能的至少一个命令字。
30.如权利要求29所述的接收站点,其中在对所述另外已编码的信号进行解码以提取所述时钟信号之后,所述接收站点丢弃所述至少一个命令字。
31.如权利要求26或27所述的接收站点,其中所述另外已编码的信号包括被有效负载数据跟随的命令数据。
32.如权利要求25至31中的任一权利要求所述的接收站点,其中所述接收站点被实施为集成电路。
33.如权利要求25至32中的任一权利要求所述的接收站点,其中所述接收站点被用于使用了MIPI协议的通信系统。
34.一种通信系统,其包括如权利要求11至24中的任一权利要求所述的发送站点和权利要求25至33中的任一权利要求所述的接收站点。
35.一种通信系统,其还包括:发送通信站点(110)、接收通信站点(120)、和通信总线(130),该通信总线(130)对所述发送通信站点(110)和所述接收通信站点(120)进行耦接,所述通信系统(100)用于:
第一站点(110)对第一数据信号和第二数据信号进行编码,所述第一站点从包括来自预定数据字集的数据字和时钟信号的数据信号编码得到第一和第二已编码数据信号;
在所述通信总线上发送所述第一和第二已编码数据信号;
所述接收站点(120)接收所述第一已编码数据信号和所述第二已编码数据信号;
在所述接收站点(120)将所述第一和第二已编码数据信号解码成已解码的数据信号,该已解码的数据信号包括已编码的指令和已解码的时钟信号;并且
在所述已解码的时钟信号的控制下处理所述已解码的数据信号。
CN2006800434682A 2005-11-22 2006-11-22 同步接收机 Active CN101313505B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05111110.2 2005-11-22
EP05111110 2005-11-22
PCT/IB2006/054379 WO2007060620A1 (en) 2005-11-22 2006-11-22 Synchronized receiver

Publications (2)

Publication Number Publication Date
CN101313505A true CN101313505A (zh) 2008-11-26
CN101313505B CN101313505B (zh) 2012-01-04

Family

ID=37831755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800434682A Active CN101313505B (zh) 2005-11-22 2006-11-22 同步接收机

Country Status (8)

Country Link
US (1) US8031746B2 (zh)
EP (1) EP1955470B1 (zh)
JP (1) JP4815559B2 (zh)
KR (1) KR100977934B1 (zh)
CN (1) CN101313505B (zh)
ES (1) ES2476026T3 (zh)
PL (1) PL1955470T3 (zh)
WO (1) WO2007060620A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100225565A1 (en) * 2009-03-06 2010-09-09 Freitas Oscar W Mipi analog switch for efficient selection of multiple displays
JP5505742B2 (ja) 2012-01-18 2014-05-28 横河電機株式会社 計測用アナログフロントエンド回路
US9537644B2 (en) 2012-02-23 2017-01-03 Lattice Semiconductor Corporation Transmitting multiple differential signals over a reduced number of physical channels
US9230505B2 (en) * 2013-02-25 2016-01-05 Lattice Semiconductor Corporation Apparatus, system and method for providing clock and data signaling
US9875209B2 (en) * 2013-05-06 2018-01-23 Qualcomm Incorporated Synchronous data-link throughput enhancement technique based on data signal duty-cycle and phase modulation/demodulation
US9871516B2 (en) 2014-06-04 2018-01-16 Lattice Semiconductor Corporation Transmitting apparatus with source termination
JP6883377B2 (ja) * 2015-03-31 2021-06-09 シナプティクス・ジャパン合同会社 表示ドライバ、表示装置及び表示ドライバの動作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9614561D0 (en) * 1996-07-11 1996-09-04 4Links Ltd Communication system with improved code
EP0841766B1 (en) 1996-11-08 2001-05-09 Alcatel Method to synchronise data transmission between a receiver and a transmitter
US6239793B1 (en) * 1999-05-20 2001-05-29 Rotor Communications Corporation Method and apparatus for synchronizing the broadcast content of interactive internet-based programs
US6802019B1 (en) * 2000-06-15 2004-10-05 Genesys Conferencing, Ltd. Method and system for synchronizing data
WO2002051081A2 (en) 2000-12-20 2002-06-27 Koninklijke Philips Electronics N.V. Encoding system for transmitting data and clock signals jointly across two wires
US20030148801A1 (en) * 2002-02-01 2003-08-07 Klaus-Peter Deyring Signalling protocol for signalling start of reset processing in serial ATA bus protocol
US20030158991A1 (en) * 2002-02-01 2003-08-21 Klaus-Peter Deyring Transceiver circuitry for sending and detecting OOB signals on serial ATA buses
WO2005041164A1 (en) * 2003-10-22 2005-05-06 Philips Intellectual Property & Standards Gmbh Method and device for transmitting data over a plurality of transmission lines
US7631118B2 (en) * 2003-12-31 2009-12-08 Intel Corporation Lane to lane deskewing via non-data symbol processing for a serial point to point link

Also Published As

Publication number Publication date
PL1955470T3 (pl) 2015-02-27
ES2476026T3 (es) 2014-07-11
WO2007060620A1 (en) 2007-05-31
JP2009516978A (ja) 2009-04-23
EP1955470A1 (en) 2008-08-13
EP1955470B1 (en) 2014-06-04
KR100977934B1 (ko) 2010-08-24
CN101313505B (zh) 2012-01-04
JP4815559B2 (ja) 2011-11-16
US8031746B2 (en) 2011-10-04
US20080279225A1 (en) 2008-11-13
KR20080069261A (ko) 2008-07-25

Similar Documents

Publication Publication Date Title
CN101313505B (zh) 同步接收机
JP3341845B2 (ja) デジタルビデオ伝送のためのブロックコーディング
JP4228051B2 (ja) 複数の同期コードを有する並列データ通信
CN101035141B (zh) 用于集成电路之间的点对点通信的物理接口内的检错的装置、方法及系统
JP6433973B2 (ja) データシンボル遷移ベースのクロッキングを用いたマルチワイヤシングルエンドプッシュプルリンク
US10216690B2 (en) Single-wire interface bus transceiver system based on I2C-bus, and associated method for communication of single-wire interface bus
CN103141066B (zh) 发送电路、接收电路、发送方法、接收方法、通信系统及其通信方法
US9673961B2 (en) Multi-lane N-factorial (N!) and other multi-wire communication systems
JP2863771B2 (ja) 同期直列インターフェイスの再同期化方法及び回路
US7240271B2 (en) Transmitting data words
WO2007039119A1 (en) A media converter and a system for converting a packet-based data stream into a serial data stream and vice versa
CN106063181B (zh) 接收机电路和在接收机电路上操作的方法
US9319178B2 (en) Method for using error correction codes with N factorial or CCI extension
US7073001B1 (en) Fault-tolerant digital communications channel having synchronized unidirectional links
US9178692B1 (en) Serial link training method and apparatus with deterministic latency
TWI516060B (zh) Synchronization sequence data transmission method and circuit device
JP2002101084A (ja) シリアルデータを同期させるための方法とシステム
AU2006262506B2 (en) Synchronous one-bit interface protocol or data structure
KR102520096B1 (ko) 인코딩된 멀티-레인 n-팩토리얼 및 다른 멀티-와이어 통신 시스템들
CN102158400A (zh) 天基路由交换系统的通信接口及天基路由交换系统
CN113282533B (zh) 一种异步链路发送端电路及芯片接收端电路
CN108390751B (zh) 全双工时钟数据传输系统及方法
JPH02262747A (ja) データ通信方法
KR20100064442A (ko) 버스 신호의 인코딩, 디코딩 방법 및 장치
JPS62274949A (ja) フレ−ム通信方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP BV

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20111207

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: USST-ERICSSON CO., LTD.

Free format text: FORMER NAME: NXP BV

CP01 Change in the name or title of a patent holder

Address after: Swiss Prang Eli Ute

Patentee after: ST-ERICSSON S.A.

Address before: Swiss Prang Eli Ute

Patentee before: ST Wireless

TR01 Transfer of patent right

Effective date of registration: 20111207

Address after: Swiss Prang Eli Ute

Patentee after: ST Wireless

Address before: Holland Ian Deho Finn

Patentee before: NXP B.V.

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Swiss Prang Eli Ute

Patentee after: Italian-French Ericsson Limited (in liquidation)

Address before: Swiss Prang Eli Ute

Patentee before: St-Ericsson S.A.

TR01 Transfer of patent right

Effective date of registration: 20160922

Address after: Stockholm

Patentee after: Telefonaktiebolaget LM Ericsson (publ)

Address before: Stockholm

Patentee before: Ericsson, Inc.

Effective date of registration: 20160922

Address after: Stockholm

Patentee after: Ericsson, Inc.

Address before: Swiss Grand saconnex

Patentee before: ST-ERICSSON S.A.

Effective date of registration: 20160922

Address after: Swiss Grand saconnex

Patentee after: ST-ERICSSON S.A.

Address before: Swiss Prang Eli Ute

Patentee before: Italian-French Ericsson Limited (in liquidation)