ES2476026T3 - Receptor sincronizado - Google Patents

Receptor sincronizado Download PDF

Info

Publication number
ES2476026T3
ES2476026T3 ES06821526.8T ES06821526T ES2476026T3 ES 2476026 T3 ES2476026 T3 ES 2476026T3 ES 06821526 T ES06821526 T ES 06821526T ES 2476026 T3 ES2476026 T3 ES 2476026T3
Authority
ES
Spain
Prior art keywords
data
station
clock signal
transmission
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES06821526.8T
Other languages
English (en)
Inventor
Gerrit Willem Besten
Tim Pontius
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson Modems SA
NXP BV
Original Assignee
Ericsson Modems SA
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Modems SA, NXP BV filed Critical Ericsson Modems SA
Application granted granted Critical
Publication of ES2476026T3 publication Critical patent/ES2476026T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0091Transmitter details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Un método de operación de un sistema de comunicaciones que comprende una estación de transmisión y una estación de recepción, comprendiendo el método en la estación de transmisión: codificar una señal de reloj con datos para formar señales codificadas para su transmisión, en donde los datos pueden ser datos de carga útil y datos de comando, siendo dichos datos de comando proporcionados para controlar la operación de la estación de recepción; transmitir las señales codificadas hasta la estación de recepción; comprendiendo el método en la estación de recepción: descodificar las señales codificadas para extraer la señal de reloj y los datos, sin recibir una señal de reloj explícita y separada; procesar los datos bajo el control de la señal de reloj descodificada, en donde el método comprende además: cuando no se requieren datos de carga útil o de comando para ser transmitidos hasta la estación de recepción, a pesar de la transmisión de señales codificadas que comprenden una señal de reloj codificada con comandos para permitir que la estación de recepción descodifique dichas señales codificadas, extraer dicha señal de reloj, ignorar dichos comandos, siendo dicha señal de reloj extraída usada para sincronizar y continuar el procesamiento de datos de carga útil recibidos con anterioridad, en donde el número de comandos codificados adicionales depende del número de ciclos de reloj adicionales requeridos para completar dicho procesamiento.

Description

Receptor sincronizado
CAMPO DE LA INVENCIÓN La invención se refiere a un sistema de comunicaciones, una estación de transmisión para su uso en el sistema, una estación de recepción para su uso en el sistema, y un método de operación del sistema de comunicaciones.
ANTECEDENTES DE LA INVENCIÓN Se conoce un sistema de comunicaciones convencional a partir de la solicitud internacional WO 02/51081. Un problema del sistema convencional consiste en que no se encuentra disponible ninguna señal de reloj en la estación de recepción una vez que todos los datos han sido transmitidos desde la estación de transmisión hasta la estación de recepción.
Aloisio A., et al.: “Arquitecturas de enlace óptico serie y paralelo para sistemas DAQ”, 2002 IEEE Nuclear Science Symposium Conference Record; 2002 IEEE Nuclear Science Symposium and Medical Imaging Conference, Norfolk, VA, 10 - 16 de Noviembre de 2002; IEEE Nuclear Science Symposium Conference Record, Nueva York, NY: IEEE, US, vol. 3, 10 de Noviembre de 2002, páginas 207 – 211, ISBN: 0-7803-7636-6 representa la operación de un sistema de comunicación que comprende un transmisor y un receptor, en donde el transmisor codifica una carga útil en un símbolo. Cuando no se envía ningún dato ni ningún control a través del enlace, el transmisor inserta automáticamente símbolos inactivos con el fin de mantener el canal sincronizado.
El documento EP 0 841 766 A1 describe un método para realizar sincronización de datos enviados desde un transmisor a un receptor, en donde se genera una señal de disparo en el receptor y se envía al transmisor, y en donde tras ser recibidas las señales de disparo por el transmisor, dicho transmisor envía datos al receptor, cuyos datos son datos inactivos en el caso eventual de que no se encuentre disponible ningún dato.
El documento US 2003/0148801 A1 describe en el campo de uso el hecho de que en comunicaciones serie convencionales a altas velocidades, los transmisores de datos serie tienen que transmitir datos en todo momento, incluso aunque sean solamente datos de relleno de modo que el receptor pueda recuperar la señal de reloj de transmisión a partir de los datos de transmisión.
OBJETO Y SUMARIO DE LA INVENCIÓN Un objeto de la invención consiste en proporcionar un sistema de comunicación, una estación de transmisión para su uso en el sistema, una estación de recepción para su uso en el sistema, y un método que facilite la generación de una señal de reloj en la estación de recepción una vez que se haya completado la transmisión de datos, o en cualquier otro momento en que no exista necesidad de enviar datos o mensajes de control a la estación de recepción.
Estos objetos se han alcanzado mediante la presente invención según se define en las reivindicaciones 1 y 6.
BREVE DESCRIPCIÓN DE LOS DIBUJOS La invención va a ser descrita ahora, a título de ejemplo únicamente, con referencia a los dibujos que se acompañan, en los que:
La Figura 1 muestra una realización de un sistema de comunicación según la invención; La Figura 2 muestra un ejemplo de transmisión en modo escape entre la primera estación y la segunda estación del sistema de comunicaciones según el protocolo MIPI; La Figura 3 muestra un ejemplo de una transmisión de datos entre la primera estación y la segunda estación del sistema de comunicaciones según el protocolo MIPI, y La Figura 4 es un esquema de se�alizaci�n que ilustra la operación del sistema según la invención.
DESCRIPCI�N DE REALIZACIONES En lo que sigue, la invención va a ser descrita en su mayor parte con referencia a un sistema de comunicaciones que opera según la especificación de capa física Mobile Industry Processor Interface (MIPI) Alliance D-PHY. Sin embargo, el experto en la materia podr� apreciar que la invención es aplicable a sistemas de comunicaciones que operen conforme a protocolos definidos en otras especificaciones.
La Figura 1 muestra una realización de un sistema 100 de comunicaciones según la invención. El sistema de comunicación comprende una primera estación 110, una segunda estación 120, y un bus de comunicaciones 130 que acopla la primera estación 110 a la segunda estación 120. En esta realización, la primera estación 110 es una estación de transmisión, y comprende un circuito 111 de reloj, un circuito 112 de generación de datos y un circuito 113 transmisor. El circuito 111 de reloj genera y suministra una señal de reloj al circuito 112 de generación de datos y al circuito 113 transmisor. El circuito 112 de generación de datos suministra datos de carga útil al circuito 113
transmisor. El circuito 113 transmisor est� acoplado a dos líneas 131, 132 de señal del bus 130 de comunicación. La segunda estación 120, que es una estación de recepción en esta realización, comprende un circuito 121 receptor acoplado a las dos líneas 130, 131 de señal, y a un circuito 122 de procesamiento de datos.
Aunque el bus 130 de comunicaciones ha sido mostrado con dos líneas 131, 132 de señal, el experto en la materia podr� apreciar que se pueden usar buses de comunicaciones que tengan más de dos líneas de señal según la invención.
T�picamente la estación 110 de transmisión y la estación 120 de recepción son circuitos integrados separados que est�n conectados por medio de las líneas de señal que forman el bus 130. Sin embargo, la primera estación 110 y la segunda estación 120 podrían ser implementadas también a modo de disposiciones de sub-circuitos diferentes de un único circuito integrado, donde el bus 130 comprenda pistas conductoras sobre el circuito integrado.
Adicionalmente (aunque no se haya ilustrado), la primera estación 110 puede estar dispuesta para recibir datos desde la segunda estación 120, y la segunda estación 120 puede estar dispuesta para transmitir datos hasta la primera estación 110, con el fin de facilitar la comunicación bidireccional entre la primera y la segunda estaciones. A este fin, la primera estación 110 puede comprender un circuito receptor respectivo y un circuito de procesamiento de datos respectivo, mientras que la segunda estación 120 puede comprender un circuito de reloj respectivo, un circuito generador de datos respectivo y un circuito transmisor respectivo.
En operación, el circuito 112 de generación de datos de la primera estación 110 puede generar palabras de datos de carga útil o procesar palabras de datos de carga útil recibidas desde otra fuente. Las palabras de datos de carga útil pueden comprender, por ejemplo, datos de audio o de imagen de video, o los resultados de computaciones. La primera estación 110 transmite las palabras de datos a través del bus 130 de comunicaciones hasta la segunda estación 120. La segunda estación 120 recibe las palabras de datos y las procesa, por ejemplo para mostrar o almacenar información de video para generar señales de audio o para realizar cálculos sobre las palabras de datos.
Adicionalmente a la generación o al procesamiento de palabras de datos, el circuito 112 de generación de datos de la primera estación 110 puede generar datos de control o de comando que son transmitidos a la segunda estación 120 a través del bus 130 de comunicaciones, y que pueden permitir que la primera estación 110 controle la operación de la segunda estación 120 una vez que los datos de control o comando hayan sido procesados por el circuito 122 de procesamiento de datos.
Bajo el protocolo MIPI, cuando se va a transmitir un comando a la segunda estación 120, el comando va precedido de una señal particular conocida como petición de modo de escape. La petición indica a la segunda estación 120 que la siguiente transmisión procedente de la primera estación 110 ser�n datos de comando. La petición de modo de escape se describir� después.
En ambas situaciones (es decir, cuando se transmiten datos de carga útil o datos de comando), el circuito 113 transmisor recibe la señal de reloj desde el circuito 111 de reloj, e información desde el circuito 112 de generación de datos, y codifica la información y la señal de reloj en una primera y una segunda señales para su transmisión a través de la primera línea 131 de señal y de la segunda línea 132 de señal del bus 130 de comunicaciones, respectivamente.
En una realización alternativa, el circuito 113 transmisor puede generar los datos de control o los datos de comando e insertarlos en los lugares apropiados en la información que va a ser transmitida a la segunda estación 120. De nuevo el circuito 113 transmisor recibe la señal de reloj desde el circuito 111 de reloj y palabras de datos de carga útil desde el circuito 112 de generación de datos y codifica los datos de carga útil o los comandos con la señal de reloj para formar una primera y una segunda señales para su transmisión a través de la primera línea 131 de señal y de la segunda línea 132 de señal del bus 130 de comunicaciones, respectivamente.
El circuito 121 receptor recibe las dos señales desde la primera y la segunda líneas 131, 132 de señal, y descodifica la información y la señal de reloj. La señal de reloj descodificada se usa a continuación para sincronizar el circuito 122 de procesamiento de datos, el cual recibe también la información descodificada (que puede consistir en datos de carga útil o datos de comando), y procesa la información descodificada.
El sistema 100 de comunicaciones est� dispuesto para la comunicación de datos en serie, lo que significa que los bits o las señales de datos se proporcionan consecutivamente a través del bus 130 de comunicaciones. De ese modo, las palabras de datos de carga útil o los datos de comando consistentes en grupos de bits son transmitidos a través del bus 130 de comunicaciones, un bit a continuación de otro. Las palabras individuales de datos de carga útil pueden estar agrupadas en paquetes de datos.
De ese modo, según se ha descrito con anterioridad, la transmisión de datos se auto-sincroniza. Esto significa que las señales transmitidas son codificadas de una manera que los datos (de una palabra de datos de carga útil o de una palabra de comando) y la señal de reloj para cada bit pueden ser deducidos en la estación 120 de recepción
tras la descodificaci�n. Esta deducción es posible sin recibir una señal de reloj explícita y separada. Esto significa que no es necesario generar o regenerar ninguna señal de reloj en la segunda estación 120, por ejemplo mediante un oscilador o un bucle de enganche de fase (PLL). De ese modo, el sistema 100 de comunicaciones puede operar de forma asíncrona.
La Figura 2 muestra un ejemplo de transmisiones entre la primera estación 110 y la segunda estación 120 del sistema 100 de comunicaciones según el esquema de codificación One-Spaced-Hot usado en el protocolo MIPI. En este ejemplo, la primera señal codificada de datos transmitida a través de la línea 131 de datos se menciona como Dp y la segunda señal codificada de datos transmitida a través de la línea 132 de datos se menciona como Dn. La tercera señal mostrada en la Figura 2, CLK, se refiere a la señal de reloj recuperada en la segunda estación 120 a partir de las dos señales Dp y Dn. La señal CLK de reloj se genera realizando una operación OR exclusiva (EXOR) sobre la primera y la segunda señales codificadas.
La señal de reloj de este ejemplo tiene dos fases. Según puede apreciarse, cada una de las líneas de datos porta un par de bits durante cada ciclo de reloj. Los bits de datos (es decir, ya sea un bit “0” indicado como Marca-0 o ya sea un bit “1” indicado como Marca-1) son deducidos de las señales en ambas líneas de señal durante la primera fase de cada ciclo de reloj. De ese modo para transmitir un bit “0”, la señal en la línea Dp de la primera fase del período de reloj est� a nivel bajo, y la señal correspondiente en la línea Dn est� a nivel alto. Para transmitir un bit “1”, la señal en la línea Dp en la primera fase del período de reloj est� a nivel alto, y la señal correspondiente en la línea Dn est� a nivel bajo. Esto puede verse en la Figura 2.
Se apreciar� que con el fin de generar la señal de reloj a partir de las líneas Dp y Dn, deben existir dos transiciones en las líneas Dp y Dn en cada ciclo de reloj.
Adem�s, puesto que existe un estado de STOP definido en el protocolo MIPI que ocurre cuando las señales de ambas líneas de señal Dp y Dn est�n a nivel alto (11), y lo cual indica a la estación 120 de recepción que una transmisión ha finalizado o que no existen datos de carga útil o dados de comando para ser transmitidos en ese punto, es necesario incluir un ESPACIO (SPC) entre cada bit de datos transmitido a la estación 120 de recepción. Este ESPACIO ocurre cuando las señales en ambas líneas de señal est�n a nivel bajo (00), y puede ser apreciado en la segunda fase de cada período de reloj en la Figura 2. De ese modo, puesto que existen dos transiciones en las líneas Dp y Dn en cada período, se genera una señal de reloj correspondiente.
En el esquema de se�alizaci�n de la Figura 2, se muestra una petición de modo de escape, seguida de datos de comando de entrada, que comprenden los bits 01100010. Después del comando de entrada, existe una Marca (en este caso una Marca-0) seguida de un STOP.
Aunque la invención va a ser descrita adicionalmente con referencia a la codificación One-Spaced-Hot del protocolo MIPI, se apreciar� que la invención puede ser aplicada a sistemas que usen otros esquemas de codificación de reloj, tal como se�alizaci�n Data-Strobe y se�alizaci�n de transición High-Low-Line.
Tambi�n se apreciar� que en otras implementaciones (aunque no en el protocolo MIPI), es posible también una señal de reloj que tenga más de dos fases. En ese caso, las señales se seleccionan en cada línea de modo que exista para cada bit una y sólo una transición en las líneas de señal.
Seg�n ha sido divulgado en el documento WO 02/51081, los sistemas de comunicaciones que operan as�ncronamente son en s� conocidos. Estos sistemas de comunicaciones conocidos tienen la desventaja de que tras la transmisión del último bit de datos, la transmisión termina y por lo tanto no se puede extraer ninguna información de reloj desde las líneas de comunicación por medio de la estación 120 de recepción. Como resultado, la segunda estación 120 no estar� capacitada para un procesamiento adicional de las palabras de datos previamente recibidas y descodificadas, ni para iniciar acciones en respuesta a palabras de comando o a otras palabras de datos de carga útil previamente recibidas y descodificadas.
En el sistema convencional, facilitar la generación de ciclos de reloj adicionales en ausencia de un circuito de reloj en la segunda estación puede requerir la transmisión de bits adicionales a través del bus de comunicaciones. Estos bits de datos pueden ser codificados de tal modo que sea posible distinguir entre datos reales y datos que deben ser ignorados. Sin embargo, un esquema de codificación de ese tipo no resulta práctico en muchos casos, puesto que da como resultado una sobrecarga adicional en la transmisión de cada palabras de datos válida de los datos transmitidos.
Otra forma de evitar el problema consiste en reservar ciertos bytes de datos o palabras para su uso como datos que han de ser ignorados o para comandos. Sin embargo, esto conduce a problemas en relación con aplicaciones que necesitan enviar valores de datos arbitrarios. Se puede evitar la reducción del conjunto de datos disponibles, por ejemplo, mediante una regla que especifique si una palabra reservada se destina a representar datos, en cuyo caso se envía dos veces. De ese modo, esta copia adicional de la palabra reservada indica que el byte o palabra de datos precedente ha de ser procesada por la estación de recepción como datos apropiados, y no como datos que han de
ser ignorados o como una palabra de comando/control. Sin embargo, en un caso extremo, esto puede conducir a una sobrecarga adicional en un factor de dos. Además, esto causa una codificación de tasa de bits no constante.
Otra forma más de evitar el problema consiste en incluir un circuito de generación local de señal de reloj en la segunda estación. Para algunas aplicaciones, esto puede dar como resultado desventajas debidas al área muerta de silicio adicional requerida, a las patillas de E/S adicionales requeridas en caso de un circuito de reloj no integrado, a los posibles componentes adicionales, y al consumo de potencia incrementado que se requiere para operar el circuito de generación de reloj. Estas desventajas pueden tener un gran impacto, en particular si dicho circuito de generación local de reloj no se necesita para otros propósitos.
Adicionalmente, cada una de esas soluciones tiene además la desventaja de que existe un incremento significativo de la complejidad de diseño con el fin de conseguir un objeto que en otro caso es relativamente simple y básico: la provisión de una señal de reloj en la estación de recepción una vez que se ha completado la transmisión de datos, o en un punto en que no existan datos de carga útil o datos de comando para ser transmitidos.
La Figura 3 ilustra este problema en un sistema que usa codificación One-Spaced-Hot del protocolo MIPI. Según se muestra, se envía una petición de modo de escape a la estación 120 de recepción, seguida de un comando. Como la primera estación 110 desea transmitir palabras de datos de carga útil a la segunda estación 120, los datos de comando son un comando de transmisión de datos de baja potencia (LPDT), lo que indica a la segunda estación 120 que los bits que siguen al comando son bits de datos para ser procesados. A continuación, se transmite un primer byte de datos de carga útil.
Tras la transmisión del primer byte de datos de carga útil, existe una pausa puesto que no existen más datos de carga útil para ser transmitidos, lo que significa que las señales en las líneas Dp y Dn se mantienen a nivel bajo. De ese modo, se puede ver que no se generar� ninguna señal de reloj en la estación 120 de recepción durante esta pausa.
Cuando se transmite un segundo byte de datos de carga útil, es posible de nuevo que la estación de recepción genere una señal de reloj desde las líneas Dp y Dn de señal.
Por lo tanto, en el sistema de comunicaciones según la invención, cuando no existen datos (es decir, ya sea datos de carga útil o ya sea datos de comando) requeridos para ser transmitidos a la estación 120 de recepción, y por lo tanto sin ninguna señal de reloj en la estación de recepción, los datos son no obstante transmitidos a la estación 120 de recepción con el fin de que la estación 120 de recepción genere una señal de reloj. En una realización preferida, se usa un comando sin datos ni otra función de control para mantener una señal de reloj durante un número de ciclos tras la terminación de la transmisión de datos (o en un punto en que no existan datos o comando a ser transmitido) desde la primera estación 110 (de transmisión) hasta la segunda estación 120 (de recepción). Este comando dedicado se designa como un comando NOP (No OPeration) en la presente memoria. El comando NOP puede seguir a la transmisión de datos de carga útil o de otros datos de comando. Con la recepción y descodificaci�n de la señal de reloj codificada con el comando NOP por la segunda estación 120, el circuito 122 de procesamiento de datos ignorar� después el comando NOP. Alternativamente, con la recepción y descodificaci�n de la señal de reloj codificada en el comando NOP, el circuito 121 receptor no pasa ninguna información al circuito 122 de procesamiento de datos, aparte de la señal de reloj descodificada.
Con independencia de la forma en que el comando NOP sea manejado por el circuito 121 receptor o bien por el circuito 122 de procesamiento de datos, el efecto es que se pueden generar ciclos de reloj adicionales por parte de la estación 120 de recepción, permitiendo con ello que la estación 120 de recepción continúe el procesamiento de datos de carga útil recibidos con anterioridad por el circuito 122 de procesamiento de datos, o permita que el circuito 122 de procesamiento de datos inicie acciones o genere señales de salida en respuesta a los datos de carga útil. En otras palabras, cuando los bits de las líneas 131, 132 de datos que representan al comando NOP se combinan usando una operación EXOR, se recupera una señal de reloj según se muestra en las Figuras 2 y 3.
Seg�n se ha descrito en lo que antecede, en el protocolo MIPI se define un estado de STOP, que indica a la estación 120 de recepción que ha finalizado una transmisión, o que no existe ningún dato de carga útil ni dato de comando para ser transmitido en ese punto. Según se muestra en las Figuras 2 y 3, el estado de STOP se indica cuando ambas señales, Dp y Dn, est� a nivel alto (11). éste es un estado quiescente. Este estado se evita durante la comunicación real de datos entre la primera y la segunda estaciones 110, 120, lo que significa que los otros estados restantes se usan a efectos de comunicación. Según se ha descrito también en lo que antecede, el hecho de que para comunicar una serie de bits desde la primera estación 110 hasta la segunda estación 120, la primera estación 110 envíe MK0s para un bit cero (que ocurre cuando las líneas de señal Dp y Dn est�n simultáneamente en los estados 0 y 1 respectivamente), o MK1s para un bit uno (que ocurre cuando las líneas de señal Dp y Dn est�n simultáneamente en los estados 1 y 0 respectivamente) según se requiera, entremezclados con espacios (SPC) que ocurren cuando ambas líneas de señal est�n en estado 0. De ese modo, la transmisión de una palabra simple comprende (bit de datos) – (espacio) – (bit de datos) – (espacio) – (bit de datos) – (espacio) – (bit de datos) – (espacio) – (bit de datos) – (espacio) – (bit de datos) – (espacio) – (bit de datos) – (espacio) – (bit de datos) –
(espacio). El SPC asegura que el estado de STOP no estar� presente en las líneas de señal, incluso durante períodos de transición. Según se ha discutido con anterioridad, las señales Dp y Dn se generan de tal modo que si se combinan lógicamente usando una puerta EXOR, la salida de la puerta EXOR se activar� dos veces (una vez de nivel bajo a alto, y una vez de nivel alto a bajo) por cada bit y espacio transmitidos. Esto proporciona una señal de reloj de dos fases según se muestra en las Figuras 2 y 3.
La Figura 4 es un esquema de se�alizaci�n que ilustra la operación de este protocolo según la invención. En la Figura 4, la primera estación 110 est� inicialmente en un estado de STOP (201) y la segunda estación 120 est� también en un estado de STOP (202).
Cuando la primera estación 110 desea comenzar la transmisión de datos de carga útil hasta la segunda estación 120, se envía una Petición de modo de escape (203) a la segunda estación 120. Esta petición es una secuencia particular de bits, que va seguida de un código de comando de entrada que indica a la segunda estación 120 la acción solicitada. En el protocolo MIPI, estos comandos de entrada son palabras de ocho bits que se seleccionan de modo que se obtenga la máxima robustez y fiabilidad frente a mecanismos de error.
Si la primera estación desea transmitir palabras de datos de carga útil a la segunda estación, la palabra de comando es un comando (205) de transmisión de datos de baja potencia (LPDT), que indica a la segunda estación 120 que los bits que siguen al comando son bits de datos de carga útil para ser procesados. Las palabras de datos de carga útil son transmitidas a continuación a la segunda estación 120 (línea de señal 207). Una vez que la transmisión de datos est� completa, se transmite el estado de STOP (209) a la segunda estación 120. Según se ha discutido con anterioridad con referencia a las Figuras 2 y 3, el estado de STOP ocurre cuando las señales de la primera y la segunda líneas de señal 131, 132 est�n simultáneamente a nivel alto en una fase particular de un ciclo de reloj.
Se apreciar� que, bajo el protocolo MIPI, existe una MK adicional entre el espacio del último bit de la palabra de datos y el estado de STOP. Esto evita transiciones simultáneas (flancos de señal) en ambas líneas de señal.
De acuerdo con la invención, la estación 120 de recepción puede requerir ciclos de reloj adicionales para completar las tareas asociadas a las palabras de datos de carga útil previamente recibidas. Por lo tanto, se envía una Petición de modo de escape (211) desde la primera estación 110 hasta la segunda estación 120. La primera estación 110 transmite entonces al menos un comando NOP (213) a la segunda estación 120. Si se transmite una pluralidad de comandos NOP a la segunda estación 120, los comandos NOP est�n concatenados, lo que significa que no se requiere una Petición de Modo de Escape con anterioridad a cada comando NOP. Según se ha descrito en lo que antecede, la segunda estación 120 recibe el comando NOP y descodifica la señal de reloj a partir de los bits usados para transmitir el comando.
El número de comandos NOP transmitidos a la segunda estación 120 depende del número de ciclos de reloj adicionales requeridos por la segunda estación 120 a efectos de completar el procesamiento de las palabras de datos de carga útil recibidas con anterioridad.
Cuando el número requerido de comandos NOP ha sido enviado a la segunda estación 120, se transmite una señal de STOP (215) a la segunda estación 120. Entonces, tanto la primera estación 110 como la segunda estación 120 entran en estados de STOP 217, 218 respectivos.
En el protocolo MIPI, las palabras de comando son de 1 byte de longitud (es decir, 8 bits), lo que significa que cada comando NOP proporcionar� a la estación 120 de recepción ocho ciclos de reloj adicionales. Por lo tanto, teniendo en cuenta la sobrecarga involucrada en el inicio y la detención de transmisiones de datos (es decir, la Petición de Modo de Escape, etc.), el número de ciclos de reloj adicionales ser� igual a 8*N+3, donde N es el número de comandos NOP enviados a la segunda estación 120.
En protocolos distintos del protocolo MIPI, la longitud de las palabras de comando y la sobrecarga que se requiere para iniciar y detener las transmisiones de datos, pueden ser diferentes, lo que significa que el número de ciclos de reloj adicionales vendr� dado por A*N+B, donde A es el número de bits en las palabras de comando, y B es la sobrecarga requerida para iniciar y detener una transmisión.
Seg�n se ha descrito en lo que antecede, en la primera estación 110 puede estar el circuito 112 de generación de datos dispuesto para generar solamente las palabras de datos de carga útil real que van a ser transmitidas, mientras que el circuito 113 transmisor est� dispuesto para añadir el comando o comandos NOP requeridos. Alternativamente, el circuito 112 de generación de datos puede generar también los comandos NOP subsiguientes a las palabras de datos de carga útil.
En un ejemplo, un comando distinto del comando NOP puede ser repetido y transmitido a la estación 120 de recepción por medio de la estación 110 de transmisión con el fin de que la estación 120 de recepción est� capacitada para generar una señal de reloj. Por ejemplo, en el protocolo MIPI, se define un comando de RESET. Bajo el protocolo MIPI, tras la recepción de un comando de RESET, la estación 120 de recepción no esperar�
ning�n dato adicional, ni la repetición del comando de RESET. Por lo tanto, según la invención, los comandos pueden ser repetidos cuando no se espere de ningún otro modo que se repitan, o los comandos que no indiquen a la estación 120 de recepción que van a ser transmitidos datos de carga útil (es decir, comandos distintos del comando LPDT) pueden ir seguidos de datos de carga útil desechables. En cualquier caso, la estación 120 de recepción utiliza las señales adicionales a través del bus 130 para generar una señal de reloj,
El sistema de comunicaciones según la invención puede tener modos de operación alternativos. En tal realización, el sistema de comunicaciones puede utilizar un mecanismo para iniciar y detener la transmisión con el fin de habilitar la transmisión tipo ráfaga de datos en paquetes de datos. Esto puede hacerse tanto con señales en banda (que representan códigos o estados de excepción) o con señales separadas. Tal transmisión asíncrona puede estar indicada mediante un código de entrada al comienzo de la ráfaga. En ese caso, uno o más de los códigos de entrada puede estar definido o considerado como un código NOP (Ninguna Operación), lo que significa que el circuito 122 de procesamiento de datos puede ignorarlo. De ese modo, sólo dar� como resultado la transmisión de este paquete desde la primera estación 110 hasta la segunda estación 120, y la generación de una señal de reloj en la segunda estación 120 para permitir que el circuito 122 de procesamiento de datos procese los datos de carga útil recibidos con anterioridad o inicie acciones basadas en datos de carga útil recibidos con anterioridad.
En un sistema de comunicaciones en que este modo de comunicación est� fuera de un número de posibles modos de comunicación, el modo según ha sido ilustrado en el ejemplo de la Figura 4 puede ser introducido enviando una cierta secuencia de bits en uno de los otros modos para introducir la condición de inicio correcta para transportar los bits a través del bus 130 de comunicaciones. En el modo de comunicación del ejemplo de la Figura 4, los bits pueden ser agrupados en bytes de ocho bits sucesivos que indique comandos, instrucciones o datos de carga útil para ser procesados por la segunda estación 120. También son posibles palabras de datos de comando, instrucción
o carga útil de otras longitudes. Para habilitar detección de error o corrección de error el número de comandos o de palabras de datos de carga útil válidas puede estar limitado a un subconjunto del número de palabras potencialmente posibles. Por ejemplo, si solamente se transmiten bytes de comandos o de instrucciones, el conjunto de instrucciones podría ser limitado a 8 fuera de los 256 códigos posibles, con lo que los 8 códigos usados se eligen de tal modo que la distancia de bit entre los mismos sea tan grande como sea posible para incrementar las posibilidades de detección o de corrección de error.
Aunque la invención ha sido ilustrada y descrita con detalle en los dibujos y en la descripción que antecede, tales ilustración y descripción deben ser consideradas como ilustrativas o ejemplares y no limitativas; la invención no se limita a las realizaciones descritas.
Por ejemplo, en la realización mostrada en la Figura 1, solamente est�n presentes dos líneas de datos en el bus 130, 131 de comunicaciones. Alternativamente, el sistema de comunicaciones puede comprender líneas de datos adicionales para transmitir datos. Además, el sistema de comunicaciones puede facilitar también otros modos de comunicación en los que se envíen datos a través del bus de comunicaciones utilizando un protocolo diferente y a otras tasas de datos, por ejemplo más altas. También, el sistema puede incorporar líneas de reloj adicionales entre la primera y la segunda estaciones. Esos otros modos pueden utilizar también líneas de datos adicionales entre la primera y la segunda estaciones. Además, la segunda estación puede comprender un circuito de generación o de regeneración de señal de reloj que facilite la comunicación en esos otros modos. En tales realizaciones, el modo de auto-sincronización puede ser un modo de comunicaciones de datos de baja potencia en el que solamente se usen las líneas 131, 132 de datos, y todas las demás líneas de datos o líneas de reloj no se usen, mientras que el circuito de generación o de regeneración de señal de reloj de la estación 120 de recepción est� deshabilitado.
Otras variaciones de las realizaciones descritas pueden ser comprendidas y efectuadas por los expertos en la materia durante la puesta en práctica de la invención reivindicada, a partir del estudio de los dibujos, de la descripción y de las reivindicaciones anexas. En las reivindicaciones, el término “que comprende” no excluye otros elementos o etapas, y el artículo indefinido “un” o “uno” no excluye una pluralidad. Un procesador simple u otra unidad pueden cumplir las funciones de varios componentes mencionados en las reivindicaciones. El mero hecho de que se mencionen ciertas medidas en reivindicaciones dependientes mutuamente diferentes no indica que no pueda usarse una combinación de esas medidas de forma ventajosa. Un programa de ordenador puede ser almacenado/distribuido sobre un medio adecuado, tal como un medio de almacenamiento óptico o un medio de estado sólido suministrado junto con, o como parte de, otro hardware, pero también puede ser distribuido de otras formas, tal como a través de Internet o de otros sistemas de telecomunicación al�mbricos o inalámbricos. Cualquier signo de referencia de las reivindicaciones no debe ser entendido como limitativo de su alcance.

Claims (10)

  1. REIVINDICACIONES
    1.- Un método de operación de un sistema de comunicaciones que comprende una estación de transmisión y una estación de recepción, comprendiendo el método en la estación de transmisión:
    codificar una señal de reloj con datos para formar señales codificadas para su transmisión, en donde los datos pueden ser datos de carga útil y datos de comando, siendo dichos datos de comando proporcionados para controlar la operación de la estación de recepción; transmitir las señales codificadas hasta la estación de recepción;
    comprendiendo el método en la estación de recepción:
    descodificar las señales codificadas para extraer la señal de reloj y los datos, sin recibir una señal de reloj explícita y separada; procesar los datos bajo el control de la señal de reloj descodificada,
    en donde el método comprende además:
    cuando no se requieren datos de carga útil o de comando para ser transmitidos hasta la estación de recepción, a pesar de la transmisión de señales codificadas que comprenden una señal de reloj codificada con comandos para permitir que la estación de recepción descodifique dichas señales codificadas, extraer dicha señal de reloj, ignorar dichos comandos, siendo dicha señal de reloj extraída usada para sincronizar y continuar el procesamiento de datos de carga útil recibidos con anterioridad, en donde el número de comandos codificados adicionales depende del número de ciclos de reloj adicionales requeridos para completar dicho procesamiento.
  2. 2.- Un método según la reivindicación 1, en donde los datos de comando comprenden una pluralidad de palabras de comando concatenadas.
  3. 3.- Un método según la reivindicación 1 � 2, en donde las señales codificadas para su transmisión comprenden señales separadas que son transmitidas a través de al menos dos líneas de señal entre la estación de transmisión y la estación de recepción.
  4. 4.- Un método según la reivindicación 3, en donde la etapa de descodificaci�n comprende realizar operaciones de OR exclusiva sobre las señales separadas transmitidas a través de las al menos dos líneas de señal.
  5. 5.- Un método según una cualquiera de las reivindicaciones 1 a 4, en donde, con anterioridad a la transmisión de palabras de datos de carga útil hasta la estación de recepción, la estación de transmisión codifica datos de comando con la señal de reloj para formar señales codificadas para su transmisión, y transmite las señales hasta la estación de recepción, indicando los datos de comando a la estación de recepción que los datos posteriormente transmitidos comprenderán al menos una palabra de datos de carga útil.
  6. 6.- Un sistema (100) de comunicación que comprende una estación (110) de transmisión y una estación (120) de recepción para su uso en la transmisión de datos hasta la estación (120) de recepción y en la recepción de datos procedentes de la estación (110) de transmisión, respectivamente, comprendiendo la estación (110) de transmisión:
    un circuito (113) transmisor para codificar una señal de reloj con datos para formar señales codificadas para ser transmitidas, y para transmitir las señales codificadas hasta la estación (120) de recepción, en donde los datos pueden ser datos de carga útil y datos de comando, siendo dichos datos de comando proporcionados para controlar la operación de la estación de recepción; y,
    comprendiendo la estación (120) de recepción:
    un circuito (121) receptor para recibir señales codificadas desde la estación (110) de transmisión, comprendiendo las señales codificadas datos codificados con una señal de reloj, en donde los datos pueden ser datos de carga útil y datos de comando, siendo dichos datos de comando proporcionados para controlar la operación de la estación de recepción; estando el circuito (121) receptor adaptado para descodificar las señales codificadas para extraer la señal de reloj y los datos, sin recibir una señal de reloj explícita y separada; y, un circuito (122) de procesamiento de datos, para procesar los datos bajo el control de la señal de reloj descodificada, en donde la estación (110) de transmisión est� dispuesta para:
    cuando no se requiere que los datos de carga útil o de comando sean transmitidos hasta la estación de recepción, a pesar de la transmisión de señales codificadas que comprenden una señal de reloj codificada
    5 con comandos para permitir que la estación de recepción descodifique dichas señales codificadas, extraer dicha señal de reloj, ignorar dichos comandos, siendo dicha señal de reloj extraída usada para sincronizar y continuar el procesamiento de datos de carga útil recibidos con anterioridad, en donde el número de comandos codificados adicionales depende del número de ciclos de reloj adicionales requeridos para completar dicho procesamiento.
    10 7.- Un sistema (100) de comunicación según la reivindicación 6, en donde la estación de transmisión comprende además un circuito (112) de generación de datos para proporcionar datos de carga útil al circuito (113) transmisor.
  7. 8.- Un sistema (100) de comunicación según la reivindicación 7, en donde el circuito (112) de generación de datos 15 est� además adaptado para proporcionar los datos de comando al circuito (113) transmisor.
  8. 9.- Un sistema (100) de comunicación según la reivindicación 7, en donde el circuito (113) transmisor est� adaptado para generar los datos de comando.
    20 10.- Un sistema (100) de comunicación según una cualquiera de las reivindicaciones 6 a 9, en donde la estación de transmisión comprende además un circuito (111) de reloj para generar la señal de reloj y proporcionar la señal de reloj al circuito (113) transmisor.
  9. 11.- Un sistema (100) de comunicación según una cualquiera de las reivindicaciones 6 a 10, el cual est� 25 implementado en un circuito integrado.
  10. 12.-Un sistema (100) de comunicación según una cualquiera de las reivindicaciones 6 a 11, adaptado para usar el protocolo MIPI.
ES06821526.8T 2005-11-22 2006-11-22 Receptor sincronizado Active ES2476026T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05111110 2005-11-22
EP05111110 2005-11-22
PCT/IB2006/054379 WO2007060620A1 (en) 2005-11-22 2006-11-22 Synchronized receiver

Publications (1)

Publication Number Publication Date
ES2476026T3 true ES2476026T3 (es) 2014-07-11

Family

ID=37831755

Family Applications (1)

Application Number Title Priority Date Filing Date
ES06821526.8T Active ES2476026T3 (es) 2005-11-22 2006-11-22 Receptor sincronizado

Country Status (8)

Country Link
US (1) US8031746B2 (es)
EP (1) EP1955470B1 (es)
JP (1) JP4815559B2 (es)
KR (1) KR100977934B1 (es)
CN (1) CN101313505B (es)
ES (1) ES2476026T3 (es)
PL (1) PL1955470T3 (es)
WO (1) WO2007060620A1 (es)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100225565A1 (en) * 2009-03-06 2010-09-09 Freitas Oscar W Mipi analog switch for efficient selection of multiple displays
JP5505742B2 (ja) 2012-01-18 2014-05-28 横河電機株式会社 計測用アナログフロントエンド回路
US9537644B2 (en) 2012-02-23 2017-01-03 Lattice Semiconductor Corporation Transmitting multiple differential signals over a reduced number of physical channels
US9230505B2 (en) * 2013-02-25 2016-01-05 Lattice Semiconductor Corporation Apparatus, system and method for providing clock and data signaling
US9875209B2 (en) * 2013-05-06 2018-01-23 Qualcomm Incorporated Synchronous data-link throughput enhancement technique based on data signal duty-cycle and phase modulation/demodulation
US9871516B2 (en) 2014-06-04 2018-01-16 Lattice Semiconductor Corporation Transmitting apparatus with source termination
JP6883377B2 (ja) * 2015-03-31 2021-06-09 シナプティクス・ジャパン合同会社 表示ドライバ、表示装置及び表示ドライバの動作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9614561D0 (en) * 1996-07-11 1996-09-04 4Links Ltd Communication system with improved code
ES2156614T3 (es) * 1996-11-08 2001-07-01 Cit Alcatel Metodo para sincronizar la transmision de datos entre un receptor y un transmisor.
US6239793B1 (en) * 1999-05-20 2001-05-29 Rotor Communications Corporation Method and apparatus for synchronizing the broadcast content of interactive internet-based programs
US6802019B1 (en) * 2000-06-15 2004-10-05 Genesys Conferencing, Ltd. Method and system for synchronizing data
DE60128541T2 (de) 2000-12-20 2008-01-24 Koninklijke Philips Electronics N.V. Kodierungssystem zur gemeinsamen übertragung von daten-und takt-signalen über zwei leitungen
US20030158991A1 (en) * 2002-02-01 2003-08-21 Klaus-Peter Deyring Transceiver circuitry for sending and detecting OOB signals on serial ATA buses
US20030148801A1 (en) * 2002-02-01 2003-08-07 Klaus-Peter Deyring Signalling protocol for signalling start of reset processing in serial ATA bus protocol
ATE474308T1 (de) * 2003-10-22 2010-07-15 Nxp Bv Verfahren und einrichtung zum senden von daten über mehrere übertragungsleitungen
US7631118B2 (en) * 2003-12-31 2009-12-08 Intel Corporation Lane to lane deskewing via non-data symbol processing for a serial point to point link

Also Published As

Publication number Publication date
CN101313505B (zh) 2012-01-04
JP4815559B2 (ja) 2011-11-16
EP1955470A1 (en) 2008-08-13
US8031746B2 (en) 2011-10-04
CN101313505A (zh) 2008-11-26
US20080279225A1 (en) 2008-11-13
PL1955470T3 (pl) 2015-02-27
WO2007060620A1 (en) 2007-05-31
JP2009516978A (ja) 2009-04-23
KR20080069261A (ko) 2008-07-25
KR100977934B1 (ko) 2010-08-24
EP1955470B1 (en) 2014-06-04

Similar Documents

Publication Publication Date Title
ES2476026T3 (es) Receptor sincronizado
US8903000B2 (en) Transmission circuit, reception circuit, transmission method, reception method, communication system and communication method therefor
WO2017069855A1 (en) Alternating pseudo-random binary sequence seeds for mipi csi-2 c-phy
US7782805B1 (en) High speed packet interface and method
KR101367015B1 (ko) 집적회로 간의 점 대 점 통신을 위한 물리적 인터페이스에서의 에러 검출
US11296722B2 (en) Integrated physical coding sublayer and forward error correction in networking applications
KR101616488B1 (ko) 차분 디코더
WO2016140765A2 (en) Packet format and coding method for serial data transmission
US9426096B2 (en) Single-lane, twenty-five gigabit ethernet
JP2010011454A (ja) 符号化方法、システム及びコード
BR112015014861B1 (pt) Método e dispositivo para a troca de dados entre assinantes
RU2014102641A (ru) Способ и устройство для последовательной передачи данных с гибким размером сообщений и переменной длительностью бита
EP2441197A1 (en) Packet based data transmission
US20160373198A1 (en) Serial communication device and serial communication method
Sharma PCI Express 6.0 specification: A low-latency, high-bandwidth, high-reliability, and cost-effective interconnect with 64.0 GT/s PAM-4 signaling
JP2008283262A (ja) 送信機、受信機、送信方法、受信方法、固定長シリアル・バースト・データ転送システム、半導体装置、およびハイブッド半導体装置
CN109831192B (zh) 用于传送器、接收器的物理层电路及其方法、及通讯系统
CN111713046A (zh) 用于串行通信网络的用户站和用于校正串行通信网络的消息中的各个错误的方法
BR112020002038A2 (pt) radiocomunicação
US11663157B1 (en) Joint electron devices engineering council (JESD)204-to-peripheral component interconnect express (PCIe) interface
JP2016100690A (ja) 情報通信装置およびその制御方法