JP2010011454A - 符号化方法、システム及びコード - Google Patents
符号化方法、システム及びコード Download PDFInfo
- Publication number
- JP2010011454A JP2010011454A JP2009147787A JP2009147787A JP2010011454A JP 2010011454 A JP2010011454 A JP 2010011454A JP 2009147787 A JP2009147787 A JP 2009147787A JP 2009147787 A JP2009147787 A JP 2009147787A JP 2010011454 A JP2010011454 A JP 2010011454A
- Authority
- JP
- Japan
- Prior art keywords
- receiver
- sequence
- code
- length
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0079—Formats for control data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【解決手段】物理層に関して8b/10b符号化のオーバーヘッドを除くことによって、符号化スキームは、現在の8b/10b符号化よりも優れたエラー検出能力を達成する。更に、この新規の符号化スキームは、付加的なエラー検出機能と、低電力状態から抜け出すための低オーバーヘッドメカニズムと、問題のあるパケットを扱うためのメカニズムとを提供する。
【選択図】図2
Description
或る実施例で、ダブルワードでTLPペイロードの長さを得る式は、下記の通りである:
tlp_length[10:0]=(Fmt[1]の場合にlength[9:0];その他の場合に0)+
5(3ダブルワードヘッダについて、リンクレベルCRC、STP及びEND/EDB)+
(Fmt[0]が1である場合に1;その他の場合に0)(1の場合に4ダブルワードヘッダを表す)+
(TDが1である場合に1;その他の場合に0)(エンド・ツー・エンドCRCを表す)
ペイロード長を決定するために使用されるTLPフィールドは、或る実施例で、所望のエラー補償範囲に依存して、CRCフィールドによって保護される。たとえパケット自体がCRC保護を受けることができるとしても、“長さ”を形成するフィールドでのビットエラーは、結果としてパケット境界を誤りバイトで終わらせ、これにより、誤りビットは、フレーミングが起こる場合にCRCとして取られる。これは、CRCが許容することができるものより少ないエラーが得られる場合でさえエイリアシングを引き起こしうる。
20 エンコーダ
22 プレフィックス
24 ビットシーケンス
200 システム
30 スクランブラ
32 ペイロードタイプシンボル
36 トランザクション層パケットレイアウト
40 送信器
50 受信器
60 デコーダ
70 デスクランブラ
80 シリアルリンク
90 (130,128)コード
Claims (20)
- デコーダを有する受信器と、
送信器を前記受信器へ結合するシリアルリンクと
を有し、
前記シリアルリンクを介して前記受信器によって受信されるコードは、
2つの有効な状態のうち一方を有する2ビットプレフィックスと、
所定ビット長のシーケンスと
を有し、
前記コードは、前記受信器が入来データを識別することを可能にする、システム。 - 前記受信器は、トレーニングシーケンスとして前記コードを使用し、当該受信器が前記送信器と同期することを可能にする、請求項1記載のシステム。
- 前記2ビットプレフィックスは第1の有効状態を有し、
前記第1の有効状態は、前記コードが電気的遊休状態エントリシーケンス又は電気的遊休状態終了シーケンスであり、前記所定ビット長のシーケンスが繰り返しパターンを有することを示す、請求項1記載のシステム。 - 前記2ビットプレフィックスは第2の有効状態を有し、
前記第2の有効状態は、前記所定ビット長のシーケンスの第1バイトがペイロードタイプシンボルであることを示す、請求項1記載のシステム。 - 前記ペイロードタイプシンボルは、ペイロードが遊休状態ペイロード、トランザクション層パケットペイロード、データリンク層パケットペイロード、又は順序集合ペイロードのいずれかであることを示す、請求項4記載のシステム。
- 前記ペイロードタイプシンボルがトランザクション層パケットペイロードを示す場合に、
トランザクション層パケットは、
1又はそれ以上の長さフィールドと、
当該トランザクション層パケットの固定ロケーションを占有し、前記1又はそれ以上の長さフィールドの周期的冗長チェックを有するCRCフィールドと
を有し、
前記受信器は、前記1又はそれ以上長さフィールドにより前記トランザクション層パケットの長さを計算する前に前記CRCフィールドと前記1又はそれ以上長さフィールドを確認する、請求項5記載のシステム。 - シリアルリンクを介して受信器によって、2ビットプレフィックス及び所定ビット長のシーケンスを有し、前記受信器が前記シリアルリンクへ結合されている送信装置と同期することを可能にするコードを受信する段階と、
前記受信器によってブロックロックを得る段階と、
前記2ビットプレフィックスが第1の所定値を有する場合に、前記所定ビット長のシーケンスの第1バイトを占有するペイロードタイプシンボルを読む段階と
を有し、
前記コードは、前記2ビットプレフィックスが第2の所定値を有する場合に電気的遊休状態エントリ信号又は電気的遊休状態終了信号を有する、符号化方法。 - 前記ペイロードタイプシンボルを読む段階は、
前記ペイロードタイプシンボルが遊休状態ペイロードを示す場合に該ペイロードタイプシンボルを取り出す段階と、
前記コードの更なる処理を実行しない段階と
を更に有する、請求項7記載の符号化方法。 - 前記ペイロードタイプシンボルを読む段階は、
前記ペイロードタイプシンボルがデータリンク層パケットである場合に該ペイロードタイプシンボルを取り出す段階と、
前記所定ビット長のシーケンスのバイトパリティを計算する段階と、
処理のために6つの後続バイトを進める段階と、
計算された前記バイトパリティを前記所定ビット長のシーケンスの最終バイトと比較する段階と
を更に有し、
前記バイトパリティ及び前記最終バイトが同じでない場合にエラーが記録される、請求項7記載の符号化方法。 - 前記ペイロードタイプシンボルを読む段階は、
前記ペイロードタイプシンボルがトランザクション層パケットを示す場合に該ペイロードタイプシンボルを取り出す段階と、
前記所定ビット長のシーケンスにおいて所定のロケーションにある前記トランザクション層パケットの長さバイトを取り出す段階と、
公式に従って、取り出した前記長さバイトを、前記所定ビット長のシーケンスの第2の所定のロケーションに配置されている複数の周期的冗長チェックビットと比較して、結果を生成する段階と
を更に有し、
前記トランザクション層パケットの長さは、前記結果が零である場合に前記長さバイトから得られる、請求項7記載の符号化方法。 - 前記取り出した長さバイトを公式に従って複数の周期的冗長チェックビットと比較する段階は、所定の公式を用いて前記トランザクション層パケットの長さを計算する段階を更に有する、請求項10記載の符号化方法。
- 前記受信器に電気的遊休状態を終了させるよう所定数の低周波シンボルを送信する段階と、
前記受信器がビットロックを得ることを可能にするよう第2所定数の高周波シンボルを送信する段階と、
前記受信器がレーン・ツー・レーン・デスキューを実行することを可能にするよう第3所定数のシンボルを送信する段階と
を更に有し、
前記受信器は低電力状態から回復しつつある、請求項7記載の符号化方法。 - シリアルリンクで8b/10b符号化を置換するコードであって、
電気的遊休状態終了シーケンス及び電気的遊休状態エントリシーケンスのいずれかを示す第1の値と、遊休状態シーケンス、データリンク層パケット、又はトランザクション層パケットのいずれかを示す第2の値とを有する2ビットプレフィックスと、
前記2ビットプレフィックスの値に基づく一意のビットを有する所定ビット長のシーケンスと
を有し、
前記シリアルリンクの一端へ結合されている受信器が、前記シリアルリンクの他端へ結合されている送信装置と同期することを可能にするコード。 - 前記2ビットプレフィックスが前記第1の値を有し、前記所定ビット長のシーケンスが1及び0の繰り返しシーケンスを有する場合に、
前記2ビットプレフィックス及び前記所定ビット長のシーケンスは、スクランブル化されず、後の処理のためにブロック境界を識別し且つ必要に応じて該ブロック境界を有効とし再識別するために使用される、請求項13記載のコード。 - 前記所定ビット長のシーケンスは、前記受信器が低電力状態を抜け出ることができるほど低い周波数で送信される、請求項14記載のコード。
- 前記所定ビット長のシーケンスは、前記受信器に線形フィードバックシフトレジスタをリセットさせる、請求項14記載のコード。
- 前記2ビットプレフィックスが前記第2の値を有する場合に、
前記所定ビット長のシーケンスの第1バイトはペイロードタイプシンボルを更に有し、
前記受信器は、前記ペイロードタイプシンボルに従って前記所定ビット長のシーケンスを処理する、請求項13記載のコード。 - 前記ペイロードタイプシンボルが、更に、遊休状態ペイロードを示す場合に、
前記受信器は、更なるアクションを起こさない、請求項17記載のコード。 - 前記ペイロードタイプシンボルが、更に、データリンク層パケットを示す場合に、
当該コードの残りのバイトは、処理される6つのバイトと、1つのパリティバイトとを有する、請求項17記載のコード。 - 前記ペイロードタイプシンボルが、更に、トランザクション層パケットを示す場合に、
当該コードの残りのバイトは、2ビットのフォーマット情報と、10ビットの長さ情報と、1ビットのダイジェスト情報と、複数のCRCバイトとを有し、
前記フォーマット情報、前記長さ情報及び前記ダイジェスト情報は、共に、前記トランザクション層パケットの長さを提供し、
前記CRCバイトは、前記受信器による前記トランザクション層パケットの処理の前に該トランザクション層パケットの前記長さと比較される、請求項17記載のコード。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/145,696 US7769048B2 (en) | 2008-06-25 | 2008-06-25 | Link and lane level packetization scheme of encoding in serial links |
US12/145,696 | 2008-06-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010011454A true JP2010011454A (ja) | 2010-01-14 |
JP4981102B2 JP4981102B2 (ja) | 2012-07-18 |
Family
ID=41396936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009147787A Expired - Fee Related JP4981102B2 (ja) | 2008-06-25 | 2009-06-22 | 符号化方法、システム及びコード |
Country Status (4)
Country | Link |
---|---|
US (1) | US7769048B2 (ja) |
JP (1) | JP4981102B2 (ja) |
CN (1) | CN101631000B (ja) |
DE (2) | DE102009030545B4 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2503745A1 (en) | 2011-03-19 | 2012-09-26 | Fujitsu Limited | Error detection in a network device |
JP2018049658A (ja) * | 2017-11-27 | 2018-03-29 | インテル・コーポレーション | 装置、方法、およびシステム |
US11043965B2 (en) | 2013-12-26 | 2021-06-22 | Intel Corporation | PCI express enhancements |
JP2021158414A (ja) * | 2020-03-25 | 2021-10-07 | アンリツ株式会社 | パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2320576A3 (en) * | 2005-09-30 | 2011-12-14 | Mitsubishi Electric Research Laboratories | Training signals for selecting antennas and beams in mimo wireless lans |
US8010860B2 (en) * | 2007-10-22 | 2011-08-30 | International Business Machines Corporation | Method and architecture to prevent corrupt data propagation from a PCI express retry buffer |
US8184758B2 (en) * | 2008-12-16 | 2012-05-22 | Hewlett-Packard Development Company, L.P. | Method and apparatus for detecting electrical idle |
US7958404B2 (en) * | 2009-03-31 | 2011-06-07 | Intel Corporation | Enabling resynchronization of a logic analyzer |
DE102009047199A1 (de) * | 2009-11-26 | 2011-06-01 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Eine Datenübertragungsvorrichtung und ein Verfahren zum Aktivieren einer Datenübertragung |
JP5657242B2 (ja) | 2009-12-09 | 2015-01-21 | 株式会社東芝 | 半導体装置及びメモリシステム |
US8275922B2 (en) * | 2010-02-22 | 2012-09-25 | International Business Machines Corporation | Implementing serial link training patterns separated by random data for training a serial link in an interconnect system |
US8804960B2 (en) * | 2010-02-22 | 2014-08-12 | International Business Machines Corporation | Implementing known scrambling relationship among multiple serial links |
CN103141066B (zh) * | 2010-10-12 | 2015-06-10 | 松下电器产业株式会社 | 发送电路、接收电路、发送方法、接收方法、通信系统及其通信方法 |
US8645585B2 (en) * | 2011-06-10 | 2014-02-04 | Nvidia Corporation | System and method for dynamically configuring a serial data link in a display device |
CN102957492B (zh) * | 2011-08-18 | 2015-05-13 | 盛科网络(苏州)有限公司 | 实现64b/67b编码边界锁定的方法及装置 |
US8572300B2 (en) * | 2011-10-26 | 2013-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Physical coding sublayer (PCS) architecture for synchronizing data between different reference clocks |
EP2775648B1 (en) * | 2011-10-31 | 2017-03-01 | Huawei Technologies Co., Ltd. | Data sender, data receiver and frame synchronization method |
US9043526B2 (en) | 2012-06-20 | 2015-05-26 | International Business Machines Corporation | Versatile lane configuration using a PCIe PIe-8 interface |
US8856573B2 (en) * | 2012-06-27 | 2014-10-07 | Intel Corporation | Setting a number (N) of fast training sequences (FTS) automatically to an optimal value |
KR101754890B1 (ko) | 2012-10-22 | 2017-07-06 | 인텔 코포레이션 | 고성능 인터커넥트 물리 계층 |
US9311268B1 (en) * | 2012-10-25 | 2016-04-12 | Qlogic, Corporation | Method and system for communication with peripheral devices |
WO2015054898A1 (zh) * | 2013-10-18 | 2015-04-23 | 华为技术有限公司 | 电气空闲状态处理方法及快速外设组件互联pcie设备 |
WO2015066842A1 (zh) * | 2013-11-05 | 2015-05-14 | 华为技术有限公司 | 通信方法、高速外围组件互连pcie芯片及pcie设备 |
US20150222384A1 (en) * | 2014-02-03 | 2015-08-06 | Valens Semiconductor Ltd. | Changing receiver configuration by replacing certain idle words with bitwise complement words |
US9379739B2 (en) * | 2014-08-11 | 2016-06-28 | Qualcomm Incorporated | Devices and methods for data recovery of control channels in wireless communications |
US9842020B2 (en) | 2014-11-26 | 2017-12-12 | Qualcomm Incorporated | Multi-wire symbol transition clocking symbol error correction |
CN104767590A (zh) * | 2015-04-08 | 2015-07-08 | 江苏飞尚安全监测咨询有限公司 | 一种串行通信的可靠数据传输和控制方法 |
US9515813B1 (en) * | 2015-05-26 | 2016-12-06 | International Business Machines Corporation | Initializing a descrambler |
US9497020B1 (en) * | 2015-05-26 | 2016-11-15 | International Business Machines Corporation | Initializing a descrambler |
WO2019015462A1 (zh) * | 2017-07-18 | 2019-01-24 | 华为技术有限公司 | 一种检测块发送和接收的方法、网络设备和系统 |
CN114726479A (zh) | 2017-07-18 | 2022-07-08 | 华为技术有限公司 | 一种检测块发送和接收的方法、网络设备和系统 |
CN108449162B (zh) * | 2018-03-15 | 2020-07-17 | 浙江工业大学 | 一种基于非前缀码的无线通信节能编码方法 |
US11966348B2 (en) | 2019-01-28 | 2024-04-23 | Nvidia Corp. | Reducing coupling and power noise on PAM-4 I/O interface |
US10599606B2 (en) | 2018-03-29 | 2020-03-24 | Nvidia Corp. | 424 encoding schemes to reduce coupling and power noise on PAM-4 data buses |
US10657094B2 (en) | 2018-03-29 | 2020-05-19 | Nvidia Corp. | Relaxed 433 encoding to reduce coupling and power noise on PAM-4 data buses |
US11159153B2 (en) | 2018-03-29 | 2021-10-26 | Nvidia Corp. | Data bus inversion (DBI) on pulse amplitude modulation (PAM) and reducing coupling and power noise on PAM-4 I/O |
US10606790B2 (en) | 2018-04-16 | 2020-03-31 | Intel Corporation | Precoding mechanism in PCI-express |
US10623200B2 (en) | 2018-07-20 | 2020-04-14 | Nvidia Corp. | Bus-invert coding with restricted hamming distance for multi-byte interfaces |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244896A (ja) * | 1993-02-19 | 1994-09-02 | Canon Inc | シリアルデータ通信方式 |
JPH08265166A (ja) * | 1995-03-16 | 1996-10-11 | Daewoo Electron Co Ltd | 高速可変長符号復号化装置 |
JP2001308712A (ja) * | 2000-03-06 | 2001-11-02 | Agilent Technol Inc | パケット化直列データの復号化方法及びデコーダ |
WO2005048520A1 (ja) * | 2003-11-14 | 2005-05-26 | Hitachi, Ltd. | データ伝送方法及びデータ伝送装置 |
JP2006174142A (ja) * | 2004-12-16 | 2006-06-29 | Kenwood Corp | 無線通信システム、無線通信装置及び無線通信方法 |
JP2006202281A (ja) * | 2005-01-10 | 2006-08-03 | Samsung Electronics Co Ltd | Pciイクスプレスのバイトスキュー補償方法及びこのためのpciイクスプレス物理階層受信機 |
JP2006237710A (ja) * | 2005-02-22 | 2006-09-07 | Sony Corp | データ処理装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000044126A1 (fr) * | 1999-01-19 | 2000-07-27 | Sharp Kabushiki Kaisha | Procede et dispositif de transmission |
US20020009089A1 (en) * | 2000-05-25 | 2002-01-24 | Mcwilliams Patrick | Method and apparatus for establishing frame synchronization in a communication system using an UTOPIA-LVDS bridge |
US6628725B1 (en) * | 2001-03-28 | 2003-09-30 | Ciena Corporation | Method and system for encoding data for transmission over a serial link |
US7508800B1 (en) * | 2002-05-22 | 2009-03-24 | Cisco Technology, Inc. | Block code mapping system and method |
AU2003210605A1 (en) * | 2002-06-25 | 2004-01-06 | Lockheed Martin Corporation | Method to increase the hamming distance between frame delimiter symbol and data symbols of a mbnb line code |
US7081838B2 (en) * | 2004-12-29 | 2006-07-25 | Enigma Semiconductor, Inc. | 16b/10s coding apparatus and method |
US7813289B2 (en) * | 2006-02-02 | 2010-10-12 | Infineon Technologies Ag | Electrical idle detection circuit including input signal rectifier |
US7899111B2 (en) * | 2007-08-07 | 2011-03-01 | Intel Corporation | Link interface technique including data indicator symbols |
-
2008
- 2008-06-25 US US12/145,696 patent/US7769048B2/en not_active Expired - Fee Related
-
2009
- 2009-06-22 JP JP2009147787A patent/JP4981102B2/ja not_active Expired - Fee Related
- 2009-06-25 DE DE102009030545.9A patent/DE102009030545B4/de active Active
- 2009-06-25 DE DE102009061814.7A patent/DE102009061814B3/de active Active
- 2009-06-25 CN CN2009101398369A patent/CN101631000B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244896A (ja) * | 1993-02-19 | 1994-09-02 | Canon Inc | シリアルデータ通信方式 |
JPH08265166A (ja) * | 1995-03-16 | 1996-10-11 | Daewoo Electron Co Ltd | 高速可変長符号復号化装置 |
JP2001308712A (ja) * | 2000-03-06 | 2001-11-02 | Agilent Technol Inc | パケット化直列データの復号化方法及びデコーダ |
WO2005048520A1 (ja) * | 2003-11-14 | 2005-05-26 | Hitachi, Ltd. | データ伝送方法及びデータ伝送装置 |
JP2006174142A (ja) * | 2004-12-16 | 2006-06-29 | Kenwood Corp | 無線通信システム、無線通信装置及び無線通信方法 |
JP2006202281A (ja) * | 2005-01-10 | 2006-08-03 | Samsung Electronics Co Ltd | Pciイクスプレスのバイトスキュー補償方法及びこのためのpciイクスプレス物理階層受信機 |
JP2006237710A (ja) * | 2005-02-22 | 2006-09-07 | Sony Corp | データ処理装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2503745A1 (en) | 2011-03-19 | 2012-09-26 | Fujitsu Limited | Error detection in a network device |
US8689091B2 (en) | 2011-03-19 | 2014-04-01 | Fujitsu Limited | Data transmitting device, data receiving device, data transmitting/receiving device, and controlling method of data transmitting/receiving device |
US11043965B2 (en) | 2013-12-26 | 2021-06-22 | Intel Corporation | PCI express enhancements |
US11283466B2 (en) | 2013-12-26 | 2022-03-22 | Intel Corporation | PCI express enhancements |
US11632130B2 (en) | 2013-12-26 | 2023-04-18 | Intel Corporation | PCI express enhancements |
JP2018049658A (ja) * | 2017-11-27 | 2018-03-29 | インテル・コーポレーション | 装置、方法、およびシステム |
JP2021158414A (ja) * | 2020-03-25 | 2021-10-07 | アンリツ株式会社 | パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法 |
JP7132964B2 (ja) | 2020-03-25 | 2022-09-07 | アンリツ株式会社 | パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4981102B2 (ja) | 2012-07-18 |
US20090323722A1 (en) | 2009-12-31 |
DE102009030545A1 (de) | 2010-01-07 |
DE102009061814B3 (de) | 2022-10-20 |
US7769048B2 (en) | 2010-08-03 |
CN101631000B (zh) | 2013-09-25 |
DE102009030545B4 (de) | 2020-09-03 |
CN101631000A (zh) | 2010-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4981102B2 (ja) | 符号化方法、システム及びコード | |
US8340005B1 (en) | High speed packet interface and method | |
US8065584B2 (en) | Transmitting data words | |
US9047204B2 (en) | Techniques to perform forward error correction for an electrical backplane | |
US8903000B2 (en) | Transmission circuit, reception circuit, transmission method, reception method, communication system and communication method therefor | |
JP5348263B2 (ja) | データ伝送装置、データ伝送システムおよびデータ伝送方法 | |
US7296211B2 (en) | System and method for transferring data on a data link | |
US8195864B2 (en) | Methods and apparatus for bridged data transmission and protocol translation in a high serialized data system | |
JPH11500887A (ja) | 遷移制御されたデジタルエンコード及び信号伝送システム | |
US10942886B2 (en) | Data transmission method and data transmission system | |
WO2011000257A1 (zh) | 一种并行帧同步的扰码装置及其解扰码装置 | |
KR20200123412A (ko) | 10spe에서 동기식 및 자가-동기식 스크램블링에 의한 페이로드 및 프리앰블의 스크램블링 | |
JP4815559B2 (ja) | 同期受信機 | |
US20100195835A1 (en) | Link and physical coding sub-layer protocols | |
EP1320208A2 (en) | Serial communications system and method | |
US20190207744A1 (en) | System, Apparatus And Method For Low Overhead Communication Encoding | |
KR102108380B1 (ko) | 송신 데이터 오류를 복구하도록 작동하는 인터페이스 회로 | |
WO2010146714A1 (ja) | データ転送方法、コード変換回路及び装置 | |
JP2017050734A (ja) | シリアル通信装置、通信システム及び通信方法 | |
US20020146085A1 (en) | System and method for establishing word synchronization | |
US20230254108A1 (en) | System and method for efficient transition encoding | |
JPS62257237A (ja) | スクランブル伝送方式 | |
JP2002305550A (ja) | 制御データの送信方法、送信ノード装置、制御データの受信方法、受信ノード装置、制御データの通信方法、通信システム及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110905 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |