CN109213268A - 服务器机柜系统及其讯号传输频率调整方法 - Google Patents
服务器机柜系统及其讯号传输频率调整方法 Download PDFInfo
- Publication number
- CN109213268A CN109213268A CN201710538383.1A CN201710538383A CN109213268A CN 109213268 A CN109213268 A CN 109213268A CN 201710538383 A CN201710538383 A CN 201710538383A CN 109213268 A CN109213268 A CN 109213268A
- Authority
- CN
- China
- Prior art keywords
- server
- frequency
- output pin
- universal input
- pin position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Human Computer Interaction (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明提出一种服务器机柜系统及其讯号传输频率调整方法,所述方法包含第二服务器于开机阶段经由第二芯片组之第二通用输入输出脚位输出具有第一频率之测试讯号,第二服务器于输出测试讯号后之默认时间内判断第一服务器是否经由连接于第二通用输入输出脚位之第一通用输入输出脚位响应测试讯号;当第二服务器于预设时间内经由第二通用输入输出脚位接收到第一服务器经由第一通用输入输出脚位响应测试讯号时,第二服务器以第一频率沟通于第一服务器;及当第二服务器于预设时间内未经由第二通用输入输出脚位接收到第一服务器经由第一通用输入输出脚位响应测试讯号时,第二服务器以小于第一频率之第二频率沟通于第一服务器。
Description
技术领域
本发明是关于一种服务器机柜系统,且特别是其讯号传输频率的调整方法。
背景技术
一般来说,设置在机柜内的每一台服务器皆须配置有各自的基板管理控制器(Baseboard Management Controller;BMC)或机柜管理控制器(Rack ManagementController;RMC),并由上述管理控制器来对服务器进行控制及维护。然而,在每一台服务器中额外配置一管理控制器将增加服务器的生产成本,且只要机柜中的现有服务器是藉由管理控制器来控制的话,往后扩充的服务器也必须要使用具有管理控制器之机型,使可扩充的服务器机型选择受限。
再者,服务器在开机阶段执行基本输入输出系统(BIOS)程序代码时一般都会在特定阶段中藉由端口80输出一编码,并显示在一七段显示器或者是发光二极管上,当BIOS程序发生问题时,服务器的管理者可藉由前述编码来得知BIOS程序大约是挂在何处,进而除错。然而,藉由端口80输出编码之技术大多是透过低接脚数(Low pin count;LPC)接口来实现,而LPC接口上的线路长度必须符合规范,否则将造成前述之编码输出功能失效。因此,在安装服务器时还需要进一步考虑每一台服务器的摆设位置,相当不便。
发明内容
本发明所要解决的技术问题是提供一种服务器机柜系统及其讯号传输频率调整方法,其可节省额外增加管理控制器于服务器中的生产成本。
为解决上述技术问题,本发明提供一种服务器机柜系统,其包含背板模块及连接于背板模块之第一服务器及第二服务器。第一服务器包含第一芯片组,第一芯片组包含第一通用输入输出脚位;第二服务器包含第二芯片组,第二芯片组包含第二通用输入输出脚位,第二通用输入输出脚位经由背板模块连接于第一通用输入输出脚位;其中,于第二服务器之一开机阶段中,第二服务器经由第二通用输入输出脚位输出具有第一频率之测试讯号;当第二服务器于一预设时间内经由第二通用输入输出脚位接收到第一服务器经由第一通用输入输出脚位响应测试讯号时,第二服务器以第一频率沟通于第一服务器,当第二服务器于预设时间内未经由第二通用输入输出脚位接收到第一服务器经由第一通用输入输出脚位响应测试讯号时,第二服务器以小于第一频率之第二频率沟通于第一服务器。
优选地,当前述第二服务器未收到第一服务器响应测试讯号时,第二服务器经由第二通用输入输出脚位输出具有第二频率之另一测试讯号,第二服务器根据所接收的第一服务器根据另一测试讯号经由第一通用输入输出脚位输出的确认讯号以第二频率沟通于第一服务器。
优选地,当第二服务器接收到第一服务器响应测试讯号时,第二服务器于执行操作系统时以第一频率沟通于第一服务器;当第二服务器未接收到第一服务器响应测试讯号时,第二服务器于执行操作系统时以第二频率沟通于第一服务器。
优选地,当第二服务器接收到第一服务器响应测试讯号时,第二服务器于开机阶段经由第二通用输入输出脚位将开机数据以第一频率发送至第一服务器;当第二服务器未接收到第一服务器响应测试讯号时,第二服务器于开机阶段经由第二通用输入输出脚位将开机数据以第二频率发送至第一服务器。
优选地,当第一服务器接收到第二服务器于另一默认时间内未进入操作系统并经由第二通用输入输出脚位以第一频率或第二频率发送之一错误讯号时,第一服务器根据错误讯号将控制讯号经由第一通用输入输出脚位以第一频率或第二频率发送至第二服务器。
为解决上述技术问题,本发明还提供一种服务器机柜系统的讯号传输频率调整方法包含第二服务器于开机阶段经由第二芯片组之第二通用输入输出脚位输出具有一第一频率之测试讯号、第二服务器于输出测试讯号后之一默认时间内判断一第一服务器是否经由连接于第二通用输入输出脚位之一第一通用输入输出脚位响应测试讯号、当第二服务器于预设时间内经由第二通用输入输出脚位接收到第一服务器经由第一通用输入输出脚位响应测试讯号时,第二服务器以第一频率沟通于第一服务器以及当第二服务器于预设时间内未经由第二通用输入输出脚位接收到该第一服务器经由第一通用输入输出脚位响应测试讯号时,第二服务器以小于第一频率之第二频率沟通于第一服务器。
优选地,前述之第二服务器以第二频率沟通于第一服务器之步骤包含:当第二服务器未接收到第一服务器响应测试讯号时,第二服务器经由第二通用输入输出脚位输出具有第二频率之另一测试讯号以及当第二服务器接收到第一服务器根据另一测试讯号经由第一通用输入输出脚位输出之一确认讯号时,第二服务器以第二频率沟通于第一服务器。
优选地,于前述之第二服务器以第一频率沟通于第一服务器之步骤中,第二服务器系于执行操作系统时以第一频率沟通于第一服务器;于前述之第二服务器以第二频率沟通于第一服务器之步骤中,第二服务器系于执行操作系统时以第二频率沟通于第一服务器。
优选地,于前述之第二服务器以第一频率沟通于第一服务器之步骤中,第二服务器系于开机阶段经由第二通用输入输出脚位将一开机数据以第一频率发送至第一服务器;于第二服务器以第二频率沟通于第一服务器之步骤中,第二服务器系于开机阶段经由第二通用输入输出脚位将开机数据以第二频率发送至第一服务器。
优选地,前述第二服务器以第一频率沟通于第一服务器之步骤包含:当第一服务器接收到第二服务器于另一预设时间内未进入一操作系统并经由第二通用输入输出脚位以第一频率发送之一错误讯号时,第一服务器根据错误讯号将控制讯号经由第一通用输入输出脚位以第一频率发送至第二服务器;前述第二服务器以第二频率沟通于第一服务器之步骤包含:当第一服务器接收到第二服务器于前述另一默认时间内未进入操作系统并经由第二通用输入输出脚位以第二频率发送之另一错误讯号时,第一服务器根据错误讯号将控制讯号经由第一通用输入输出脚位以第二频率发送至第二服务器。
相较于现有技术,本发明的服务器机柜系统及其讯号传输频率调整方法中,两服务器之间可藉由个别之芯片组的GPIO脚位进行沟通而不需要管理控制器,可节省额外增加管理控制器于服务器中的生产成本,并且,不论服务器是否具有控制器,具有控制器之服务器及不具有控制器之服务器之间可相互沟通,进而提高服务器之间的兼容性;再者,两服务器之间的沟通频率可随着GPIO脚位之间的线路长度进行调整,使两服务器之间可正确地传送并接收数据。
【附图说明】
图1 为根据本发明之服务器机柜系统之一实施例之示意图。
图2 为图1之服务器机柜系统内部之一实施态样之示意图。
图3 为图1之服务器之电路结构之一功能方块图。
图4 为第二服务器于开机阶段中沟通于第一服务器之一实施态样之示意图。
图5 为第二服务器于开机阶段中沟通于第一服务器之一实施态样之另一示意图。
图6 为第二服务器于开机阶段遭遇开机错误时沟通于第一服务器之一实施态样之示意图。
【具体实施方式】
图1为根据本发明之服务器机柜系统之一实施例之示意图。图2为图1之服务器机柜系统内部之一实施态样之示意图。请合并参照图1及图2,服务器机柜系统包含机柜15及设置于机柜15之背板模块14及若干服务器11、12、13(为方便描述,以下分别称为第一服务器11、第二服务器12及第三服务器13)。在此,图1系以服务器数量为三为例,然本发明不以此为限,可依据实际需求将服务器的数量予以增减。在一实施例中,服务器11、12、13可为刀锋(blade)服务器,服务器11、12、13系为大量数据运算及储存之单元。
图3为图1之服务器11、12、13之电路结构之一功能方块图。请参照图3,第一服务器11包含第一芯片组111、第一处理器112及第一BIOS内存113。其中,第一芯片组111连接于第一处理器112及第一BIOS内存113,第一处理器112连接于第一BIOS内存113。第一处理器112可执行第一BIOS内存113中之BIOS码以将第一芯片组111初始化,并执行一开机程序。第二服务器12包含第二芯片组121、第二处理器122及第二BIOS内存123。其中,第二芯片组121连接于第二处理器122及第二BIOS内存123,第二处理器122连接于第二BIOS内存123。第二处理器122可执行第二BIOS内存123中之BIOS码以将第二芯片组121初始化,并执行一开机程序。第三服务器13包含第三芯片组131、第三处理器132及第三BIOS内存133。其中,第三芯片组131连接于第三处理器132及第三BIOS内存133,第三处理器132连接于第三BIOS内存133。第三处理器132可执行第三BIOS内存133中之BIOS码以将第三芯片组131初始化,并执行一开机程序。在一实施例中,芯片组111、121、131可为平台路径控制器(Platform ControllerHub;PCH)芯片组或南北侨芯片组,且芯片组111与处理器112可为分离之构件或可整合在一系统单芯片(System on Chip:SoC)中,芯片组121与处理器122可为分离之构件或可整合在一系统单芯片中,芯片组131与处理器132可为分离之构件或可整合在一系统单芯片中。
进一步,第一服务器11可作为管理服务器,第一服务器11可藉由芯片组111分别沟通于第二服务器12及第三服务器13。详细而言,芯片组111包含若干通用输入输出脚位(GPIO)脚位,若干GPIO脚位中之两闲置GPIO脚位(以下分别称为第一GPIO脚位111A及第四GPIO脚位111B)分别连接于背板模块14。如图2及图3所示,第一GPIO脚位111A经由背板模块14的线路141连接至芯片组121的GPIO脚位121A(以下称为第二GPIO脚位121A),第四GPIO脚位111B经由背板模块14的另一线路142连接至芯片组131的GPIO脚位131A(以下称为第三GPIO脚位131A)。藉由第一GPIO脚位111A及第二GPIO脚位121A,第一服务器11与第二服务器12之间可相互传递数据以进行沟通;同理,藉由第四GPIO脚位111B及第三GPIO脚位131A,第一服务器11与第三服务器13之间可相互传递数据以进行沟通。
然而,由于两芯片组(第一芯片组111与第二芯片组121以及第一芯片组111与第三芯片组131)之间的线路141、142会随着服务器11、12、13的装设位置不同而具有不同的线路长度,不同的线路长度会造成不同的讯号衰减量。因此,为符合实际的线路长度,第二服务器12与第三服务器13在开机程序中会先确认与第一服务器11之间可沟通的讯号频率,尔后即以可沟通的讯号频率传递数据,以确保每一数据都可正确地发送至第一服务器11,且可正确地接收来自第一服务器11之数据。以下先以第二服务器12及第一服务器11之间之运作为例说明。
图4及图5分别为第二服务器12于开机阶段中沟通于第一服务器11之一实施态样之示意图。请先参照图4,在第二服务器12的开机阶段中,第二服务器12先以默认之第一频率沟通于第一服务器11以测试是否可正确的接收第一服务器11的响应。其中,第二处理器122根据BIOS码控制第二GPIO脚位121A为输出,并经由第二GPIO脚位121A输出具有第一频率之第一测试讯号S1;而第一服务器11的第一处理器112可在第二GPIO脚位121A输出第一测试讯号S1之前执行操作系统中的软件控制第一GPIO脚位111A为预设的输入设定,使第一GPIO脚位111A可在第二GPIO脚位121A输出第一测试讯号S1后接收到第一测试讯号S1。当第一服务器11接收且辨识出第一测试讯号S1时,第一处理器112即根据所接收并辨识出的第一测试讯号S1,藉由前述软件控制GPIO脚位111A由输入转为输出,并经由第一GPIO脚位111A输出确认讯号S2,以响应第一测试讯号S1;而第二处理器122在第二GPIO脚位121A输出第一测试讯号S1后藉由BIOS码控制第二GPIO脚位121A由输出转为输入,以接收第一GPIO脚位111A输出之确认讯号S2。第二服务器12在接收到确认讯号S2之后即确认可以第一频率沟通于第一服务器11,此时第二处理器122可控制第二GPIO脚位121A为输出,以在后续的程序中将数据发送至第一服务器11;而第一处理器112在GPIO脚位111A输出确认讯号S2后控制第一GPIO脚位111A为输入,以接收第二服务器12发送之数据。
然而,当第一GPIO脚位111A与第二GPIO脚位121A之间的线路141较长时,较长之线路141造成的讯号衰减量导致第一处理器112无法辨识出具有第一频率之第一测试讯号S1,致使第二处理器122在输出第一测试讯号S1后未接收到第一服务器11发出的确认讯号S2。于此,第二服务器12在输出第一测试讯号S1后之一预设时间内即根据第二GPIO脚位121A是否接收到确认讯号S2来判断第一服务器11是否在前述之预设时间内响应第一测试讯号S1,当第一服务器11在前述之预设时间内未响应第一测试讯号S1时(即,第一服务器11未经由第一GPIO脚位111A输出确认讯号S2),第二服务器12再测试是否可以较低之另一频率沟通于第一服务器11。详细而言,在经过前述之预设时间后,第二处理器122根据BIOS码控制第二GPIO脚位121A由输入(在前述之预设时间内,第二GPIO脚位121A的状态为输入,以等待第一服务器11之响应)转为预设的输出设定,并如图5所示经由第二GPIO脚位121A输出具有第二频率之第二测试讯号S3,而第二频率小于第一频率,第二服务器12藉由第二测试讯号S3测试是否可以频率较低之第二频率沟通于第一服务器11。在第二GPIO脚位121A输出第二测试讯号S3后,第二处理器122控制第二GPIO脚位121A为输入,并再次地等待第一服务器11之回应。
尔后,如图5所示,若第二服务器12接收到第一服务器11根据第二测试讯号S3发出的确认讯号S6,第二服务器12即确认可以第二频率沟通于第一服务器11;若第二服务器12在前述之预设时间内未接收到第一服务器11根据第二测试讯号S3发出的确认讯号S6,表示第二服务器12尝试以第二频率沟通于第一服务器11之结果为失败,此时第二服务器12再次经由第二GPIO脚位121A输出具有讯号频率小于第一频率及第二频率之一第三测试讯号,第二服务器12可藉由第三测试讯号测试是否可以更低之另一频率沟通于第一服务器11。基此,在前述之程序中,第二服务器12可重复地输出较前次输出之测试讯号具有较低频率之另一测试讯号,直至第一服务器11响应为止。在实作上,第二服务器12更可包含一计时电路,以计数前述之预设时间。再者,设计者可根据实际状况调整预设时间,例如预设时间可为10 ns,或可为100 ns之其他时间,且在第二服务器12发送具有不同频率的测试讯号之后所等待的默认时间可为相同或不同,本发明不以此为限。
基于上述内容,同理可知,第三服务器13亦可藉由上述程序来确认与第一服务器11之间的沟通频率,而第三服务器13与第一服务器11之间的沟通频率与第二服务器12沟通于第一服务器11之频率并不相关,也就是说,依据第三服务器13与第一服务器11之间的线路长度,第三服务器13与第一服务器11之间的沟通频率可相同或不同于第二服务器12与第一服务器11之间的沟通频率。
图6为第二服务器12于开机阶段遭遇开机错误时沟通于第一服务器11之一实施态样之示意图。在一实施例中,请参照图6,以第二服务器12为例,当第一服务器11与第二服务器12之间的沟通频率确定时,第二服务器12在开机阶段根据BIOS码启动其看门狗(watchdog)机制,第二处理器122检验第二服务器12的开机程序在一默认时间(为进行区别,以下称为第二预设时间)内是否进入操作系统(OS),例如第二处理器122可检验第二服务器12在其电源启动后的30秒内是否进入操作系统,当第二服务器12的开机程序在第二默认时间内未进入操作系统时,表示第二服务器12开机异常,此时,以第一服务器11藉由前述之第二频率沟通于第二服务器12为例,第二处理器122经由第二GPIO脚位121A输出具有第二频率之一错误讯号S4,并在第二GPIO脚位121A输出错误讯号S4后根据BIOS码控制第二GPIO脚位121A为输入;而第一处理器112在第一GPIO脚位111A接收错误讯号S4后根据前述软件控制第一GPIO脚位111A为输出,并经由第一GPIO脚位111A将具有第二频率之一控制讯号S5发送至第二服务器12,使第二服务器12可根据控制讯号S5进行相应的动作。在一实施例中,控制讯号S5可为重置讯号、关机讯号或侦错讯号;当第一服务器11发送重置讯号时,第二服务器12根据重置讯号自动重新启动,或经一延迟时间后自动重新启动;当第一服务器11发送关机讯号时,第二服务器12根据关机讯号自动关机;当第一服务器11发送侦错讯号时,第二服务器12根据侦错讯号进行一侦错程序。
再者,同样以第二服务器12为例,当第一服务器11与第二服务器12之间的沟通频率确定时,第二处理器122可藉由第二GPIO脚位121A在开机阶段中将多笔数据输出至第一服务器11,例如开机检查码(checksum)、表示第二服务器12之标识符、可扩展固件接口(Extensible Firmware Interface;EFI)状态数据及来自端口80之错误数据(包含开机阶段之错误类别及错误值)等,且第一服务器11可将前述之数据进行储存,使服务器机柜系统之管理者可据以进行数据管理或进行除错(debug);以开机数据为例,当第二服务器12遭遇开机异常时,管理者可藉由第一服务器11中的记录得知第二服务器12是停止在开机阶段中的哪一个阶段以进行相应之除错程序。在一实施态样中,在前述第二服务器12将多笔数据输出至第一服务器11之过程中,第一服务器11可在接收到来自第二服务器12之每一笔数据后即切换第一GPIO脚位111A为输出,并向第二服务器12回报接收完成;或者,第一服务器11亦可在接收到来自第二服务器12之每一笔数据时先判断该数据是否包含结束码,当包含结束码时,第一服务器11始切换第一GPIO脚位111A为输出,并向第二服务器12回报接收完成。
进一步,当第二服务器12成功地开机而进入操作系统时,第二服务器12藉由GPIO脚位121A向第一服务器11发送开机成功讯号,使第一服务器11据以将GPIO脚位111A由输入设定为输出,以藉由GPIO脚位111A控制第二服务器12进行相应的动作。举例来说,第一服务器11可向第二服务器12发送温度回报讯号,使第二服务器12经由第二GPIO脚位121A将其自身的温度讯号发送至第一服务器11,第一服务器11可将温度讯号储存于记忆单元中,供管理者调阅监看。
在实作上,BIOS码之设计者可将具有不同频率之多个测试讯号例如第一测试讯号S1、第二测试讯号S3及第三测试讯号以数字讯号之形式预先定义在第二BIOS内存123及第三BIOS内存133的BIOS码中,举例来说,设计者可分别定义第一测试讯号S1、第二测试讯号S3及第三测试讯号维持在高逻辑位准及低逻辑位准的时间以及在不同周期时间内的转态次数等,以分别建立其频率,使第二服务器12及第三服务器13可在开机阶段中根据BIOS码输出至少一测试讯号。
综上所述,根据本发明之服务器机柜系统及其讯号传输频率调整方法之一实施例,两服务器之间可藉由个别之芯片组的GPIO脚位进行沟通而不需要管理控制器,可节省额外增加管理控制器于服务器中的生产成本,并且,不论服务器是否具有控制器,具有控制器之服务器及不具有控制器之服务器之间可相互沟通,进而提高服务器之间的兼容性;再者,两服务器之间的沟通频率可随着GPIO脚位之间的线路长度进行调整,使两服务器之间可正确地传送并接收数据。
虽然本案已以实施例揭露如上然其并非用以限定本案,任何所属技术领域中具有通常知识者,在不脱离本案之精神和范围内,当可作些许之更动与润饰,故本案之保护范围当视后附之权利要求书所界定者为准。
Claims (10)
1.一种服务器机柜系统,其特征在于,包含:
一背板模块;
一第一服务器,连接于该背板模块,该第一服务器包含一第一芯片组,该第一芯片组包含一第一通用输入输出脚位;及
一第二服务器,连接于该背板模块,该第二服务器包含一第二芯片组,该第二芯片组包含一第二通用输入输出脚位,该第二通用输入输出脚位经由该背板模块连接于该第一通用输入输出脚位;
其中,于该第二服务器之一开机阶段中,该第二服务器经由该第二通用输入输出脚位输出具有一第一频率之一测试讯号,当该第二服务器于一预设时间内经由该第二通用输入输出脚位接收该第一服务器经由该第一通用输入输出脚位响应该测试讯号时,该第二服务器以该第一频率沟通于该第一服务器,当该第二服务器于该预设时间内未经由该第二通用输入输出脚位接收到该第一服务器经由该第一通用输入输出脚位响应该测试讯号时,该第二服务器以小于该第一频率之一第二频率沟通于该第一服务器。
2.如权利要求1所述之服务器机柜系统,其特征在于,当该第二服务器未收到该第一服务器响应该测试讯号时,该第二服务器经由该第二通用输入输出脚位输出具有该第二频率之另一测试讯号,该第二服务器根据所接收的该第一服务器根据该另一测试讯号经由该第一通用输入输出脚位所输出的一确认讯号并以该第二频率沟通于该第一服务器。
3.如权利要求1所述之服务器机柜系统,其特征在于,当该第二服务器接收到该第一服务器响应该测试讯号时,该第二服务器于执行一操作系统时以该第一频率沟通于该第一服务器;当该第二服务器未接收到该第一服务器响应该测试讯号时,该第二服务器于执行该操作系统时以该第二频率沟通于该第一服务器。
4.如权利要求1所述之服务器机柜系统,其特征在于,当该第二服务器接收到该第一服务器响应该测试讯号时,该第二服务器于该开机阶段经由该第二通用输入输出脚位将一开机数据以该第一频率发送至该第一服务器;当该第二服务器未接收到该第一服务器响应该测试讯号时,该第二服务器于该开机阶段经由该第二通用输入输出脚位将该开机数据以该第二频率发送至该第一服务器。
5.如权利要求1所述之服务器机柜系统,其特征在于,当该第一服务器接收到该第二服务器因于另一预设时间内未进入一操作系统并经由该第二通用输入输出脚位以该第一频率或该第二频率所传送的一错误讯号时,该第一服务器根据该错误讯号将一控制讯号经由该第一通用输入输出脚位以该第一频率或该第二频率发送至该第二服务器。
6.一种服务器机柜系统的讯号传输频率调整方法,其特征在于,包含以下步骤:
一第二服务器于一开机阶段经由一第二芯片组之一第二通用输入输出脚位输出具有一第一频率之一测试讯号;
该第二服务器于输出该测试讯号后之一默认时间内判断一第一服务器是否经由连接于该第二通用输入输出脚位之一第一通用输入输出脚位响应该测试讯号;
当该第二服务器于该预设时间内经由该第二通用输入输出脚位接收到该第一服务器经由该第一通用输入输出脚位响应该测试讯号时,该第二服务器以该第一频率沟通于该第一服务器;及
当该第二服务器于该预设时间内未经由该第二通用输入输出脚位接收到该第一服务器经由该第一通用输入输出脚位响应该测试讯号时,该第二服务器以小于该第一频率之一第二频率沟通于该第一服务器。
7.如权利要求6所述之服务器机柜系统的讯号传输频率调整方法,其特征在于,该第二服务器以该第二频率沟通于该第一服务器之步骤包含:
当该第二服务器未接收到该第一服务器响应该测试讯号时,该第二服务器经由该第二通用输入输出脚位输出具有该第二频率之另一测试讯号;及
当该第二服务器接收到该第一服务器根据该另一测试讯号经由该第一通用输入输出脚位输出之一确认讯号时,该第二服务器以该第二频率沟通于该第一服务器。
8.如权利要求6所述之服务器机柜系统的讯号传输频率调整方法,其特征在于,于该第二服务器以该第一频率沟通于该第一服务器之步骤中,该第二服务器系于执行一操作系统时以该第一频率沟通于该第一服务器;于该第二服务器以该第二频率沟通于该第一服务器之步骤中,该第二服务器系于执行该操作系统时以该第二频率沟通于该第一服务器。
9.如权利要求6所述之服务器机柜系统的讯号传输频率调整方法,其特征在于,于该第二服务器以该第一频率沟通于该第一服务器之步骤中,该第二服务器系于该开机阶段经由该第二通用输入输出脚位将一开机数据以该第一频率发送至该第一服务器;于该第二服务器以该第二频率沟通于该第一服务器之步骤中,该第二服务器系于该开机阶段经由该第二通用输入输出脚位将该开机数据以该第二频率发送至该第一服务器。
10.如权利要求6所述之服务器机柜系统的讯号传输频率调整方法,其特征在于,该第二服务器以该第一频率沟通于该第一服务器之步骤包含:
当该第一服务器接收到该第二服务器于另一预设时间内未进入一操作系统并经由该第二通用输入输出脚位以该第一频率发送之一错误讯号时,该第一服务器根据该错误讯号将一控制讯号经由该第一通用输入输出脚位以该第一频率发送至该第二服务器;
其中,该第二服务器以该第二频率沟通于该第一服务器之步骤包含:
当该第一服务器接收到该第二服务器于该另一预设时间内未进入该操作系统并经由该第二通用输入输出脚位以该第二频率发送之另一错误讯号时,该第一服务器根据该错误讯号将该控制讯号经由该第一通用输入输出脚位以该第二频率发送至该第二服务器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710538383.1A CN109213268A (zh) | 2017-07-04 | 2017-07-04 | 服务器机柜系统及其讯号传输频率调整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710538383.1A CN109213268A (zh) | 2017-07-04 | 2017-07-04 | 服务器机柜系统及其讯号传输频率调整方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109213268A true CN109213268A (zh) | 2019-01-15 |
Family
ID=64992952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710538383.1A Pending CN109213268A (zh) | 2017-07-04 | 2017-07-04 | 服务器机柜系统及其讯号传输频率调整方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109213268A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101091171A (zh) * | 2004-12-29 | 2007-12-19 | 英特尔公司 | 运行在无线射频调试频率上的PCI Express装置的自动检测 |
CN101582036A (zh) * | 2008-05-14 | 2009-11-18 | 英业达股份有限公司 | 共享式基本输入输出系统的伺服装置及方法 |
CN101996123A (zh) * | 2009-08-17 | 2011-03-30 | 英业达股份有限公司 | 多主板控制电源风扇的服务器 |
CN102147640A (zh) * | 2010-02-05 | 2011-08-10 | 英业达股份有限公司 | 一种具有多个主板的服务器 |
US9436638B1 (en) * | 2013-01-17 | 2016-09-06 | Xockets, Inc. | Full bandwidth packet handling with server systems including offload processors |
-
2017
- 2017-07-04 CN CN201710538383.1A patent/CN109213268A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101091171A (zh) * | 2004-12-29 | 2007-12-19 | 英特尔公司 | 运行在无线射频调试频率上的PCI Express装置的自动检测 |
CN101582036A (zh) * | 2008-05-14 | 2009-11-18 | 英业达股份有限公司 | 共享式基本输入输出系统的伺服装置及方法 |
CN101996123A (zh) * | 2009-08-17 | 2011-03-30 | 英业达股份有限公司 | 多主板控制电源风扇的服务器 |
CN102147640A (zh) * | 2010-02-05 | 2011-08-10 | 英业达股份有限公司 | 一种具有多个主板的服务器 |
US9436638B1 (en) * | 2013-01-17 | 2016-09-06 | Xockets, Inc. | Full bandwidth packet handling with server systems including offload processors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102571498B (zh) | 故障注入控制方法和装置 | |
CN109388526B (zh) | 一种控制电路及复位操作的方法 | |
KR101185971B1 (ko) | 통신 시스템, 시험 장치, 통신 장치, 통신 방법 및 시험 방법 | |
CN109391320A (zh) | 网络开关系统 | |
CN114003445B (zh) | Bmc的i2c监控功能测试方法、系统、终端及存储介质 | |
CN104123260A (zh) | Bmc只读内存控制系统及方法 | |
CN114706703A (zh) | 多路服务器系统故障诊断装置、系统及方法 | |
CN116820827B (zh) | 一种节点服务器的基板管理控制器的控制方法及其系统 | |
CN117251401A (zh) | 串口信息输出控制系统、方法及装置 | |
CN109597389A (zh) | 一种嵌入式控制系统的测试系统 | |
CN109213268A (zh) | 服务器机柜系统及其讯号传输频率调整方法 | |
CN116137603A (zh) | 链路故障的检测方法和装置、存储介质及电子装置 | |
CN101458624A (zh) | 可编程逻辑器件的加载方法、处理器和装置 | |
CN110362430A (zh) | 一种服务器的自动重启的方法、系统及存储介质 | |
Cisco | Operational Traps | |
Cisco | Operational Traps | |
Cisco | Operational Traps | |
Cisco | Operational Traps | |
Cisco | Operational Traps | |
Cisco | Operational Traps | |
CN114461458A (zh) | 服务器内存测试方法、系统、终端及存储介质 | |
Cisco | Operational Traps | |
Cisco | Operational Traps | |
Cisco | Operational Traps | |
TWI654524B (zh) | 伺服器機櫃系統及其訊號傳輸頻率調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190115 |
|
WD01 | Invention patent application deemed withdrawn after publication |