JP2004287533A - Ｕｓｂデバイスコントローラ - Google Patents
Ｕｓｂデバイスコントローラ Download PDFInfo
- Publication number
- JP2004287533A JP2004287533A JP2003075616A JP2003075616A JP2004287533A JP 2004287533 A JP2004287533 A JP 2004287533A JP 2003075616 A JP2003075616 A JP 2003075616A JP 2003075616 A JP2003075616 A JP 2003075616A JP 2004287533 A JP2004287533 A JP 2004287533A
- Authority
- JP
- Japan
- Prior art keywords
- device controller
- usb device
- usb
- packet
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
【課題】使用するＰＨＹが変更された場合であってもターンアラウンドカウンタ値に関連する回路修正を不要とするＵＳＢデバイスコントローラを提供することにある。
【解決手段】ＵＳＢ転送において、ＵＳＢ規格に示されたパケット間隔を計測しトランザクションの成立／不成立を判断する手段を備えたＵＳＢデバイスコントローラＡにおいて、トランザクションの成立／不成立を判断する条件を可変にするレジスタ４を備えた。
【選択図】 図１
【解決手段】ＵＳＢ転送において、ＵＳＢ規格に示されたパケット間隔を計測しトランザクションの成立／不成立を判断する手段を備えたＵＳＢデバイスコントローラＡにおいて、トランザクションの成立／不成立を判断する条件を可変にするレジスタ４を備えた。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＵＳＢ周辺機器に使用されるＵＳＢデバイスコントローラに関するものである。
【０００２】
【従来の技術】
エンドポイント毎にバスターンアラウンドタイミングを調整可能なレジスタを設けたＵＳＢデバイスコントローラの存在は知られている（例えば、特許文献１参照）。
【特許文献１】特開２００１−５１２８７０公報
【０００３】
【発明が解決しようとする課題】
ユニバーサルシリアルバス（ＵＳＢ）は、パーソナルコンピュータ（ＰＣ）と複数のＰＣ周辺機器を接続しデータ通信を行うために策定されたシリアルバスインターフェース規格である。
従来のインターフェース規格には無い簡便な接続性や拡張性を特長としており、マウスやキーボード、プリンタ、スキャナ、モデム等のＰＣ周辺機器の多くが近年ＵＳＢに対応するようになってきている。
ＵＳＢデバイスを実現するにはＵＳＢ規格に準拠したＵＳＢデバイスコントローラを備える必要がある。ＵＳＢ規格においては、１台のホストＰＣに対して最大５段のハブを介して最大１２７個のデバイスを接続することが可能である。
ホストＰＣと或る特定デバイス間のデータ通信はトランザクションと呼ばれる単位で実行される。１つのトランザクションは２個か３個のパケットにより構成される。
ＵＳＢ仕様書にはトランザクションを構成する各パケットの時間間隔が厳密に規定されており、ホストＰＣとＵＳＢデバイスがこの規定にしたがうことにより、複数のデバイスが接続されたＵＳＢシステムにおいて正常なデータ通信を行うことができる。
ＵＳＢデバイスが上記時間間隔規定にしたがった動作をするためには、ＵＳＢデバイスコントローラは、ターンアラウンド時間と呼ばれる時間を計測しトランザクションの成立／不成立を判断する手段（ターンアラウンドカウンタ）を備える必要がある（トランザクションとターンアラウンドカウンタについては発明の構成にて説明する。）。
【０００４】
図６は従来の１チップＵＳＢデバイスコントローラを示す概略ブロック図である。図７は従来の２チップＵＳＢデバイスコントローラを示す概略ブロック図である。図６および図７において、ＵＳＢデバイスコントローラチップＡは大きく分けて３つのブロックから構成されるのが一般的である。
ＰＨＹブロック１はＵＳＢバスシリアルデータの送受信とシリアル−パラレル変換等を行うブロックである。ＳＩＥコントローラブロック２はパケットデコード、エラー検出等の送受信パケット制御等を行うブロックである。
エンドポイント群（ＦＩＦＯ）ブロック３は送受信データを格納するエンドポイントで構成されるブロックである。
ターンアラウンドカウンタはＳＩＥコントローラブロック２に実装されるが、ＵＳＢ規格のターンアラウンド時間はＵＳＢバス上の値で規定されているため、ＳＩＥコントローラブロック２内のターンアラウンドカウンタ設定値は使用されるＰＨＹブロック１の構成によって調整が必要である。
上記ブロックをすべて同一チップ上に搭載したＬＳＩの場合は使用したＰＨＹに合わせた値にすれば問題ない。しかし、ＰＨＹチップのみ別チップ構成にする場合（図７）やＳＩＥコントローラブロック２とエンドポイント群ブロック３をＩＰとして提供される場合、使用するＰＨＹチップやＰＨＹ−ＩＰが変更される毎にＰＨＹに合わせてターンアラウンドカウンタ値に関連する回路を変更する必要がある。
最悪の場合、チップを作り直す必要も起こりうる。各社から提供されているＵＳＢデバイスコントローラＬＳＩについては、ＰＨＹブロック１を含む１チップ構成となっており、上記課題を考慮した仕様になっているＵＳＢデバイスコントローラＬＳＩは見あたらない。
図８は図６のＵＳＢデバイスコントローラを使用する従来の回路例を示す概略図である。図８に示されるＵＳＢデバイスコントローラにおいて、バスターンアラウンドタイミングを調整可能なレジスタが実装されている。しかし、図８のバスターンアラウンド時間は、イン転送におけるイントークンパケット受信終了からデータパケット送信開始までの時間間隔を対象としたものである。
そこで本発明の目的は、上記の問題点を解決するために、使用するＰＨＹが変更された場合であってもターンアラウンドカウンタ値に関連する回路修正を不要とするＵＳＢデバイスコントローラを提供することにある。
【０００５】
【課題を解決するための手段】
前記の課題を解決するために、請求項１記載の発明では、ＵＳＢ転送において、ＵＳＢ規格に示されたパケット間隔を計測しトランザクションの成立／不成立を判断するトランザクション判断手段を備えたＵＳＢデバイスコントローラにおいて、前記トランザクション判断手段によりトランザクションの成立／不成立を判断する条件を可変にするレジスタを備えたことを特徴とする。
請求項２記載の発明では、ＵＳＢ転送が、ホストＰＣから対象デバイスへデータが送信されるアウト方向の転送であり、前記ホストＰＣから送信されるトークンパケットと前記ホストＰＣから送信されるデータパケットの間隔を計測するデータパケット計測手段を備え、トークンパケット受信完了から一定時間以内にデータパケットが受信されない場合には転送不成立と判断するＵＳＢデバイスコントローラにおいて、転送不成立を判断する時間がレジスタに書き込まれた値により変更可能であることを特徴とする。
請求項３記載の発明では、前記ＵＳＢ転送が、対象デバイスからホストＰＣへデータが送信されるイン方向の転送であり、前記対象デバイスが送信するデータパケットと前記ホストＰＣから送信されるハンドシェイクパケットの間隔を計測するハンドシェイクパケット計測手段手段を備え、データパケット送信完了から一定時間以内にハンドシェイクパケットが受信されない場合には転送不成立と判断するＵＳＢデバイスコントローラにおいて、転送不成立を判断する時間がレジスタに書き込まれた値により変更可能であることを特徴とする。
請求項４記載の発明では、前記ＵＳＢデバイスコントローラの動作スピード毎に異なるレジスタを備える請求項１ないし４のいずれか１項記載のＵＳＢデバイスコントローラを主要な特徴とする。
【０００６】
請求項５記載の発明では、レジスタに書き込む値を増減すると、転送不成立を判断する時間が前記ＵＳＢデバイスコントローラの動作クロック時間の単位で増減する請求項２および３のいずれか１項記載のＵＳＢデバイスコントローラを主要な特徴とする。
請求項６記載の発明では、ＰＨＹブロックとＳＩＥブロックのインターフェイスはＵＴＭＩ仕様に準拠していることを特徴とする請求項１ないし５のいずれか１項記載のＵＳＢデバイスコントローラを主要な特徴とする。
請求項７記載の発明では、前記ＰＨＹブロックと前記ＳＩＥブロックのインターフェイスはＵＴＭＩ仕様に準拠しており、パケット間隔の計測はＵＴＭＩ信号のＲＸＡｃｔｉｖｅ信号を使用する請求項２記載のＵＳＢデバイスコントローラを主要な特徴とする。
請求項８記載の発明では、前記ＰＨＹブロックと前記ＳＩＥブロックのインターフェイスはＵＴＭＩ仕様に準拠しており、パケット間隔の計測はＵＴＭＩ信号のＴＸＶａｌｉｄ信号とＲＸＡｃｔｉｖｅ信号を使用する請求項３記載のＵＳＢデバイスコントローラを主要な特徴とする。
【０００７】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳細に説明する。図１はレジスタを有しているターンアラウンドカウンタを含むＵＳＢデバイスコントローラを示す概略図である。
図１において、本発明の特徴は、ＵＳＢデバイスコントローラに実装されるターンアラウンドカウンタ４のタイムアウト時間設定値を変更できるレジスタを設けたことにある。
ＳＩＥコントローラと組み合わせて使用するＰＨＹが変更になった場合であっても、電源投入時に、レジスタ設定値をＰＨＹに合わせた値にする処理をソフトウェアに行わせることによって、回路変更無しにＵＳＢ仕様に合わせたタイムアウト時間に調整されたＵＳＢデバイスコントローラが実現可能となる。
ＵＳＢデバイスコントローラに必要な２種類のターンアラウンドカウンタについて、以下に説明する。
ホストＰＣ５と或る特定デバイス６間のデータ通信はトランザクションと呼ばれる単位で実行される。１つのトランザクションは２個か３個のパケットにより構成される。トランザクションは必ずホストＰＣ５が発行するトークンパケットから開始される。
トランザクションの終わりはトランザクションの成立／不成立を示すハンドシェイクパケットとなるが、ハンドシェイクパケットはトランザクション中のデータパケットの方向により、ホストＰＣ５が発行する場合と対象デバイス６が発行する場合がある。
ホストＰＣ５から対象デバイス６にデータが送信されるアウト転送の場合、ホストＰＣ５は対象デバイス６のＵＳＢアドレスを含むアウトトークンパケットを発行する。ホストＰＣ５はトークンパケットに続けてデータパケットを発行する。
ＵＳＢアドレスにより指定された対象デバイス６は、アウトトークンパケットとデータパケットの内容を確認し、両パケットをエラー無くエンドポイントと呼ばれる受信バッファに格納できた場合にはＡＣＫパケットと呼ばれるハンドシェイクパケットをホストＰＣ５に対して送信する。
エンドポイントに空きがないためデータ格納ができなかった場合にはＮＡＫパケットと呼ばれるハンドシェイクパケットをホストＰＣ５に対して送信する。両パケットの少なくとも一方にエラーがあった場合或いはアウトトークンパケットとデータパケットの間隔がＵＳＢ仕様に規定されたインターパケットディレイ時間を超えた場合、対象デバイス６はハンドシェイクパケットを返さない。
この状態はタイムアウトと呼ばれ、このトランザクションは不成立となる。ＵＳＢデバイスコントローラは、上記インターパケットディレイ時間を計測するためのカウンタ（ターンアラウンドカウンタ４）を備える必要がある。
【０００８】
図２はレジスタを有しているターンアラウンドカウンタを含むＵＳＢデバイスコントローラを示す概略図である。対象デバイス６からホストＰＣ５にデータが送信されるイン転送の場合、ホストＰＣ５は対象デバイス６のＵＳＢアドレスを含むイントークンパケットを発行する。
対象デバイス６のエンドポイント送信バッファに必要なデータが準備できていない場合、対象デバイス６はＮＡＫパケットをホストＰＣ５に対して送信する。この場合のトランザクションはイントークンパケットとＮＡＫパケットの２個のパケットで完了となる。
対象デバイス６のエンドポイント送信バッファに必要なデータが準備できている場合、対象デバイス６はホストＰＣ５に対してデータパケットを送信する。ホストＰＣ５は、データパケットを正常に受信できた場合に対象デバイス６に対してＡＣＫパケットを送信する。
逆の場合、ホストＰＣ５は如何なるハンドシェイクパケットも返さない。ホストＰＣ５からＡＣＫパケットが帰ってこない場合もトランザクションは不成立（タイムアウト）となる。
ＵＳＢデバイスはデータパケット送信終了からＡＣＫパケット受信開始までの時間を計測し、トランザクションの成立／不成立を判断するためのカウンタ（ターンアラウンドカウンタ７）を備える必要がある。
【０００９】
以下に本発明の実施の形態を示すが、ここではＰＨＹブロックとＳＩＥブロックの汎用的インターフェイス仕様として定められたＵＴＭＩ仕様を使用する場合について述べる。
さらに、ＵＴＭＩ仕様ではバス幅８ビット／周波数６０ＭＨｚのものとバス幅１６ビット／周波数３０ＭＨｚのものを選択可能であるが、ここでは後者を使った場合について示す。
図３は本発明のＵＳＢデバイスコントローラの第１の実施の形態を説明する概略図である。図３はＨＳ動作時のアウト転送に使用されるターンアラウンドカウンタ４に関するものである。
ＵＳＢ２．０仕様において、ＨＳ動作時のアウトトークンパケットの終了を示すＥＯＰ（パケット終了）とＤＡＴＡパケットの開始を示すＳＹＮＣパターンの時間間隔は最大１９２ＨＳビットタイムと決められている。
したがって、ＥＯＰから上記時間以内にＳＹＮＣが検出されない場合はタイムアウトと判断する必要がある。ＳＩＥコントローラ側ではこの時間をＵＴＭＩ信号の何れかを使用して計測する必要がある。
ここではアウトトークンパケット終了に対応するＲＸＡｃｔｉｖｅ信号の立ち下がりと、Ｄａｔａパケット開始に対応するＲＸＡｃｔｉｖｅ信号の立ち上がりを使用する。
ＵＴＭＩ仕様ではアウトトークンＥＯＰから２２〜６３ＨＳの範囲内でＲＸＡｃｔｉｖｅ信号が高域低域から低域に変化する。この時間はＲＸ終了遅延時間と呼ばれる。データパケットＳＹＮＣから２２〜６３ＨＳビットタイムの範囲内でＲＸＡｃｔｉｖｅ信号が低域から高域に変化する。
この時間はＲＸ開始遅延時間と呼ばれる。ＲＸ終了遅延時間とＲＸ開始遅延時間はともにＰＨＹブロックの構成に依存しており、ＲＸＡｃｔｉｖｅ信号の立ち下がりからＲＸＡｃｔｉｖｅ信号の立ち上がりまでの時間間隔最小値は１９２−６３＋２２＝１５１ＨＳビットタイム、最大値は１９２−２２＋６３＝２３３ＨＳビットタイムとなる。
ターンアラウンドカウンタ４の分解能はＳＩＥブロックの動作周波数と一致することから３０ＭＨｚとなる。１５１〜２３３ＨＳビットタイムを３０ＭＨｚクロックに換算すると９．４〜１４．５ＣＬＫとなる。したがってターンアラウンドカウンタ４は９〜１５の範囲で設定できれば良いことになる
図４はレジスタ設定値とカウンタ設定値を表形式で示す図である。例えば３ビットレジスタを実装し、レジスタ設定値とタイムアウトとなるカウンタ設定値の関係を後述する図４中の１に示すように設計すれば良い。
【００１０】
図５は本発明のＵＳＢデバイスコントローラの第２の実施の形態を説明する概略図である。図５はＨＳ動作時のイン転送に使用されるターンアラウンドカウンタ７に関するものである。
ＵＳＢ２．０仕様の「７．１．１９．２高速往復遅延」において、対象デバイス６がデータパケットを送信してからＡＣＫパケット受信までのタイムアウト時間が７３６ＨＳビットタイムないし８１６ＨＳビットタイムと記載されている。
この値はホストＰＣ５と対象デバイス６が５段ハブを介して接続された場合の往復遅延時間（Ｅｎｄ−ｔｏ−ｅｎｄ Ｄｅｌａｙ）の最大値から決められている。したがってイン転送の場合、送信データパケット終了を示すＥＯＰ（パケット終了）とＡＣＫパケットの開始を示すＳＹＮＣパターンの時間間隔が上記範囲内であれば良いことになる。
ＵＴＭＩ仕様ではデータパケットＥＯＰから１０〜４０ＨＳビットタイムの範囲内でＴＸＡｃｔｉｖｅ信号が高域から低域に変化する。この時間はＴＸ終了遅延時間と呼ばれる。
データパケットＳＹＮＣから２２〜６３ＨＳビットタイムの範囲内でＲＸＡｃｔｉｖｅ信号が低域から高域に変化する。この時間はＲＸ開始遅延時間と呼ばれる。
終了遅延時間とＲＸ開始遅延時間はともにＰＨＹブロックの構成に依存しており、タイムアウト時間の最小値は１０＋７３６＋２２＝７６８ＨＳビットタイム、最大値は４０＋８１６＋６３＝９１９ＨＳビットタイムとなる。
ターンアラウンドカウンタの分解能はＳＩＥブロックの動作周波数と一致することから３０ＭＨｚとなる。７６８〜９１９ＨＳビットタイムを３０ＭＨｚクロックに換算すると４８．０〜５７．４ＣＬＫとなる。
したがってターンアラウンドカウンタは４８〜５８の範囲で設定できれば良いことになる。例えば４ビットレジスタを実装し、レジスタ設定値とタイムアウトとなるカウンタ設定値の関係を図４の２に示すように設計すれば良い。
【００１１】
本発明のＵＳＢデバイスコントローラの第３の実施の形態を説明する。ＵＳＢ２．０仕様において、ＦＳ動作時のアウトトークンパケットの終了を示すＥＯＰ（パケット終了）とＤＡＴＡパケットの開始を示すＳＹＮＣパターンの時間間隔は６．５〜７．５ＦＳビットタイムと決められている。
また、ＵＴＭＩ仕様においてはＵＳＢバス状態をそのままモニタする信号（ライン状態信号）が規定されており、ターンアラウンドカウンタ４にはライン状態信号を参照することが推奨されている。
ライン状態信号はＵＳＢバス状態がそのまま現れるためＰＨＹブロック依存は無いが、タイムアウト時間に１ＦＳビットタイムの幅があることからＨＳの場合と同様にターンアラウンドカウンタ設定値を変更するレジスタを実装することが望ましい。
６．５〜７．５ＦＳビットタイムを３０ＭＨｚクロックに換算すると１６．２５〜１８．７５ＣＬＫとなる。したがってターンアラウンドカウンタは１６〜１９の範囲で設定できれば良いことになる。
例えば２ビットレジスタを実装し、レジスタ設定値とタイムアウトとなるカウンタ設定値の関係を図４の３に示すように設計すれば良い。
【００１２】
次に、本発明のＵＳＢデバイスコントローラの第４の実施の形態を説明する。
第４の実施の形態は、ＦＳ動作時のイン転送に使用されるターンアラウンドカウンタ７に関するものである。
ＵＳＢ２．０仕様の「７．１．１９．１ 低−／全−速度往復遅延」において、対象デバイス６がデータパケットを送信してからＡＣＫパケット受信までのタイムアウト時間が１６ビットタイム〜１８ビットタイムと記載されている。
この値はホストＰＣ５と対象デバイス６が５段ハブを介して接続された場合の往復遅延時間（Ｅｎｄ−ｔｏ−ｅｎｄ Ｄｅｌａｙ）の最大値から決められている。したがってイン転送の場合、送信データパケット終了を示すＥＯＰ（パケット終了）とＡＣＫパケットの開始を示すＳＹＮＣパターンの時間間隔が上記範囲内であれば良いことになる。
ＵＴＭＩ仕様においてはＵＳＢバス状態をそのままモニタする信号（ライン状態信号）が規定されており、ターンアラウンドカウンタにはライン状態信号を参照することが推奨されている。
ライン状態信号はＵＳＢバス状態がそのまま現れるためＰＨＹブロック依存は無いが、タイムアウト時間に２ＦＳビットタイムの幅があることからＨＳの場合と同様にターンアラウンドカウンタ設定値を変更するレジスタを実装することが望ましい。
１６〜１８ＦＳビットタイムを３０ＭＨｚクロックに換算すると、４０．０〜４５ＣＬＫとなる。したがってターンアラウンドカウンタは４０〜４５の範囲で設定できれば良いことになる。
例えば３ビットレジスタを実装し、レジスタ設定値とタイムアウトとなるカウンタ設定値の関係を図６の４に示すように設計すれば良い。
本発明はホストＰＣに対するデータパケット送信タイミングを調整するための発明である。したがって、ホストＰＣから受信されるパケットタイミングを対象としている。
【００１３】
【発明の効果】
以上説明したように、請求項１によれば、ＵＳＢ規格のトランザクション成立／不成立を判断するためのパケット間隔計測手段（ターンアラウンドカウンタ）を備えたＵＳＢデバイスコントローラにおいて、その判断条件を変更するためのレジスタを実装したことにより、回路変更無しに構成の異なるＰＨＹブロックとの接続が可能となる。
請求項２ないし５によれば、パケット間隔計測手段が対象とするトランザクション内のパケットと動作モードを規定したものであり、本構成により請求項１の発明が具体的に実施可能となる。
請求項６ないし８によれば、ＰＨＹブロックとＳＩＥブロックの汎用インターフェイスを使用した場合の構成を示したものであり、本構成によりＵＴＭＩ仕様に準拠した任意のＰＨＹブロックとＳＩＥブロックの接続が回路変更無しに可能となる。
【図面の簡単な説明】
【図１】レジスタを有しているターンアラウンドカウンタを含むＵＳＢデバイスコントローラを示す概略図。
【図２】レジスタを有しているターンアラウンドカウンタを含むＵＳＢデバイスコントローラを示す概略図。
【図３】本発明のＵＳＢデバイスコントローラの第１の実施の形態を説明する概略図。
【図４】レジスタ設定値とカウンタ設定値を表形式で示す図。
【図５】本発明のＵＳＢデバイスコントローラの第２の実施の形態を説明する概略図。
【図６】従来の１チップＵＳＢデバイスコントローラを示す概略ブロック図。
【図７】従来の１チップＵＳＢデバイスコントローラを示す概略ブロック図。
【図８】図６のＵＳＢデバイスコントローラを使用する従来の回路例を示す概略図。
【符号の説明】
Ａ ＵＳＢデバイスコントローラ
４ ターンアラウンドカウンタ（レジスタ）
５ ホストＰＣ
６ 対象デバイス
【発明の属する技術分野】
本発明は、ＵＳＢ周辺機器に使用されるＵＳＢデバイスコントローラに関するものである。
【０００２】
【従来の技術】
エンドポイント毎にバスターンアラウンドタイミングを調整可能なレジスタを設けたＵＳＢデバイスコントローラの存在は知られている（例えば、特許文献１参照）。
【特許文献１】特開２００１−５１２８７０公報
【０００３】
【発明が解決しようとする課題】
ユニバーサルシリアルバス（ＵＳＢ）は、パーソナルコンピュータ（ＰＣ）と複数のＰＣ周辺機器を接続しデータ通信を行うために策定されたシリアルバスインターフェース規格である。
従来のインターフェース規格には無い簡便な接続性や拡張性を特長としており、マウスやキーボード、プリンタ、スキャナ、モデム等のＰＣ周辺機器の多くが近年ＵＳＢに対応するようになってきている。
ＵＳＢデバイスを実現するにはＵＳＢ規格に準拠したＵＳＢデバイスコントローラを備える必要がある。ＵＳＢ規格においては、１台のホストＰＣに対して最大５段のハブを介して最大１２７個のデバイスを接続することが可能である。
ホストＰＣと或る特定デバイス間のデータ通信はトランザクションと呼ばれる単位で実行される。１つのトランザクションは２個か３個のパケットにより構成される。
ＵＳＢ仕様書にはトランザクションを構成する各パケットの時間間隔が厳密に規定されており、ホストＰＣとＵＳＢデバイスがこの規定にしたがうことにより、複数のデバイスが接続されたＵＳＢシステムにおいて正常なデータ通信を行うことができる。
ＵＳＢデバイスが上記時間間隔規定にしたがった動作をするためには、ＵＳＢデバイスコントローラは、ターンアラウンド時間と呼ばれる時間を計測しトランザクションの成立／不成立を判断する手段（ターンアラウンドカウンタ）を備える必要がある（トランザクションとターンアラウンドカウンタについては発明の構成にて説明する。）。
【０００４】
図６は従来の１チップＵＳＢデバイスコントローラを示す概略ブロック図である。図７は従来の２チップＵＳＢデバイスコントローラを示す概略ブロック図である。図６および図７において、ＵＳＢデバイスコントローラチップＡは大きく分けて３つのブロックから構成されるのが一般的である。
ＰＨＹブロック１はＵＳＢバスシリアルデータの送受信とシリアル−パラレル変換等を行うブロックである。ＳＩＥコントローラブロック２はパケットデコード、エラー検出等の送受信パケット制御等を行うブロックである。
エンドポイント群（ＦＩＦＯ）ブロック３は送受信データを格納するエンドポイントで構成されるブロックである。
ターンアラウンドカウンタはＳＩＥコントローラブロック２に実装されるが、ＵＳＢ規格のターンアラウンド時間はＵＳＢバス上の値で規定されているため、ＳＩＥコントローラブロック２内のターンアラウンドカウンタ設定値は使用されるＰＨＹブロック１の構成によって調整が必要である。
上記ブロックをすべて同一チップ上に搭載したＬＳＩの場合は使用したＰＨＹに合わせた値にすれば問題ない。しかし、ＰＨＹチップのみ別チップ構成にする場合（図７）やＳＩＥコントローラブロック２とエンドポイント群ブロック３をＩＰとして提供される場合、使用するＰＨＹチップやＰＨＹ−ＩＰが変更される毎にＰＨＹに合わせてターンアラウンドカウンタ値に関連する回路を変更する必要がある。
最悪の場合、チップを作り直す必要も起こりうる。各社から提供されているＵＳＢデバイスコントローラＬＳＩについては、ＰＨＹブロック１を含む１チップ構成となっており、上記課題を考慮した仕様になっているＵＳＢデバイスコントローラＬＳＩは見あたらない。
図８は図６のＵＳＢデバイスコントローラを使用する従来の回路例を示す概略図である。図８に示されるＵＳＢデバイスコントローラにおいて、バスターンアラウンドタイミングを調整可能なレジスタが実装されている。しかし、図８のバスターンアラウンド時間は、イン転送におけるイントークンパケット受信終了からデータパケット送信開始までの時間間隔を対象としたものである。
そこで本発明の目的は、上記の問題点を解決するために、使用するＰＨＹが変更された場合であってもターンアラウンドカウンタ値に関連する回路修正を不要とするＵＳＢデバイスコントローラを提供することにある。
【０００５】
【課題を解決するための手段】
前記の課題を解決するために、請求項１記載の発明では、ＵＳＢ転送において、ＵＳＢ規格に示されたパケット間隔を計測しトランザクションの成立／不成立を判断するトランザクション判断手段を備えたＵＳＢデバイスコントローラにおいて、前記トランザクション判断手段によりトランザクションの成立／不成立を判断する条件を可変にするレジスタを備えたことを特徴とする。
請求項２記載の発明では、ＵＳＢ転送が、ホストＰＣから対象デバイスへデータが送信されるアウト方向の転送であり、前記ホストＰＣから送信されるトークンパケットと前記ホストＰＣから送信されるデータパケットの間隔を計測するデータパケット計測手段を備え、トークンパケット受信完了から一定時間以内にデータパケットが受信されない場合には転送不成立と判断するＵＳＢデバイスコントローラにおいて、転送不成立を判断する時間がレジスタに書き込まれた値により変更可能であることを特徴とする。
請求項３記載の発明では、前記ＵＳＢ転送が、対象デバイスからホストＰＣへデータが送信されるイン方向の転送であり、前記対象デバイスが送信するデータパケットと前記ホストＰＣから送信されるハンドシェイクパケットの間隔を計測するハンドシェイクパケット計測手段手段を備え、データパケット送信完了から一定時間以内にハンドシェイクパケットが受信されない場合には転送不成立と判断するＵＳＢデバイスコントローラにおいて、転送不成立を判断する時間がレジスタに書き込まれた値により変更可能であることを特徴とする。
請求項４記載の発明では、前記ＵＳＢデバイスコントローラの動作スピード毎に異なるレジスタを備える請求項１ないし４のいずれか１項記載のＵＳＢデバイスコントローラを主要な特徴とする。
【０００６】
請求項５記載の発明では、レジスタに書き込む値を増減すると、転送不成立を判断する時間が前記ＵＳＢデバイスコントローラの動作クロック時間の単位で増減する請求項２および３のいずれか１項記載のＵＳＢデバイスコントローラを主要な特徴とする。
請求項６記載の発明では、ＰＨＹブロックとＳＩＥブロックのインターフェイスはＵＴＭＩ仕様に準拠していることを特徴とする請求項１ないし５のいずれか１項記載のＵＳＢデバイスコントローラを主要な特徴とする。
請求項７記載の発明では、前記ＰＨＹブロックと前記ＳＩＥブロックのインターフェイスはＵＴＭＩ仕様に準拠しており、パケット間隔の計測はＵＴＭＩ信号のＲＸＡｃｔｉｖｅ信号を使用する請求項２記載のＵＳＢデバイスコントローラを主要な特徴とする。
請求項８記載の発明では、前記ＰＨＹブロックと前記ＳＩＥブロックのインターフェイスはＵＴＭＩ仕様に準拠しており、パケット間隔の計測はＵＴＭＩ信号のＴＸＶａｌｉｄ信号とＲＸＡｃｔｉｖｅ信号を使用する請求項３記載のＵＳＢデバイスコントローラを主要な特徴とする。
【０００７】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳細に説明する。図１はレジスタを有しているターンアラウンドカウンタを含むＵＳＢデバイスコントローラを示す概略図である。
図１において、本発明の特徴は、ＵＳＢデバイスコントローラに実装されるターンアラウンドカウンタ４のタイムアウト時間設定値を変更できるレジスタを設けたことにある。
ＳＩＥコントローラと組み合わせて使用するＰＨＹが変更になった場合であっても、電源投入時に、レジスタ設定値をＰＨＹに合わせた値にする処理をソフトウェアに行わせることによって、回路変更無しにＵＳＢ仕様に合わせたタイムアウト時間に調整されたＵＳＢデバイスコントローラが実現可能となる。
ＵＳＢデバイスコントローラに必要な２種類のターンアラウンドカウンタについて、以下に説明する。
ホストＰＣ５と或る特定デバイス６間のデータ通信はトランザクションと呼ばれる単位で実行される。１つのトランザクションは２個か３個のパケットにより構成される。トランザクションは必ずホストＰＣ５が発行するトークンパケットから開始される。
トランザクションの終わりはトランザクションの成立／不成立を示すハンドシェイクパケットとなるが、ハンドシェイクパケットはトランザクション中のデータパケットの方向により、ホストＰＣ５が発行する場合と対象デバイス６が発行する場合がある。
ホストＰＣ５から対象デバイス６にデータが送信されるアウト転送の場合、ホストＰＣ５は対象デバイス６のＵＳＢアドレスを含むアウトトークンパケットを発行する。ホストＰＣ５はトークンパケットに続けてデータパケットを発行する。
ＵＳＢアドレスにより指定された対象デバイス６は、アウトトークンパケットとデータパケットの内容を確認し、両パケットをエラー無くエンドポイントと呼ばれる受信バッファに格納できた場合にはＡＣＫパケットと呼ばれるハンドシェイクパケットをホストＰＣ５に対して送信する。
エンドポイントに空きがないためデータ格納ができなかった場合にはＮＡＫパケットと呼ばれるハンドシェイクパケットをホストＰＣ５に対して送信する。両パケットの少なくとも一方にエラーがあった場合或いはアウトトークンパケットとデータパケットの間隔がＵＳＢ仕様に規定されたインターパケットディレイ時間を超えた場合、対象デバイス６はハンドシェイクパケットを返さない。
この状態はタイムアウトと呼ばれ、このトランザクションは不成立となる。ＵＳＢデバイスコントローラは、上記インターパケットディレイ時間を計測するためのカウンタ（ターンアラウンドカウンタ４）を備える必要がある。
【０００８】
図２はレジスタを有しているターンアラウンドカウンタを含むＵＳＢデバイスコントローラを示す概略図である。対象デバイス６からホストＰＣ５にデータが送信されるイン転送の場合、ホストＰＣ５は対象デバイス６のＵＳＢアドレスを含むイントークンパケットを発行する。
対象デバイス６のエンドポイント送信バッファに必要なデータが準備できていない場合、対象デバイス６はＮＡＫパケットをホストＰＣ５に対して送信する。この場合のトランザクションはイントークンパケットとＮＡＫパケットの２個のパケットで完了となる。
対象デバイス６のエンドポイント送信バッファに必要なデータが準備できている場合、対象デバイス６はホストＰＣ５に対してデータパケットを送信する。ホストＰＣ５は、データパケットを正常に受信できた場合に対象デバイス６に対してＡＣＫパケットを送信する。
逆の場合、ホストＰＣ５は如何なるハンドシェイクパケットも返さない。ホストＰＣ５からＡＣＫパケットが帰ってこない場合もトランザクションは不成立（タイムアウト）となる。
ＵＳＢデバイスはデータパケット送信終了からＡＣＫパケット受信開始までの時間を計測し、トランザクションの成立／不成立を判断するためのカウンタ（ターンアラウンドカウンタ７）を備える必要がある。
【０００９】
以下に本発明の実施の形態を示すが、ここではＰＨＹブロックとＳＩＥブロックの汎用的インターフェイス仕様として定められたＵＴＭＩ仕様を使用する場合について述べる。
さらに、ＵＴＭＩ仕様ではバス幅８ビット／周波数６０ＭＨｚのものとバス幅１６ビット／周波数３０ＭＨｚのものを選択可能であるが、ここでは後者を使った場合について示す。
図３は本発明のＵＳＢデバイスコントローラの第１の実施の形態を説明する概略図である。図３はＨＳ動作時のアウト転送に使用されるターンアラウンドカウンタ４に関するものである。
ＵＳＢ２．０仕様において、ＨＳ動作時のアウトトークンパケットの終了を示すＥＯＰ（パケット終了）とＤＡＴＡパケットの開始を示すＳＹＮＣパターンの時間間隔は最大１９２ＨＳビットタイムと決められている。
したがって、ＥＯＰから上記時間以内にＳＹＮＣが検出されない場合はタイムアウトと判断する必要がある。ＳＩＥコントローラ側ではこの時間をＵＴＭＩ信号の何れかを使用して計測する必要がある。
ここではアウトトークンパケット終了に対応するＲＸＡｃｔｉｖｅ信号の立ち下がりと、Ｄａｔａパケット開始に対応するＲＸＡｃｔｉｖｅ信号の立ち上がりを使用する。
ＵＴＭＩ仕様ではアウトトークンＥＯＰから２２〜６３ＨＳの範囲内でＲＸＡｃｔｉｖｅ信号が高域低域から低域に変化する。この時間はＲＸ終了遅延時間と呼ばれる。データパケットＳＹＮＣから２２〜６３ＨＳビットタイムの範囲内でＲＸＡｃｔｉｖｅ信号が低域から高域に変化する。
この時間はＲＸ開始遅延時間と呼ばれる。ＲＸ終了遅延時間とＲＸ開始遅延時間はともにＰＨＹブロックの構成に依存しており、ＲＸＡｃｔｉｖｅ信号の立ち下がりからＲＸＡｃｔｉｖｅ信号の立ち上がりまでの時間間隔最小値は１９２−６３＋２２＝１５１ＨＳビットタイム、最大値は１９２−２２＋６３＝２３３ＨＳビットタイムとなる。
ターンアラウンドカウンタ４の分解能はＳＩＥブロックの動作周波数と一致することから３０ＭＨｚとなる。１５１〜２３３ＨＳビットタイムを３０ＭＨｚクロックに換算すると９．４〜１４．５ＣＬＫとなる。したがってターンアラウンドカウンタ４は９〜１５の範囲で設定できれば良いことになる
図４はレジスタ設定値とカウンタ設定値を表形式で示す図である。例えば３ビットレジスタを実装し、レジスタ設定値とタイムアウトとなるカウンタ設定値の関係を後述する図４中の１に示すように設計すれば良い。
【００１０】
図５は本発明のＵＳＢデバイスコントローラの第２の実施の形態を説明する概略図である。図５はＨＳ動作時のイン転送に使用されるターンアラウンドカウンタ７に関するものである。
ＵＳＢ２．０仕様の「７．１．１９．２高速往復遅延」において、対象デバイス６がデータパケットを送信してからＡＣＫパケット受信までのタイムアウト時間が７３６ＨＳビットタイムないし８１６ＨＳビットタイムと記載されている。
この値はホストＰＣ５と対象デバイス６が５段ハブを介して接続された場合の往復遅延時間（Ｅｎｄ−ｔｏ−ｅｎｄ Ｄｅｌａｙ）の最大値から決められている。したがってイン転送の場合、送信データパケット終了を示すＥＯＰ（パケット終了）とＡＣＫパケットの開始を示すＳＹＮＣパターンの時間間隔が上記範囲内であれば良いことになる。
ＵＴＭＩ仕様ではデータパケットＥＯＰから１０〜４０ＨＳビットタイムの範囲内でＴＸＡｃｔｉｖｅ信号が高域から低域に変化する。この時間はＴＸ終了遅延時間と呼ばれる。
データパケットＳＹＮＣから２２〜６３ＨＳビットタイムの範囲内でＲＸＡｃｔｉｖｅ信号が低域から高域に変化する。この時間はＲＸ開始遅延時間と呼ばれる。
終了遅延時間とＲＸ開始遅延時間はともにＰＨＹブロックの構成に依存しており、タイムアウト時間の最小値は１０＋７３６＋２２＝７６８ＨＳビットタイム、最大値は４０＋８１６＋６３＝９１９ＨＳビットタイムとなる。
ターンアラウンドカウンタの分解能はＳＩＥブロックの動作周波数と一致することから３０ＭＨｚとなる。７６８〜９１９ＨＳビットタイムを３０ＭＨｚクロックに換算すると４８．０〜５７．４ＣＬＫとなる。
したがってターンアラウンドカウンタは４８〜５８の範囲で設定できれば良いことになる。例えば４ビットレジスタを実装し、レジスタ設定値とタイムアウトとなるカウンタ設定値の関係を図４の２に示すように設計すれば良い。
【００１１】
本発明のＵＳＢデバイスコントローラの第３の実施の形態を説明する。ＵＳＢ２．０仕様において、ＦＳ動作時のアウトトークンパケットの終了を示すＥＯＰ（パケット終了）とＤＡＴＡパケットの開始を示すＳＹＮＣパターンの時間間隔は６．５〜７．５ＦＳビットタイムと決められている。
また、ＵＴＭＩ仕様においてはＵＳＢバス状態をそのままモニタする信号（ライン状態信号）が規定されており、ターンアラウンドカウンタ４にはライン状態信号を参照することが推奨されている。
ライン状態信号はＵＳＢバス状態がそのまま現れるためＰＨＹブロック依存は無いが、タイムアウト時間に１ＦＳビットタイムの幅があることからＨＳの場合と同様にターンアラウンドカウンタ設定値を変更するレジスタを実装することが望ましい。
６．５〜７．５ＦＳビットタイムを３０ＭＨｚクロックに換算すると１６．２５〜１８．７５ＣＬＫとなる。したがってターンアラウンドカウンタは１６〜１９の範囲で設定できれば良いことになる。
例えば２ビットレジスタを実装し、レジスタ設定値とタイムアウトとなるカウンタ設定値の関係を図４の３に示すように設計すれば良い。
【００１２】
次に、本発明のＵＳＢデバイスコントローラの第４の実施の形態を説明する。
第４の実施の形態は、ＦＳ動作時のイン転送に使用されるターンアラウンドカウンタ７に関するものである。
ＵＳＢ２．０仕様の「７．１．１９．１ 低−／全−速度往復遅延」において、対象デバイス６がデータパケットを送信してからＡＣＫパケット受信までのタイムアウト時間が１６ビットタイム〜１８ビットタイムと記載されている。
この値はホストＰＣ５と対象デバイス６が５段ハブを介して接続された場合の往復遅延時間（Ｅｎｄ−ｔｏ−ｅｎｄ Ｄｅｌａｙ）の最大値から決められている。したがってイン転送の場合、送信データパケット終了を示すＥＯＰ（パケット終了）とＡＣＫパケットの開始を示すＳＹＮＣパターンの時間間隔が上記範囲内であれば良いことになる。
ＵＴＭＩ仕様においてはＵＳＢバス状態をそのままモニタする信号（ライン状態信号）が規定されており、ターンアラウンドカウンタにはライン状態信号を参照することが推奨されている。
ライン状態信号はＵＳＢバス状態がそのまま現れるためＰＨＹブロック依存は無いが、タイムアウト時間に２ＦＳビットタイムの幅があることからＨＳの場合と同様にターンアラウンドカウンタ設定値を変更するレジスタを実装することが望ましい。
１６〜１８ＦＳビットタイムを３０ＭＨｚクロックに換算すると、４０．０〜４５ＣＬＫとなる。したがってターンアラウンドカウンタは４０〜４５の範囲で設定できれば良いことになる。
例えば３ビットレジスタを実装し、レジスタ設定値とタイムアウトとなるカウンタ設定値の関係を図６の４に示すように設計すれば良い。
本発明はホストＰＣに対するデータパケット送信タイミングを調整するための発明である。したがって、ホストＰＣから受信されるパケットタイミングを対象としている。
【００１３】
【発明の効果】
以上説明したように、請求項１によれば、ＵＳＢ規格のトランザクション成立／不成立を判断するためのパケット間隔計測手段（ターンアラウンドカウンタ）を備えたＵＳＢデバイスコントローラにおいて、その判断条件を変更するためのレジスタを実装したことにより、回路変更無しに構成の異なるＰＨＹブロックとの接続が可能となる。
請求項２ないし５によれば、パケット間隔計測手段が対象とするトランザクション内のパケットと動作モードを規定したものであり、本構成により請求項１の発明が具体的に実施可能となる。
請求項６ないし８によれば、ＰＨＹブロックとＳＩＥブロックの汎用インターフェイスを使用した場合の構成を示したものであり、本構成によりＵＴＭＩ仕様に準拠した任意のＰＨＹブロックとＳＩＥブロックの接続が回路変更無しに可能となる。
【図面の簡単な説明】
【図１】レジスタを有しているターンアラウンドカウンタを含むＵＳＢデバイスコントローラを示す概略図。
【図２】レジスタを有しているターンアラウンドカウンタを含むＵＳＢデバイスコントローラを示す概略図。
【図３】本発明のＵＳＢデバイスコントローラの第１の実施の形態を説明する概略図。
【図４】レジスタ設定値とカウンタ設定値を表形式で示す図。
【図５】本発明のＵＳＢデバイスコントローラの第２の実施の形態を説明する概略図。
【図６】従来の１チップＵＳＢデバイスコントローラを示す概略ブロック図。
【図７】従来の１チップＵＳＢデバイスコントローラを示す概略ブロック図。
【図８】図６のＵＳＢデバイスコントローラを使用する従来の回路例を示す概略図。
【符号の説明】
Ａ ＵＳＢデバイスコントローラ
４ ターンアラウンドカウンタ（レジスタ）
５ ホストＰＣ
６ 対象デバイス
Claims (8)
- ＵＳＢ転送において、ＵＳＢ規格に示されたパケット間隔を計測しトランザクションの成立／不成立を判断するトランザクション判断手段を備えたＵＳＢデバイスコントローラにおいて、前記トランザクション判断手段によりトランザクションの成立／不成立を判断する条件を可変にするレジスタを備えたことを特徴とするＵＳＢデバイスコントローラ。
- ＵＳＢ転送が、ホストＰＣから対象デバイスへデータが送信されるアウト方向の転送であり、前記ホストＰＣから送信されるトークンパケットと前記ホストＰＣから送信されるデータパケットの間隔を計測するデータパケット計測手段を備え、トークンパケット受信完了から一定時間以内にデータパケットが受信されない場合には転送不成立と判断するＵＳＢデバイスコントローラにおいて、転送不成立を判断する時間がレジスタに書き込まれた値により変更可能であることを特徴とする請求項１記載のＵＳＢデバイスコントローラ。
- 前記ＵＳＢ転送が、対象デバイスからホストＰＣへデータが送信されるイン方向の転送であり、前記対象デバイスが送信するデータパケットと前記ホストＰＣから送信されるハンドシェイクパケットの間隔を計測するハンドシェイクパケット計測手段手段を備え、データパケット送信完了から一定時間以内にハンドシェイクパケットが受信されない場合には転送不成立と判断するＵＳＢデバイスコントローラにおいて、転送不成立を判断する時間がレジスタに書き込まれた値により変更可能であることを特徴とする請求項１記載のＵＳＢデバイスコントローラ。
- 前記ＵＳＢデバイスコントローラの動作スピード毎に異なるレジスタを備えることを特徴とする請求項１ないし３のいずれか１項記載のＵＳＢデバイスコントローラ。
- レジスタに書き込む値を増減すると、転送不成立を判断する時間が前記ＵＳＢデバイスコントローラの動作クロック時間の単位で増減することを特徴とする請求項２および３のいずれか１項記載のＵＳＢデバイスコントローラ。
- ＰＨＹブロックとＳＩＥブロックのインターフェイスはＵＴＭＩ仕様に準拠していることを特徴とする請求項１ないし５のいずれか１項記載のＵＳＢデバイスコントローラ。
- 前記ＰＨＹブロックと前記ＳＩＥブロックのインターフェイスはＵＴＭＩ仕様に準拠しており、パケット間隔の計測はＵＴＭＩ信号のＲＸＡｃｔｉｖｅ信号を使用することを特徴とする請求項２記載のＵＳＢデバイスコントローラ。
- 前記ＰＨＹブロックと前記ＳＩＥブロックのインターフェイスはＵＴＭＩ仕様に準拠しており、パケット間隔の計測はＵＴＭＩ信号のＴＸＶａｌｉｄ信号とＲＸＡｃｔｉｖｅ信号を使用することを特徴とする請求項３記載のＵＳＢデバイスコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075616A JP2004287533A (ja) | 2003-03-19 | 2003-03-19 | Ｕｓｂデバイスコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075616A JP2004287533A (ja) | 2003-03-19 | 2003-03-19 | Ｕｓｂデバイスコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004287533A true JP2004287533A (ja) | 2004-10-14 |
Family
ID=33290891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003075616A Pending JP2004287533A (ja) | 2003-03-19 | 2003-03-19 | Ｕｓｂデバイスコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004287533A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009037492A (ja) * | 2007-08-02 | 2009-02-19 | Ricoh Co Ltd | データ転送制御装置及び方法 |
| US7622958B2 (en) | 2006-07-18 | 2009-11-24 | Ricoh Company, Ltd. | Semiconductor device including current-driven differential driver and method of controlling current-driven differential driver |
-
2003
- 2003-03-19 JP JP2003075616A patent/JP2004287533A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7622958B2 (en) | 2006-07-18 | 2009-11-24 | Ricoh Company, Ltd. | Semiconductor device including current-driven differential driver and method of controlling current-driven differential driver |
| JP2009037492A (ja) * | 2007-08-02 | 2009-02-19 | Ricoh Co Ltd | データ転送制御装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3170090B1 (en) | Systems and methods for chip to chip communication | |
| US7802034B2 (en) | Method for performing full transfer automation in a USB controller | |
| US20210391973A1 (en) | Device and computing system including the device | |
| EP0602667A1 (en) | System and method for peripheral data transfer | |
| US20080162737A1 (en) | USB Controller with Full Transfer Automation | |
| KR102559387B1 (ko) | PCIe 인터페이스 장치 및 그 동작 방법 | |
| US6779069B1 (en) | Computer system with source-synchronous digital link | |
| US7096301B2 (en) | Communications interface for enabling extension of an internal common bus architecture (CBA) | |
| WO2004023268A2 (en) | Method and apparatus for double data rate serial ata phy interface | |
| US20110289241A1 (en) | Autodetection of a pci express device operating at a wireless rf mitigation frequency | |
| KR102518285B1 (ko) | PCIe 인터페이스 및 인터페이스 시스템 | |
| US5461701A (en) | System and method for peripheral data transfer | |
| JP2018518765A (ja) | 独立したｕａｒｔ ｂｒｋ検出 | |
| US20020178310A1 (en) | USB transmission control circuit | |
| US20240248819A1 (en) | Peripheral component interconnect express device and operating method thereof | |
| US8041841B1 (en) | Protocol and interface for source-synchronous digital link | |
| KR20220158517A (ko) | PCIe 장치 및 이를 포함하는 컴퓨팅 시스템 | |
| JP2004287533A (ja) | Ｕｓｂデバイスコントローラ | |
| KR20040043198A (ko) | 버스 시스템 및 버스 인터페이스 | |
| US6816935B1 (en) | Interrupt and status reporting structure and method for a timeslot bus | |
| JP4630288B2 (ja) | 受信したシリアル転送アライメントシーケンスのレートの検証 | |
| US20230315672A1 (en) | Interface device and computing system including the same | |
| US20240089886A1 (en) | Method for lane synchronization for an interconnection protocol, controller, and storage device | |
| EP0739564B1 (en) | Network interface controller | |
| JP2018525861A (ja) | ラインアクティビティ検出器を伴うｕａｒｔ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051101 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080514 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080701 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090410 |