CN101086962B - 非晶硅金属诱导晶化方法 - Google Patents

非晶硅金属诱导晶化方法 Download PDF

Info

Publication number
CN101086962B
CN101086962B CN2007100863010A CN200710086301A CN101086962B CN 101086962 B CN101086962 B CN 101086962B CN 2007100863010 A CN2007100863010 A CN 2007100863010A CN 200710086301 A CN200710086301 A CN 200710086301A CN 101086962 B CN101086962 B CN 101086962B
Authority
CN
China
Prior art keywords
amorphous silicon
membrane
layer
exposed region
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100863010A
Other languages
English (en)
Other versions
CN101086962A (zh
Inventor
郭海成
王文
孟志国
赵淑云
吴春亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Kong University of Science and Technology HKUST
Original Assignee
Hong Kong University of Science and Technology HKUST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hong Kong University of Science and Technology HKUST filed Critical Hong Kong University of Science and Technology HKUST
Publication of CN101086962A publication Critical patent/CN101086962A/zh
Application granted granted Critical
Publication of CN101086962B publication Critical patent/CN101086962B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

非晶硅金属诱导晶化方法,本发明提供一种非晶硅金属诱导晶化方法。以非晶硅为初始材料,通过对非晶硅上LTO进行光刻制备出相应的图案。其中面积较大的被称作定位孔,面积较小的被称作镍源补充孔。然后沉积微量镍,诱导产生大晶粒的多晶硅。特别是,金属被引入非晶材料上的选定位置,其浓度略高于开始发生诱导晶化的最低浓度,在其他的位置引入金属,但其浓度小于发生诱导晶化的浓度,可为保证晶化速度和结晶质量提供诱导金属。如上设置的金属元素引入后,对非晶薄膜进行热退火。结果会形成大晶粒尺寸并按设计排列的多晶硅薄膜。用该方法可以制备出高均匀性,高质量的多晶硅薄膜,且工艺重复性好。

Description

非晶硅金属诱导晶化方法
技术领域
本发明涉及由低温多晶硅制备薄膜晶体管的技术。特别是,金属被引入非晶材料上的选定位置,其浓度略高于开始发生诱导晶化的最低浓度,在其他的位置引入金属,但其浓度小于发生诱导晶化的浓度,可为保证晶化速度和结晶质量提供诱导金属。如上设置的金属元素引入后,对非晶薄膜进行热退火。结果会形成大晶粒尺寸并按设计排列的多晶硅薄膜。用该方法可以制备出高均匀性,高质量的多晶硅薄膜,且工艺重复性好。
背景技术
为获得高质量、高性能的平板显示器,有源选址驱动是一项必需的技术,它主要包括有源驱动液晶显示技术和有源驱动有机发光二极管显示技术。有源选址驱动技术可以实现全彩色化显示,同时也能获得无交叉串扰的高分辨率显示。对于有源选址驱动显示而言,最关键的技术就是在普通玻璃基板上薄膜晶体管(TFT)的制备。
在传统的有源选址显示中,主要采用的是非晶硅薄膜晶体管。其主要原因是非晶硅薄膜晶体管的制备温度低,大面积制备成本也比较低。但对于非晶硅薄膜晶体管而言,其很难制备出具有集成驱动电路高分辨率的液晶显示器件。要实现更高分辨率、更低功耗和结构更加紧凑的全集成型的显示器,必须要用性能优良的多晶硅薄膜。如果能够在较低的温度下制备多晶硅,就可以将周边驱动电路也集成在玻璃衬底上。所以,在未来的显示市场中,低温多晶硅的制备技术是一项关键的技术。
目前,晶化非晶硅的方法主要包括以激光照射加热非晶硅的晶化技术和金属镍催化非晶硅晶化技术。两者相比较,后者更有希望成为适合制备大面积基板的低成本多晶硅薄膜制备技术。
金属镍催化非晶硅晶化技术走向实用化,必须满足以下几个条件:(1)在制备过程中镍浓度较低,晶体结构良好;(2)在晶化过程中,不会出现玻璃衬底收缩造成的对版错位问题(3)在600℃以下退火温度,完全晶化时间1小时以下。
本发明所要提供的非晶硅金属诱导晶化方法可以同时满足以上三项要求。除此之外,在如相关的专利US Patent 5,705,829;US2003129853;US Patent:6,737,674;US Patent:6,338,991;USPatent:6,242,779等所述技术和文章“Giant-grain silicon(GGS)and its application to stable thin-film transistor”Displays26(2005)137-142;“Ni-Mediated Crystallization of AmorphousSilicon with a SiO2 Nanocap”Electrochemical and Solid-StateLetters,7(10)G207-G209(2004)报道的技术中没有一项技术可以做到这一点。
发明内容
本发明提供了一种用金属诱导晶化技术制备高质量低温多晶硅薄膜的方法。它包括:(1)采用溅射、蒸发超薄金属镍以及含镍物质或镍盐溶液浸沾法在非晶硅表面形成微量镍源;(2)有效控制成核点的位置;(3)晶化过程中消耗的镍可通过分布在整个非晶硅表面的补充孔中的镍给予补充,不需要在晶核定位孔中通过扩散来提供镍,该补充孔可以通过光刻形成,也可通过薄膜自身形成。因此,这样可以大大降低晶核定位孔中镍的初始量,使整个多晶硅薄膜中,不存在如传统MILC中的诱导口的明显高镍含量区间,整个多晶硅薄膜的任何区域,都可作为TFT的有源层。
采用晶核定位孔和镍源补充孔技术并结合微量镍沉积与附着技术,可以获得具有连续晶畴的多晶硅薄膜。使得整个多晶硅薄膜的任何区域,都可作为高质量TFT的有源层。可消除晶化过程玻璃衬底收缩造成的对位板错位问题。对晶核定位孔和镍源补充孔给出了优化设计,可形成正六角形的蜂巢晶体薄膜和准平行晶带晶体薄膜。由于晶核定位孔的分布为规则重复分布,形成的晶畴形状与尺寸相同,可准确的控制晶化的过程,具有晶化时间的高可控性和工艺过程的高稳定性,适合于工业化生产要求。
本发明所述的制备多晶硅薄膜的一种方法,其步骤至少包括:
1)在衬底上沉积第一层非晶硅薄膜
2)在非晶硅薄膜层上生长第二层薄膜
3)刻蚀上述第二层薄膜,所刻蚀的图案是由面积较大的非晶硅暴露区和面积较小的非晶硅暴露区组成的。
4)暴露的非晶硅薄膜表面上形成自然氧化层。
5)在上述样品表面形成微量的金属镍。
6)将上述样品在420℃-620℃进行热退火,在退火过程中,非晶硅薄膜形成多晶硅薄膜
7)腐蚀掉第二层薄膜,清洗多晶硅薄膜表面。
所述的衬底材料为但不限于玻璃衬底,聚合物塑料,不锈钢等,薄膜覆盖绝缘阻挡层。
所述的第一层非晶硅薄膜为但不限于PECVD,LPCVD或溅射等方法制备。
所述的第一层非晶硅薄膜的厚度是从10-300纳米。
所述的第二层薄膜是但不限于低温氧化硅(LTO),厚度从2-100纳米。
所述的第二层薄膜的图案是用光刻法来实现的。
所述的面积较大的区域是以圆孔的形式存在的,圆孔的直径在2-30微米,这些圆孔按照方形点阵排列,圆孔内部为裸露非晶硅薄膜表面。
所述的面积较大的区域是以圆孔的形式存在的,圆孔的直径在2-30微米,这些圆孔按照六角形点阵排列,圆孔内部为裸露非晶硅薄膜表面。
所述的面积较大的区域是以长的平行的线条组成的,线条的宽度在0.5-10微米。线条内部为裸露非晶硅薄膜表面。
所述的面积较小的区域是以圆孔或方孔的形式存在的,圆孔的直径为0-8微米,方孔边长0-8微米,这些孔按照方形点阵排列,并且这些相邻孔之间的距离是2-10微米,孔内部为裸露非晶硅薄膜表面。
所述的面积较小的区域是以圆孔或方孔的形式存在的,圆孔的直径在0-8微米,方孔边长0-8微米,这些孔按照六角形点阵排列,并且这些相邻孔之间的距离是2-10微米,孔内部为裸露非晶硅薄膜表面。
所述的裸露非晶硅薄膜表面形成的自然氧化层,是指在空气中放置或在热硫酸双氧水中浸泡等方式在裸露非晶硅薄膜表面形成自然氧化层。
所述的在样品表面形成微量的金属镍,指是通过溅射或蒸发方法,沉积的超薄镍或含镍薄膜层。
所述的样品表面形成微量的金属镍,指的是在镍盐溶液中浸泡,粘附的超薄镍或含镍薄膜层。
所述的样品表面形成微量的金属镍,指的是在大气条件下,通过旋涂镍的化合物的方法在非晶硅薄膜表面上形成的。
所述的样品表面形成微量的金属镍,指的是在真空条件下,通过离子注入的方法在非晶硅薄膜内形成的。
所述的退火过程是在氮气环境下进行的。
所述的退火过程的温度在420℃-620℃之间。
所述的腐蚀掉第二层薄膜,指的是采用氧化硅的腐蚀液腐蚀掉LTO层和自然氧化层,同时在LTO和自然氧化层上的残余镍被一起去掉。得到光洁表面的多晶硅薄膜。
所述的清洗多晶硅薄膜表面,指的是采用盐酸对样品进行浸泡,进一步去除残余镍。
所述的多晶硅薄膜用来做薄膜晶体管的有源层。
所述的薄膜晶体管按照矩阵的形式排列,它用来作为有源选址显示器基板。
本发明还公开了一种制备多晶硅薄膜的方法,至少包括步骤:
●在衬底上沉积第一层非晶硅薄膜,
●在第一层非晶硅薄膜上形成第二层薄膜,
●在所述第二层薄膜上形成图案,所形成的图案是由面积较大的非晶硅暴露区和面积较小的非晶硅暴露区和非暴露区组成的,
●在非晶硅暴露区表面上形成自然氧化层,
●在所述第二层薄膜和所述表面形成自然氧化层的非晶硅暴露区上沉积含金属镍的薄膜,
●如果所述第二层薄膜是有机膜,则去掉第二层薄膜,
进行热退火,在退火过程中,非晶硅薄膜形成多晶硅薄膜。
上述详细说明是有关本发明的具体说明,凡未脱离本发明精神所为的等效实施或变更,均属于本发明的内容范围。
附图说明
图1a为通常MILC的结构和晶化过程示意图,图1b为对应图1a的多晶硅薄膜中镍金属残留的分布示意图。
图2为用氮化硅做缓冲层的碟形MILC多晶硅晶化过程示意图。
图3a为本发明晶核定位孔和镍源补充孔的示意图,图3b为晶化过程示意图,以及图3c为镍金属在多晶硅薄膜中的分布示意图。
图4为晶核定位孔和镍源补充孔的平面分布图。
图5为按蜂巢结构排列的碟形晶粒示意图。
图6为用TMAH腐蚀后的蜂巢晶体多晶硅薄膜的显微照片。
图7为用Secco腐蚀后的蜂巢晶体多晶硅薄膜的显微照片。
图8为获得准平行晶带多晶硅膜的晶核定位长孔和镍源补充孔的平面分布示意图。
图9为用TMAH腐蚀后的准平行晶带晶体多晶硅薄膜的显微照片。
图10为用Secco腐蚀后的准平行晶带晶体多晶硅薄膜的显微照片。
具体实施方式
本发明参照附图详述如下:
如图1a所示的为传统的金属诱导横向晶化(MILC)多晶硅形成过程,在衬底材料101上首先沉积非晶硅薄膜,并在其上面沉积LTO层103,在LTO的特定位置开诱导口104,并在诱导口内的非晶硅上沉积金属镍或镍的化合物105,在氮气下420-620℃退火后数小时后,形成金属诱导晶化区102a,金属诱导横向晶化区102b和未晶化区102c。如图1b所示,在诱导孔和邻近区域为高镍含量区,不满足TFT有源层的要求,因此,高质量的MILC区间为被定位在离散的区域。此MILC区间的多晶硅虽然可以满足TFT有源层质量要求,但是大面积的玻璃衬底在晶化过程中会产生收缩,造成后道版图与该MILC区间对版错位问题。本发明去除了高镍含量区,并获得了晶畴连续的MILC多晶硅薄膜,TFT的有源沟道可在晶化后形成,即可保证TFT有源层的质量,又可消除晶化过程玻璃衬底收缩造成的对位标错位问题。
如图2a所示为采用氮化硅过滤层方法形成碟形MILC的过程,在衬底材料101上首先沉积非晶硅薄膜,并在非晶硅薄膜上沉积氮化硅覆盖层203,之后在其上面形成极其微量的镍204,在氮气下420-620℃退火后数小时后,非晶硅薄膜可转变成碟形晶畴的MILC多晶硅薄膜202。该技术虽可形成连续晶畴的MILC多晶硅薄膜,可保证TFT有源层的质量,及消除晶化过程玻璃衬底收缩造成的对位标错位问题,但是如图2b所示,因为该中多晶硅薄膜晶核202b在非晶硅201中为随意的分布,具有很大的离散性,因此对晶化过程时间的控制和工艺稳定性存在问题。
图3至图10,给出了本发明中多晶硅材料的形成过程的技术关键、典型微结构的设计和材料制备的结果。
如图3a所示,在衬底材料101上沉积10-300纳米的非晶硅薄膜301。在非晶硅上沉积一层厚度为2-100纳米的低温氧化层(LTO)302,之后光刻并腐蚀出包括作为晶核生成的位置的定位孔304和镍补充孔305的图形。镍补充孔的尺寸为边长0-4微米的方形小孔或相当该尺寸的圆孔或其他形状小孔,定位孔的尺寸大于镍补充孔。在120℃的热硫酸和双氧水混合液体中,去掉光刻胶,同时在孔中的裸露非晶硅表面上形成了自然氧化硅层303。
清洗上述样品后,将其放置在真空溅射台内,采用硅镍混合靶材,氩气和氧气混合气体,溅射形成的微量镍层306,镍原子数量为非晶硅中硅原子数量的0.1%-0.01%。微量的镍金属或含镍物质层306附着在孔304和305中的非晶硅自然氧化层的表面以及LTO表面。镍的沉积量和定位孔与镍补充孔的尺寸相匹配,要使定位孔中开始发生横向晶化,而镍补充孔内的非晶硅不发生横向晶化。
如图3b所示,上述样品,在氮气气氛下,420-620℃温度下退火处理1-2小时,在定位孔的区域内,成为晶核孵化区307,并在此区域的边缘聚集了可发生横向晶化的镍浓度,并开始发生金属诱导横向晶化过程,在晶化前沿309向前推进的过程中,多晶硅中陷获的镍和晶化前沿向前推进所需的镍由补充孔305中的镍来补充,而不是靠镍从定位孔304中扩散而来。这样形成高质量的连续的多晶硅薄膜308。而且如图3c所示,和传统的MILC相比,可以有效的降低了定位孔中镍的含量。
图4为形成碟形晶畴MILC的定位孔401和镍补充孔402平面示意图。确定晶核发生位置的定位孔401是直径为d1的圆形孔,综合考虑定位孔占整个晶畴的比例、定位的作用和镍的浓度,d1的尺寸为2-30微米。补充孔402为正方形孔,边长为0-4微米,要使其尺寸足够小,以确保在此区间不会产生晶核随之发生MILC的反应。补充孔的尺寸d2与间隔d3的比为1/2~1/4,整个开孔的面积与总晶化面积比为1/4~1/16。
定位孔的不同排列,就会产生不同晶畴的MILC多晶硅薄膜。最具典型的碟形晶畴如图5所示,当相邻的定位孔401按等边三角形排列,可形成正六角的连续分布的MILC晶畴501,我们称之为蜂巢晶体。
对形成的蜂巢晶体薄膜在TMAH中腐蚀,由于不同晶向的腐蚀速率不同,通过显微镜可以观察到其微结构。其结果如图6所示,20微米定位孔中形成的为碟形晶畴的MILC多晶硅601,然后晶畴的外沿呈辐射状外延602,最后MILC前锋发生对撞,形成对撞晶界603。一个连一个的MILC多晶硅晶畴形成连续的MILC多晶硅薄膜。镍补充孔的位置晶向分布与整体分布相同,证明在此位置未形成独立的晶核。
图7为蜂巢多晶硅薄膜经过Secco腐蚀后的显微照片,其中只在晶畴碰撞的地方形成正六角形的晶界603,在晶畴内不存在明显的晶界,证明晶畴内为连续晶界的MILC多晶硅。
另一种重要的MILC多晶硅薄膜为准平行晶带的连续MILC多晶硅薄膜。图8为准平行晶带MILC的定位孔801和镍补充孔802平面示意图。确定晶核发生位置的定位孔为长形孔,长度与衬底相同,可为数十厘米到数米长,宽度为L1,综合考虑定位孔占整个晶畴的比例、定位的作用和镍的浓度,L1的尺寸为0.5-10微米。补充孔402为正方形孔,边长为0-4微米,要使其尺寸足够小,以确保在此区间不会产生晶核随之发生MILC的反应。相邻列补充孔交错分布,使镍得到较均匀的补充,对撞区间不设补充孔。补充孔的尺寸d1与间隔d2的比为1/2~1/4,整个开孔的面积与总晶化面积比为1/4~1/16。
对形成的准平行晶带MILC多晶硅薄膜在TMAH中腐蚀,其结果如图9所示,8微米定位孔中形成的为碟形晶畴的MILC多晶硅901,然后晶畴的外沿准平行外延902,最后MILC前锋发生对撞,形成对撞晶界903。一个连一个的带状MILC多晶硅晶畴形成连续的MILC多晶硅薄膜。镍补充孔的位置晶向分布与整体分布相同,说明在此位置未形成独立的晶核。
图10为准平行晶带晶体薄膜经过Secco腐蚀后的显微照片,其中只在晶畴碰撞的地方形成直线形的晶界903,在诱导孔中有碟形晶畴对撞晶界1001,但外延一段后,晶界消逝,变为连续晶界的MILC多晶硅。
根据本发明的实施例的一种制备方法包括以下步骤:
1)在沉积有氮化硅、二氧化硅过渡层的康宁1737F玻璃衬底101上沉积50纳米的非晶硅薄膜301。
2)在非晶硅上形成一层厚度为约5-10纳米的LTO 302,之后光刻并腐蚀出包括成为晶核生成的位置的定位孔304和镍补充孔305的图形。镍补充孔的尺寸为边长约4微米的方形小孔。在120℃的热硫酸和双氧水混合液体中,去掉光刻胶,同时在孔中的裸露非晶硅表面上形成了自然氧化硅层303。
3)清洗上述样品后,将其放置在真空溅射台内,采用硅镍混合靶材,氩气和氧气混合气体,溅射形成微量镍或含镍物质层306。微量的镍金属或含镍薄膜306附着在孔304和305中的非晶硅自然氧化层的表面以及LTO表面。镍的沉积量和定位孔与镍补充孔的尺寸相匹配,要使定位孔中开始发生横向晶化,而镍补充孔内的非晶硅不发生横向晶化。
4)在氮气气氛下,590℃温度下退火处理1-2小时,形成准平行晶带MILC多晶硅薄膜。
5)采用LTO的湿法腐蚀液,诸如BOE、氢氟酸等,去掉LTO层和自然氧化层以及上面残余的镍。

Claims (22)

1.一种制备多晶硅薄膜的方法,至少包括步骤:
●在衬底上沉积第一层非晶硅薄膜,
●在第一层非晶硅薄膜上形成第二层薄膜,
●在所述第二层薄膜上形成图案,所形成的图案是由面积较大的非晶硅暴露区和面积较小的非晶硅暴露区和非暴露区组成的,
●在所述第二层薄膜和所述非晶硅暴露区上沉积含金属镍的薄膜,
●进行热退火,在退火过程中,非晶硅薄膜形成多晶硅薄膜。
2.一种制备多晶硅薄膜的方法,至少包括步骤:
●在衬底上沉积第一层非晶硅薄膜,
●在第一层非晶硅薄膜上形成第二层薄膜,
●在所述第二层薄膜上形成图案,所形成的图案是由面积较大的非晶硅暴露区和面积较小的非晶硅暴露区和非暴露区组成的,
●在非晶硅暴露区表面上形成自然氧化层,
●在所述第二层薄膜和所述表面形成自然氧化层的非晶硅暴露区上沉积含金属镍的薄膜,
●如果所述第二层薄膜是有机膜,则去掉第二层薄膜,
●进行热退火,在退火过程中,非晶硅薄膜形成多晶硅薄膜。
3.一种制备多晶硅薄膜的方法,至少包括步骤:
●在衬底上沉积第一层非晶硅薄膜,
●在第一层非晶硅薄膜上形成第二层氧化硅薄膜,其中第二层氧化硅薄膜厚度为2-10纳米,
●在所述第二层薄膜上形成图形,所形成的图案是由面积较大的非晶硅暴露区和面积较小的非晶硅暴露区和非暴露区组成的,
●在非晶硅暴露区表面上形成自然氧化层,
●在所述第二层薄膜和所述表面形成自然氧化层的非晶硅暴露区上沉积含金属镍的薄膜,
●进行热退火,在退火过程中,非晶硅薄膜形成多晶硅薄膜。
4.根据权利要求1至3中任何之一的方法,其中所述衬底材料为玻璃衬底。
5.根据权利要求1至3任何之一的方法,其中所述第一层非晶硅薄膜为利用PECVD,LPCVD或溅射方法制备。
6.根据权利要求1至3任何之一的方法,其中所述第一层非晶硅薄膜的厚度是从10-300纳米。
7.根据权利要求1至2任何之一的方法,其中所述第二层薄膜是光刻胶或LTO。
8.根据权利要求2-3任何之一的方法,其中所述非晶硅表面的自然氧化层厚度为0-4纳米。
9.根据权利要求1至3任何之一的方法,其中所述第二层薄膜图案是用光刻法来实现的。
10.根据权利要求1、2、或3的方法,其中所述面积较大的非晶硅暴露区是以圆孔的形式存在的,圆孔的直径在2-30微米,这些圆孔按照方形点阵排列。
11.根据权利要求1、2、或3的方法,其中所述面积较大的非晶硅暴露区是以圆孔的形式存在的,圆孔的直径在2-30微米,这些圆孔按照六角形点阵排列。
12.根据权利要求1、2、或3的方法,其中所述面积较大的非晶硅暴露区是以长的平行的线条组成的,线条的宽度在0.5-10微米,线条间隔10-90微米。
13.根据权利要求1、2、或3的方法,其中所述面积较小的非晶硅暴露区是以圆孔或方孔的形式存在的,圆孔的直径、方孔的边长为0-8微米,这些孔按照方形点阵排列,并且这些相邻圆孔之间的距离是2-10微米。
14.根据权利要求1、2、或3的方法,其中所述的面积较小的非晶硅暴露区是以圆孔或方孔的形式存在的,圆孔的直径或方孔的边长在0-8微米,这些孔按照六角形点阵排列,并且这些相邻圆孔之间的的距离是2-10微米。
15.根据权利要求1至3任何之一的方法,其中所述非晶硅的样品表面上形成微量的金属镍是在镍盐溶液中浸泡,粘附的超薄镍或含镍薄膜层。
16.根据权利要求1至3任何之一的方法,其中在所述非晶硅的样品表面上形成微量的金属镍是通过溅射或蒸发方法,沉积的超薄镍或含镍薄膜层。
17.根据权利要求1至3任何之一的方法,其中所述非晶硅的样品表面上形成微量的金属镍,是在大气条件下,通过旋涂镍的化合物的方法在非晶硅薄膜表面上形成的。
18.根据权利要求1至3任何之一的方法,其中所述非晶硅的样品表面形成微量的金属镍,是在真空条件下,通过离子注入的方法在非晶硅薄膜内形成的。
19.根据权利要求1至3任何之一的方法,其中所述退火过程是在氮气环境下进行的。
20.根据权利要求1至3任何之一的方法,其中所述退火过程的温度在420℃-650℃之间。
21.一种薄膜晶体管,其中使用根据权利要求1至3任何之一的方法制备的多晶硅薄膜作为薄膜晶体管的有源层。
22.一种有源选址显示器基板,包括按照矩阵形式排列的薄膜晶体管,其中该薄膜晶体管使用根据权利要求1至3任何之一的方法制备的多晶硅薄膜作为薄膜晶体管的有源层。
CN2007100863010A 2006-03-13 2007-03-13 非晶硅金属诱导晶化方法 Expired - Fee Related CN101086962B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US78149606P 2006-03-13 2006-03-13
US60/781496 2006-03-13
US83880706P 2006-08-18 2006-08-18
US60/838807 2006-08-18
US11/684447 2007-03-09
US11/684,447 US7790580B2 (en) 2006-03-13 2007-03-09 Metal-induced crystallization of amorphous silicon in thin film transistors

Publications (2)

Publication Number Publication Date
CN101086962A CN101086962A (zh) 2007-12-12
CN101086962B true CN101086962B (zh) 2012-06-13

Family

ID=38479473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100863010A Expired - Fee Related CN101086962B (zh) 2006-03-13 2007-03-13 非晶硅金属诱导晶化方法

Country Status (3)

Country Link
US (2) US7790580B2 (zh)
CN (1) CN101086962B (zh)
HK (1) HK1114465A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790580B2 (en) * 2006-03-13 2010-09-07 Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in thin film transistors
CN101740359B (zh) * 2009-12-08 2011-11-23 四川虹视显示技术有限公司 制作低温多晶硅方法中的镍剥离方法
CN101814438A (zh) * 2010-05-17 2010-08-25 广东中显科技有限公司 基于横向诱导晶化多晶硅薄膜的薄膜晶体管的制备方法
CN101853784B (zh) * 2010-05-17 2012-07-04 广东中显科技有限公司 一种横向诱导晶化低温多晶硅薄膜的方法
CN101819999A (zh) * 2010-05-17 2010-09-01 广东中显科技有限公司 一种用于横向诱导晶化低温多晶硅薄膜的多层膜结构
CN102610650A (zh) * 2011-01-19 2012-07-25 广东中显科技有限公司 一种多晶硅薄膜晶体管
CN102610499A (zh) * 2011-01-19 2012-07-25 广东中显科技有限公司 一种制备具有多晶硅薄膜的多层膜结构的方法
CN102610520A (zh) * 2011-01-19 2012-07-25 广东中显科技有限公司 一种多晶硅薄膜晶体管的制备方法
CN102810479A (zh) * 2011-06-01 2012-12-05 广东中显科技有限公司 同时驱入镍和调整阈值电压的多晶硅薄膜晶体管的制法
CN102956678A (zh) * 2011-08-23 2013-03-06 广东中显科技有限公司 多晶硅薄膜
CN103137664A (zh) * 2011-11-30 2013-06-05 广东中显科技有限公司 搭桥晶粒多晶硅薄膜晶体管
CN102751175A (zh) * 2012-06-27 2012-10-24 北京航空航天大学 金属点阵诱导非晶硅薄膜晶化的方法
CN103738912B (zh) * 2013-12-27 2016-02-03 西南交通大学 基于摩擦化学诱导刻蚀的单晶硅表面无损伤纳米加工方法
CN103887244B (zh) * 2014-03-07 2017-05-31 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN106653573B (zh) * 2016-12-29 2019-11-15 浙江合特光电有限公司 一种晶硅薄膜的制备方法
CN109300777A (zh) * 2018-09-25 2019-02-01 上海申和热磁电子有限公司 一种改善硅片多晶硅薄膜翘曲的化学气相沉积方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1186326A (zh) * 1996-10-31 1998-07-01 株式会社半导体能源研究所 结晶半导体的制造方法
CN1153256C (zh) * 1996-02-23 2004-06-09 株式会社半导体能源研究所 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN1738061A (zh) * 2005-07-12 2006-02-22 南开大学 金属诱导单一方向横向晶化薄膜晶体管器件及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
US6242289B1 (en) 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
US5796143A (en) * 1996-10-30 1998-08-18 Advanced Micro Devices, Inc. Trench transistor in combination with trench array
US5940693A (en) 1997-07-15 1999-08-17 Sharp Laboratories Of America, Inc. Selective silicide thin-film transistor and method for same
JP3754184B2 (ja) 1997-07-16 2006-03-08 株式会社半導体エネルギー研究所 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
JP3399432B2 (ja) * 1999-02-26 2003-04-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP3998930B2 (ja) * 2001-08-01 2007-10-31 株式会社半導体エネルギー研究所 結晶質半導体膜の作製方法及び製造装置
US7790580B2 (en) * 2006-03-13 2010-09-07 Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in thin film transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1153256C (zh) * 1996-02-23 2004-06-09 株式会社半导体能源研究所 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN1186326A (zh) * 1996-10-31 1998-07-01 株式会社半导体能源研究所 结晶半导体的制造方法
CN1738061A (zh) * 2005-07-12 2006-02-22 南开大学 金属诱导单一方向横向晶化薄膜晶体管器件及其制备方法

Also Published As

Publication number Publication date
CN101086962A (zh) 2007-12-12
US7790580B2 (en) 2010-09-07
US8338237B2 (en) 2012-12-25
US20110012124A1 (en) 2011-01-20
US20070212855A1 (en) 2007-09-13
HK1114465A1 (en) 2008-10-31

Similar Documents

Publication Publication Date Title
CN101086962B (zh) 非晶硅金属诱导晶化方法
CN102709160B (zh) 一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜
CN202405261U (zh) 一种掩膜金属诱导晶化的多晶硅薄膜
CN102969250B (zh) Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置
KR100785020B1 (ko) 하부 게이트 박막 트랜지스터 및 그 제조방법
CN100577290C (zh) 制备合成碳纳米管的催化剂层和用其合成碳纳米管的方法
CN102651311B (zh) 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜
CN102856173B (zh) 一种多晶硅薄膜及其制备方法、阵列基板、显示装置
CN1962936A (zh) 直接沉积多晶硅的方法
CN102891107A (zh) 低温多晶硅基板及其制作方法
JP2006261672A5 (zh)
CN102651399B (zh) 微晶非晶硅复合型薄膜晶体管及其制造方法
CN105097453A (zh) 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置
KR100785019B1 (ko) 하부 게이트 박막 트랜지스터 및 그 제조방법
US8003423B2 (en) Method for manufacturing a poly-crystal silicon photovoltaic device using horizontal metal induced crystallization
US7485560B2 (en) Method for fabricating crystalline silicon thin films
Htay et al. Position-selective growth of ZnO nanowires by ultrasonic spray pyrolysis
CN100573886C (zh) 显示装置
KR100678739B1 (ko) 탑 게이트 구조의 나노결정-실리콘 박막트랜지스터형성방법
TWI451479B (zh) 多晶矽薄膜的製造方法
CN100495204C (zh) 激光退火的工艺光罩以及利用激光退火形成多晶系膜层的方法
KR20080086342A (ko) 박막 트랜지스터 및 그것을 이용한 유기 el 표시 장치
KR100367638B1 (ko) CeO₂박막과 반사방지막을 이용한 다결정 실리콘TFT의 제조방법
CN1327478C (zh) 一种利用激光结晶工艺制作薄膜晶体管的方法
Yang et al. Uniform Square Polycrystalline Silicon Fabricated by Employing Periodic Metallic Pads and SiON Absorption Layer for Thin Film Transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1114465

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1114465

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20180313