CN101075839B - 用于中继器的干涉信号抑制回路、程序及中继器 - Google Patents

Abstract

提供一种提高了干涉信号的抑制量的干涉信号抑制回路，其具有：将接收信号转换为数字信号的A/D转换器；在数字信号上附加预定延迟量的延迟量附加装置；进行A/D转换器的输出信号和延迟量附加装置的输出信号间的相关演算，来检测干涉信号成分的至少一个干涉信号检测装置；由各干涉信号检测装置中检测出的干涉信号成分生成与干涉信号相同延迟、相同振幅且逆相位的抑制信号的至少一个抑制信号生成装置；合成抑制信号的抑制信号合成装置；将合成的抑制信号和接收信号进行合成的信号合成装置。提高发送信号环绕接收天线而产生的干涉信号的抑制量。另外还提供一种中继器，其具有当产生了新干涉信号时，分配干涉信号抑制回路的监视控制回路。

Description

用于中继器的干涉信号抑制回路、程序及中继器

本申请是申请日为2004年7年13日、申请号为200410070917.5、发明名称为“用于中继器的干涉信号抑制回路、程序及中继器”的发明申请的分案申请。

技术领域

本发明涉及无线通信中使用的中继器用干涉信号抑制回路及程序，所述干涉信号抑制回路具有抑制以相同频率再发送接收信号时，环绕接收天线而产生的干涉信号的功能，本发明还涉及具有该功能的中继器。

背景技术

以往，在无线基站的电波难以到达的建筑物内部，隧道内部或者山岳地带，使用中继器(又称中继装置或者无线中继增强器)来改善电波状况。

由于以相同频率进行中继的中继器基本上是将接收天线接收的电波增幅，通过发送天线进行发送的，因此没有必要像基站那样敷设专用的线路，具有能够减少设备成本的优点。

但是，由于中继器中的接收信号和发送信号的频率相同，如果从发送天线发射的发送信号环绕接收天线，对所期望的信号来说，就会成为干涉信号，中继器再发送增益大的时候，结果，会发生振荡。

这时，也可考虑将发送天线和接收天线进行物理隔离，减少天线间的结合量的方法，但是，这种方法中，中继器的设备规模变大，有些时候无法进行物理的设置，具有通用性的问题。

而且，已知技术中，有另一方法，在接收信号上附加相当于CDMA信号中高于一个码片的延迟的预定延迟量，将附加了延迟的信号作为发送信号输出，在干涉信号到来的延迟中，进行接收信号和发送信号间的相关演算，来检测出干涉信号的余差成分，根据检测出的余差成分，对干涉信号，生成逆相位、相同振幅和相同延迟的抑制信号，此抑制信号可消除由于发送信号环绕接收天线而产生的干涉信号(例如，参考日本专利特开2001-196994号公报第2-5页，图3)。

根据这种方法，将再发送的信号作为干涉信号，进行被附加的接收信号和发送信号间的相关演算，来检测出干涉信号的余差成分，但是检测出该余差成分的时候，由于要在再发送的发送信号上附加高于CDMA信号中1个码片的延迟，成为参考信号的发送信号和干涉信号的余差成分之间的相关以外的相关关系减小，具有能够精确的检测出余差成分的优点。

但是，以装置整体的小型化为目的，将中继器的环绕干涉波抑制处理进行数字化的时候，由于对抑制信号的延迟量的分辨率由数字化处理部分的单位时间幅度决定，该单位时间是采样频率的倒数。很难使抑制信号的延迟与干涉波信号的延迟完全一致，结果具有导致干涉抑制量恶化的问题。

而且，环绕天线间的干涉信号受到装置周围环境的影响，从一个发送天线到接收天线之间，有通过多个路径传播的可能性。特别是，中继器覆盖的范围内如果出现新的建筑物，受新出现的建筑物的影响，到达接收天线的干涉信号的到来状况发生改变，以往的中继器中，由于不能识别这样的干涉信号到来状况的变化，不同状况下，具有由干涉信号的影响造成装置发振的问题。

发明内容

因此，本发明是鉴于上述的问题点而形成的，其目的是提供一种干涉信号抑制回路及程序，使得即使将中继器进行数字化处理的时候，也能增加发送信号环绕接收天线产生的干涉信号的抑制量。

本发明的另一目的是，提供一种干涉信号抑制回路，使得即使干涉信号到来状况发生变化的时候，干涉抑制量也不会恶化，能够稳定地维持再发送增益。

为了解决上述问题，根据本发明的一个实施方式提供一种干涉信号抑制回路，具有：将接收天线接收的信号转换成数字信号的A/D转换器；在所述A/D转换器的输出信号上附加预定延迟量的延迟量附加装置；将所述延迟量附加装置的输出信号转换成模拟信号的D/A转换器；将所述D/A转换器的输出信号作为发送信号输出的发送装置；进行上述A/D转换器的输出信号和所述延迟量附加装置的输出信号间的相关演算，来检测出干涉信号的至少一个干涉信号检测装置；由在所述各干涉信号检测装置中被检测出的干涉信号生成与所述干涉信号具有相同振幅、相同延迟且逆相位的抑制信号的至少一个抑制信号生成装置；将多个抑制信号生成装置中生成的抑制信号进行合成的抑制信号合成装置；将在所述抑制合成装置中生成的信号和上述接收信号进行合成的信号合成装置。

根据本发明，通过A/D转换器，将接收天线接收的模拟信号转换成数字信号。被转换的数字信号在延迟量附加装置中被附加预定延迟量之后，由D/A转换器转换成模拟信号，由发送天线发送。另一方面，将附加了预定延迟量的数字信号与数字化的接收信号一起输入到干涉信号检测装置，进行相关演算，来检测出干涉信号成分。将检测出的各干涉信号成分输入到抑制信号生成装置，生成与干涉信号相同振幅且逆相位的抑制信号。生成的抑制信号在抑制信号合成装置中被合成之后，在信号合成装置中与数字化后的接收信号进行合成。

最好，上述的干涉信号抑制回路中，上述抑制信号生成装置对于高于上述A/D转换器的采样频率的分辨率的延迟时间而到来的干涉信号，在该干涉信号的近旁，生成相当于单位时间幅的整数倍的延迟时间的抑制信号，其中，该单位时间是指上述采样频率的倒数。

根据本发明，抑制信号生成装置对于高于上述A/D转换器的采样频率的分辨率的延迟时间而到来的干涉信号，在干涉信号的近旁，生成相当于单位时间幅度的整数倍的延迟时间的抑制信号，其中，该单位时间是指采样频率的倒数。因此，即使，对于高于A/D转换器分辨率的干涉信号，也能生成适当的抑制信号。

优选地，上述的干涉信号抑制回路中，上述抑制信号生成装置以上述干涉信号近旁的2个以上的延迟时间来生成抑制信号。

根据本发明，为了抑制干涉信号，在每隔干涉信号近旁的2个以上的延迟时间，生成抑制信号，因此，即使对延迟时间相邻接的多个干涉信号，也能得到大的抑制量。

而且，根据本发明，提供执行以下各步骤的程序：在数字化后的接收信号上附加预定延迟量的步骤；进行所述数字化的接收信号和所述附加了预定延迟量的信号间的相关演算，来检测出干涉信号成分的步骤；从所述检测出的干涉信号，对于高于采样频率的分辨率的延迟时间而到来的干涉信号，在该干涉信号的近旁，生成具有相当于单位时间幅度的整数倍的时间延迟和相同振幅且逆相位的抑制信号的步骤，该单位时间是指采样频率的倒数；将所述生成的至少一个抑制信号进行合成的步骤；将所述合成的抑制信号和上述接收信号进行合成的步骤。

根据本发明其它实施方式，提供一种具有以下回路的中继器：发送信号反射到近旁的建筑物上，环绕接收天线而产生干涉信号，抑制该干涉信号的至少一个干涉信号抑制回路；监视新干涉信号的发生，在发生新干涉信号时，检测出该新干涉信号的传播延迟时间，分配上述干涉信号抑制回路的监视控制回路。

根据本发明，监视控制回路在监视干涉信号到来的同时，根据周围环境的变化，在新干涉信号到来时，设定新干涉信号的延迟时间，分配干涉信号抑制回路。因此，即使干涉信号到来的状况发生改变，也不会导致干涉抑制量的恶化。

优选地，上述中继器具有：将接收天线接收的信号转换成数字信号的A/D转换器；在从该A/D转换器输出的信号上附加预定延迟量的延迟量附加装置；将从所述延迟量附加装置输出的信号转换成模拟信号的D/A转换器；将从该D/A转换器输出的信号作为发送信号发送的发送装置，所述干涉信号抑制回路具有：设定相当于单位时间的整数倍的延迟时间的延迟时间设定装置，所述单位时间是所述A/D转换器的采样频率的倒数；以该所设定的延迟时间，进行A/D转换器的输出信号和所述延迟量附加装置的输出信号间的相关演算，来检测出干涉信号的至少一个干涉信号检测装置；从所述干涉信号检测装置中检测出的干涉信号，生成与所述干涉信号相同振幅、相同延迟且逆相位的抑制信号的至少一个抑制信号生成装置；将所述抑制信号生成装置中生成的抑制信号进行合成的抑制信号合成装置；将所述抑制合成装置中生成的信号与所述接收信号进行合成的信号合成装置，另外，上述监视控制回路在每隔相当于单位时间的整数倍的延迟时间，其中单位时间是上述A/D转换器的采样频率的倒数，边扫描需要监视的延迟时间范围，边进行所述A/D转换器的输出信号和所述延迟量附加装置的输出信号间的相关演算，来检测出干涉信号，将检测出的每个干涉信号的延迟时间分配到各干涉信号抑制回路的延迟时间设定装置。

根据本发明，向构成中继器的干涉信号抑制回路的干涉信号检测装置中，输入附加了预定延迟量的数字信号和数字化了的接收信号，进行相关演算，检测出干涉信号。将检测出的各干涉信号成分输入到抑制信号生成装置，生成与干涉信号相同延迟、相同振幅且逆相位的抑制信号。生成的抑制信号在抑制信号合成装置中被合成之后，在信号合成装置中与数字化了的接收信号进行合成。

而且，监视控制回路在每隔单位时间，所述单位时间是A/D转换器的采样频率的倒数，进行A/D转换器的输出信号和延迟量附加装置的输出信号间的相关演算，来检测干涉信号，检测出干涉信号时，按每个检测出的干涉信号，将检测出的延迟时间向干涉信号抑制回路的延迟时间设定装置分配，由此将检测出的各干涉信号与各干涉信号抑制回路相对应。

优选地，上述中继器中，所述监视控制回路具有对检测出的干涉信号的强度进行检测的信号强度检测装置、和将所述检测出的各信号的强度按照大小顺序进行抽出的抽出装置，按照所述抽出装置抽出的顺序，将所述检测出的干涉信号的延迟时间设置于所述各延迟时间设定装置。

根据本发明，由于监视控制回路按检测出的干涉信号电平的大小顺序，在延迟时间设定装置中设定干涉信号的延迟时间，所以可在短时间内提高干涉信号的抑制量。

优选地，在所述中继器中，所述监视控制回路具有记忆规定阈值的阈值记忆装置、和判别所述检测出的干涉信号强度是否大于该阈值的判别装置，当所述检测出的干涉信号强度比所述规定的阈值大时，即将检测出进行了该检测的干涉信号的延迟时间设定到所述各延迟时间设定装置中。

根据本发明，将检测出的干涉信号的强度与阈值进行比较，当检测出的干涉信号的强度大于阈值时，由于将其延迟时间设定在干涉信号抑制回路的延迟器中，因此短时间内可进行干涉信号抑制回路的分配，从而能够在短时间内提高干涉信号的抑制量。

优选地，所述第二中继器中，所述监视控制回路具有：记忆分配到所述干涉信号抑制回路中的干涉信号的强度的信号强度记忆装置、以及所发生的干涉信号被分配到所述所有的干涉信号抑制回路中时，检测出新的干涉信号，将新检测出的干涉信号的强度与所述分配信号强度记忆装置中记忆的信号强度中最小的强度进行比较的信号强度比较装置，所述新检测出的干涉信号强度比所述强度最小的干涉信号的强度大的时候，在所述最小强度的干涉信号被分配的所述干涉信号抑制回路中分配所述新检测出的干涉信号。

根据本发明，监视控制回路在中继器内的所有干涉信号抑制回路被分配了到来的干涉信号时又检测出新的干涉信号时，将新检测出的干涉信号的电平与已经分配的干涉信号中电平最低的干涉信号的电平进行比较。

其结果，当新检测出的干涉信号的电平比已分配的干涉信号的电平高时，在最小电平的干涉信号被分配的干涉信号抑制回路中分配新干涉信号，因此，即使新干涉信号到来的时候，干涉信号全体的抑制量也不会恶化。

这样，根据本发明的第一实施方式，即使在将中继器的处理进行数字化时，也能提高发送信号环绕接收天线而产生的干涉信号的抑制量。

而且，根据本发明的第二实施方式，随着中继器近旁的环境的变化，干涉信号的到来状况发生变化时，干涉信号的抑制量也不会恶化，能够维持稳定的再发送增益，即使短时间内，随着中继器的周边环境的变化，干涉信号的到来状况(传播环境)发生变化，也能维持所管辖的原来的服务区。

而且，由于中继器内的干涉信号抑制回路和监视控制回路是数字化处理而形成的，与相同机能的处理高频率信号的模拟回路的情况相比较，可实现装置的低成本。

附图说明

图1表示含有内藏干涉信号抑制回路的中继器的通信系统的示意图。

图2是表示干涉信号的到来时间的概念图。

图3是表示干涉信号的抑制方法的概念图。

图4是表示随着环境的变化发生新的干涉信号的图。

图5是中继器的结构图。

图6是第一实施方式所涉及的干涉信号抑制回路的结构图。

图7表示第一实施方式的利用计算机的仿真结果。

图8是第二实施方式的干涉抑制装置的结构图。

图9是第二实施方式的处理流程图。

图10是第二实施方式的处理流程图。

图11是第二实施方式的处理流程图。

图12是第二实施方式的处理流程图。

图13是第二实施方式的处理流程图。

图14表示第二实施方式的干涉信号的抑制顺序。

具体实施方式

下面，参考图1至图14详细描述本发明实施方式所涉及的干涉信号抑制回路和中继器。

图1表示本发明所涉及的含有内藏干涉信号抑制回路的中继器的通信系统的概要。该通信系统由基站1、中继器2、终端4构成，3a、3b表示建筑物。

设置中继器的环境是周围并列有建筑物等的传播环境不良的场所。中继器以与接收电波相同频率将接收的电波增幅后，通过发送天线发射。

但是，从发送天线发送的电波，没有全部都到达终端4，而是发送信号的一部分从发送天线直接到达接收天线，一部分经建筑物3a、3b反射到达接收天线，这些信号成为干涉信号。而且，这些信号具有随其传播路径不同而到达接收天线的时间不同的性质。从而，如果中继器的周边出现新的建筑物，则到来的干涉信号的状况也发生变化(参考图4)。

图2是表示这样的干涉信号的到来状况的一个例子，图2的横轴表示从到来的干涉信号的基准时间开始的延迟时间，纵轴表示干涉信号的强度，横轴的刻度表示单位时间幅度，该单位时间为数字信号处理部分的采样频率的倒数。

该图中，对应图1的传播路径(1)、(2)和(3)，到来3个干涉信号，延迟时间分别为τ1，τ2，τ3。

此外，进行观测时，这些从采样频率的倒数得到的高于分辨率的干涉信号为具有一定幅度的信号。图2的虚线是模拟地画出了到来的干涉信号的。

一般的，在中继器中，以模拟方式处理所使用信号的时候，检测出这些干涉信号的延迟时间和电平，将与其逆相位且相同振幅的信号以与干涉信号相同的延迟合并到上述的干涉信号上时，能够消除干涉信号。

但是，如果以数字方式处理信号，由于由单位时间幅度已经决定了延迟时间的分辨率，该单位时间为数字信号处理部分的采样频率的倒数，所以无差错地正确地再现干涉信号的延迟时间非常困难。

因此，本发明的中继器内的干涉信号抑制回路的特征是，为了减小一个干涉信号，使用2个以上不同延迟量的抑制信号。

即，就图2的例子来说，为了减少延迟时间为τ1的干涉信号，使用了具有t11和t12的时间的2个抑制信号。

具体地说，如图3所示，在每隔单位时间幅度，该单位时间为数字信号处理部分的采样频率的倒数，检测出干涉信号，生成与检测出的干涉信号相同延迟、相同振幅且逆相位的干涉抑制信号，将这些信号进行合成从而抑制干涉信号。

下面，说明本发明的实施方式所涉及的中继器和中继器内的干涉信号抑制回路的构成及作用。

如图5所示，中继器具有：面向基站的天线11；天线共用器12；面向移动台的天线13；上行链路、下行链路用的低噪声增幅器14a、14b；频率变换器15a、15b、15c、15d；干涉抑制装置16a、16b；高输出增幅器17a、17b。

面向基站的天线11是用于进行与基站间的电波的发送和接收的天线，面向移动台的天线13是用于进行与移动台间的电波的发送和接收的天线。天线共用器12是将从基站接收的电波供给到下行链路，将对基站发送的来自上行链路的信号供给到面向基站的天线11的装置，面向移动台的天线13也具有相同的天线共用器12。

低噪声增幅器14a、14b将通过面向基站的天线11或是面向移动台的天线13接收的微弱电波进行增幅。频率变换器15a、15b、15c、15d将接收的RF信号进行频率变换，正交变换，生成IQ(In-Phase QuadraturePhase)基带信号。

然后，进行上述处理的逆处理，将IQ基带信号进行正交调制，并频率变换，而变换成RF信号。高输出增幅器17a、17b是用于将发送电波增幅的增幅度高的增幅器。

如图6所示，根据本发明第一实施方式的中继器内的干涉信号抑制回路具有：A/D转换器21；码片延迟器22；D/A转换器23；加法器24；相位振幅控制器25a、25b、25c；相关积分器26a、26b、26c；延迟器27a、27b、27c。

A/D转换器21是将模拟信号以一定的采样频率转换成数字信号的转换器，本实施方式中，将由未示出的接收天线接收的信号转换成数字信号供给下一阶段。

D/A转换器23是具有与A/D转换器21相反作用的转换器，将数字信号转换成模拟信号。本实施方式中，将向数字化的接收信号附加了预定的延迟量的信号，转换成模拟信号，将其作为发送信号由未示出的发送天线输出。

码片延迟器22是为了减小期望的接收信号和环绕发送天线及接收天线间的干涉信号的相关，再发送时，附加码分多址(CDMA)信号的一个码片以上的延迟的延迟回路。

相关积分器26a、26b、26c是将通过码片延迟器22的信号作为参考信号，从期望波和干涉波的合成信号来检测干涉波的振幅和相位用的演算回路。但是，为使演算有效地发挥作用，必须预先知道干涉波的延迟，因此设有与各相关积分器26a、26b、26c及相位振幅控制器25a、25b、25c相对应的延迟器27a、27b、27c，在该延迟器27a、27b、27c中输入具有相当于干涉波的延迟的信号。

相位振幅控制器25a、25b、25c是用于生成使所述参考信号与干涉信号相同振幅且逆相位的抑制信号的回路，用于生成抑制信号的控制信号由相关积分器26a、26b、26c生成。

加法器24是将相位振幅控制器25a、25b、25c生成的干涉抑制信号与含有干涉波的期望波相加的回路。

下面说明本发明的第一实施方式所涉及的干涉信号抑制回路的作用，接收天线接收的RF信号在频率变换器15a中变换成IQ基带信号，该IQ基带信号输入到A/D转换器21，转换成数字信号。将转换成数字信号的IQ基带信号复制多个，分别分配到各相关积分器26a、26b、26c。以往的模拟方式中，分配信号时，发生分配损失，信号电平恶化，数字方式的情况下，如上所述，由于信号经拷贝进行分配，所以不会有模拟方式那样的分配损失的发生。

向各相关积分器26a、26b、26c中，输入分配的数字接收信号和码片延迟器22中附加了延迟的数字信号，从被分配的数字接收信号检测出由于环绕接收天线而产生的干涉信号的电平和相位。

再者，这时，根据各相关积分器26a、26b、26c的相关积分，延迟量不同，据此，以与检测出的对象，即干涉信号的延迟相对应的延迟量进行相关积分。

具体地说，因环绕的干涉信号是从发送天线发射的电波到达接收天线而产生的，但这时，发生相应于传播路径的延迟。这在图2中以t1和t2来表示。作为该延迟时间的检测方法有，每隔单位时间(图2横轴的刻度)，该单位时间是数字信号处理器的采样频率的倒数，进行相关演算，在作为干涉信号的延迟时间中可得到相关，在无干涉信号的延迟时间中得不到相关，利用上述这一情况而检测出延迟时间的方法。

相关积分器26a、26b、26c中检测出的关于干涉信号成分的相位和振幅的信息，输入到相位振幅控制器25a、25b、25c，生成与干涉信号逆相位且相同振幅的抑制信号，这些信号在加法器24中合成之后，该合成后的抑制信号再在加法器24中，与A/D转换器21中数字化后的接收信号进行合成。

图7表示使用计算机实施本发明的仿真结果。此图中，横轴是频率，纵轴是干涉信号的抑制量，此外，图中，上面的线是表示由具有相对干涉信号偏离20nsec的延迟的干涉抑制信号1波来抑制干涉信号的情况，下面的线是表示由具有相对干涉信号偏离±10nsec的延迟的干涉抑制信号2波来抑制干涉信号的情况。根据此图可知，例如，对于具有4MHz的频带的信号来说，能够达到10dB以上的干涉抑制量。

以上，参考附图对本发明的第一实施方式进行了详细描述，但是，本发明并不仅局限于这些实施方式的具体构成，也包括不脱离本发明的要点的范围内的设计变更等。例如，本实施方式中，说明了对于以高于从采样频率得到的延迟分辨率的延迟到来的干涉信号，利用从该干涉信号近旁的延迟时刻的2个以上的信号生成的抑制信号来进行抑制的例子，但对于具有极为接近延迟时刻的延迟的干涉波到来的情况，也可以从其近旁的一个信号生成抑制信号。

这样，根据本发明的第一实施方式，对检测出的干涉信号，根据数字信号处理部分的采样频率所决定的延迟时刻，即使不能设定完全相同的延迟量，也能够提高干涉信号的抑制量。

而且，如图8所示，本发明的第二实施方式所涉及的中继器内的干涉信号抑制装置具有：A/D转换器21，码片延迟器22，D/A转换器23，加法器24，形成干涉信号抑制回路的相位振幅控制器25a、25b、25c，相关积分器26a、26b、26c及延迟器27a、27b、27c，此外还具有监视控制回路28。

本第二实施方式所涉及的干涉信号抑制装置(或者回路)在具有监视控制回路28的这一点与第一实施方式的干涉信号抑制回路不同，但其它都与第一实施方式相同。因此，对于相同的要素或是部分，用相同的符号来表示，并省略其说明。

并且，相位振幅控制器25a、25b、25c，相关积分器26a、26b、26c及延迟器27a、27b、27c的各一个为一组，形成对于一个干涉信号的干涉信号抑制回路。

监视控制回路28由相关积分器31、CPU32和延迟器33构成。并且，相关积分器31的机能与上面说明的相关积分器26a、26b、26c相同。

延迟器33、相关积分器31、相位振幅控制器25a、25b、25c与未示出的时钟发生器所提供的时钟信号同步动作，该时钟信号输入到A/D转换器21中时，起到作为采样时钟的作用。另外，该时钟信号也供给到CPU32。延迟器33在输入的经过延迟处理的接收信号上设定与所述时钟信号相应的延迟量，并供给到相关积分器31。

相关积分器31将从延迟器33输入的信号作为参考信号，从期望波和干涉信号所合成的信号中检测出干涉信号的振幅和相位。检测出的干涉信号的振幅和相位信息被输出到控制部分32，CPU32对延迟量和干涉信号的振幅和相位信息进行对应，将检测出的干涉信号的延迟量设定到各延迟器27a、27b、27c，由此将各干涉信号与一个干涉信号抑制回路进行对应。

接着，参考图8至图14，对本发明的第二实施方式所涉及的中继器，主要是对监视控制回路的作用进行说明。

本发明的中继器是，如图8所示，通过监视控制回路28，监视新的干涉信号的发生，对于该新的干涉信号分配干涉信号抑制回路，并进行干涉信号的抑制的装置。以下采用图9～图13对具体顺序进行说明。

如图9所示，监视控制回路28内的CPU32，首先设定延迟时间范围(步骤S101)，接着，设定初始延迟时间(步骤S102)，且将此在监视控制回路28内的延迟器33中进行设定(步骤S103)。设定了延迟时间的延迟器33，从码片延迟器22输出的被数字化的接收信号中，将相当于设定的延迟时间的接收信号输出到监视控制回路28内的相关积分器31。

相关积分器31输入来自加法器24的输出信号和来自监视控制回路28内的延迟器33的输出信号并进行相关演算，而检测出干涉信号(步骤S104)。

相关演算的结果由CPU32读出且记录到CPU32内的未示出的内存中(步骤S105)。

CPU32在初始延迟时间内的相关演算结束后，在初始延迟时间上追加相当于采样频率的倒数的单位时间，设定下一个延迟时间的同时(步骤S106)，判定设定的延迟时间是否在预先设定的设定范围内(步骤S107)。

判定的结果，如果新设定的延迟时间在设定范围内，将该延迟时间设定于监视控制回路28内的延迟器33上(步骤S103)。如果新设定的延迟时间在设定范围之外，终止相关演算处理。

接着，如图10所示，监视控制回路28内的CPU32，如果相关演算处理终止，则从在CPU32内的内存中记录的相关演算结果检测出干涉信号的强度。

具体地说，将初始值设定为n＝1(步骤S201)，检索内存内记忆的干涉信号强度中的强度最大的干涉信号(步骤S202)。

接着，读出检索出的干涉信号的延迟时间(步骤S203)，将此延迟时间设定于多个干涉信号抑制回路中的一个干涉信号抑制回路内的延迟器27a、27b、27c上(步骤S204)。

上述设定完成后，监视控制回路28内的CPU32将在刚才的n上加1(步骤S205)，判断是否有未使用的干涉信号抑制回路(步骤S206)。

判断的结果，在有未使用的干涉信号抑制回路的情况下，从内存中记录的相关演算结果检测出下一个高强度的干涉信号。然后，继续该处理，直到没有未使用的干涉信号抑制回路为止。

所有的干涉信号抑制回路都设定了延迟时间后，监视控制回路28内的CPU32启动所有的干涉信号抑制回路，并转换为状态监视模式(步骤S207)。

进而，如图11所示，转换为状态监视模式后，监视控制回路28内的CPU32重新设定延迟时间范围(步骤S208)，接着，设定初始延迟时间(步骤S209)，并将此设定加到监视控制回路28内的延迟器33上(步骤S210)。设定了延迟时间的延迟器33，从码片延迟器22输出的被数字化的接收信号中，将相当于设定的延迟时间的接收信号输出到监视控制回路28内的相关积分器31。

相关积分器31输入来自加法器24的输出信号和来自监视控制回路28内的延迟器33的输出信号，并进行相关演算，来检测出干涉信号(步骤S211)。

相关演算的结果由CPU32读出，且记录到CPU32内的未示出的内存中(步骤S212)。接着，判断读出的相关值(干涉信号的强度)是否高于预定的阈值(步骤S213)。

判定的结果，如果读出的相关值(干涉信号的强度)高于预定的阈值时，如图12所示，检索干涉信号抑制装置内是否有未使用的干涉信号抑制回路，在有未使用的干涉信号抑制回路的情况下，在该干涉信号抑制回路内的延迟器27a、27b、27c中设定延迟时间(步骤S217)，并开始抑制动作(步骤S218)。之后，回到步骤S208，继续监视状态。

判定的结果，如果读出的相关值(干涉信号的强度)低于预定的阈值时，在延迟时间上追加1步(步骤S214)，判断延迟时间是否在设定范围内(步骤S215)。其结果，如果在设定范围内，则返回到步骤S210，如果判定延迟时间不在设定范围内，则返回到步骤S209，继续处理。

另一方面，如果没有未使用的干涉信号抑制回路，将运行中的干涉信号抑制回路中设定的相关值(干涉信号的强度)中的最小值，和本次状态监视中检测出的相关值(干涉信号的强度)进行比较(步骤S219)。其结果，如果本次检测出的值大，则在分配最小相关值的干涉信号抑制回路的延迟器中设定本次检测出的延迟时间(步骤S220)，开始抑制动作(步骤S221)。其后，返回到步骤S208，继续状态监视。

另外，上述的处理顺序是根据监视控制回路检测出的相关值(干涉信号的强度)的大的顺序，分配给干涉信号抑制回路的，例如，预先设定关于相关值(干涉信号的强度)的阈值，仅对超出该阈值的信号分配干涉信号抑制回路的方法也可行。

例如，从步骤S101到S107，在设定的延迟时间范围内完成相关演算后，将CPU32的内存中记录的相关演算结果和阈值进行比较，来决定对于干涉信号抑制装置的分配。

具体地说，设定初始值为n＝1，m＝1(步骤S222)，从内存中读出第一个相关值(干涉信号的强度)(步骤S223)，将其与阈值进行比较(步骤S225)。

比较的结果，如果读出的相关值(干涉信号的强度)小于阈值，则将n加1，从内存中读出第二个相关值(干涉信号的强度)(步骤S224)。

另一方面，如果读出的相关值(干涉信号的强度)大于阈值，则在第一个干涉信号抑制回路内的延迟器27a、27b、27c中设定延迟时间(步骤S226)。延迟时间的设定处理完成后，将n和m各加1，判断是否有未使用的干涉信号抑制回路，如果有未使用的干涉信号抑制回路，则返回到步骤S223，从内存中读出第二个相关值(干涉信号的强度)，执行相同的处理。

另一方面，如果没有未使用的干涉信号抑制回路，则起动所有的干涉信号抑制回路，转换为状态监视模式的同时，转为步骤S208的处理(步骤S229)。

这样，本实施方式中，利用监视控制回路的作用，即使通信环境改变，且发生新的干涉信号时，也不会恶化干涉信号的抑制量，能够维持稳定的再发送增益。

而且，本实施方式中，由于采用数字处理来进行干涉信号的抑制，所以能够将多个干涉信号抑制回路和监视控制回路安装在一个DSP或FPGA中，可减少装置的整体成本。

Claims (3)

1.一种中继器，其特征在于，具有：

抑制由于发送信号反射到附近的建筑物上而环绕接收天线产生的干涉信号的至少一个干涉信号抑制回路；

监视新的干涉信号的产生，在该新的干涉信号产生的时候，检测出该新干涉信号的传播延迟时间，并分配上述干涉信号抑制回路的监视控制回路；

将从接收天线接收的信号转换成数字信号的A/D转换器；

在从该A/D转换器输出的信号上附加预定延迟量的延迟量附加装置；

将从该延迟量附加装置输出的信号转换成模拟信号的D/A转换器；和

将从该D/A转换器输出的信号作为发送信号来输出的发送装置，

上述干涉信号抑制回路具有：

设定相当于单位时间的整数倍的延迟时间的延迟时间设定装置，所述单位时间为上述A/D转换器的采样频率的倒数；

在该被设定的延迟时间内，进行A/D转换器的输出信号和该延迟量附加装置的输出信号间的相关演算，来检测出干涉信号的至少一个干涉信号检测装置；

由在该干涉信号检测装置中被检测出的干涉信号生成与该干涉信号具有相同振幅、相同延迟且逆相位的抑制信号的至少一个抑制信号生成装置；

将在该抑制信号生成装置中生成的抑制信号进行合成的抑制信号合成装置；和

将在该抑制信号合成装置中生成的信号和从上述A/D转换器输出的信号进行合成的信号合成装置，

上述监视控制回路，在每隔相当于单位时间的整数倍的延迟时间，所述单位时间为上述A/D转换器的采样频率的倒数，边扫描需要监视的延迟时间范围，边进行上述A/D转换器的输出信号和上述延迟量附加装置的输出信号间的相关演算，来检测出干涉信号，将检测出的每个干涉信号的延迟时间分配到各干涉信号抑制回路的延迟时间设定装置中，

上述监视控制回路，具有：

记忆分配到上述干涉信号抑制回路的干涉信号强度的信号强度记忆装置；和

信号强度比较装置，其在将产生的干涉信号分配到上述所有的干涉信号抑制回路中时，检测出新的干涉信号，将该新检测出的干涉信号强度与上述分配的信号强度记忆装置中所记忆的信号强度中强度最小的进行比较，另外，

当上述新检测出的干涉信号强度比上述强度最小的干涉信号强度大时，在该强度最小的干涉信号被分配的上述干涉信号抑制回路上分配该新检测出的干涉信号。

2.如权利要求1所述的中继器，其特征在于：

上述监视控制回路具有检测被检测出的干涉信号强度的信号强度检测装置、和

按强度从大到小的顺序抽出该被检测出的各信号强度的抽出装置；

按照由该抽出装置抽出的顺序，在上述各延迟时间设定装置中按每个干涉信号设定检测出的延迟时间。

3.如权利要求2所述的中继器，其特征在于：

上述监视控制回路具有记忆预定阈值的阈值记忆装置、和

判断上述检测出的干涉信号的强度是否比该阈值大的判断装置；

在上述检测出的干涉信号的强度大于上述预定阈值时，将对该干涉信号检测出的延迟时间设定在上述各延迟时间设定装置中。

Images