CN101075568A - 半导体封装元件及制作方法 - Google Patents

半导体封装元件及制作方法 Download PDF

Info

Publication number
CN101075568A
CN101075568A CNA2006100826125A CN200610082612A CN101075568A CN 101075568 A CN101075568 A CN 101075568A CN A2006100826125 A CNA2006100826125 A CN A2006100826125A CN 200610082612 A CN200610082612 A CN 200610082612A CN 101075568 A CN101075568 A CN 101075568A
Authority
CN
China
Prior art keywords
glue
glue material
wafer
encapsulated element
semiconductor encapsulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100826125A
Other languages
English (en)
Other versions
CN100477140C (zh
Inventor
陈文志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TTLA
Industrial Technology Research Institute ITRI
Chunghwa Picture Tubes Ltd
Chi Mei Optoelectronics Corp
Hannstar Display Corp
AU Optronics Corp
Quanta Display Inc
TPO Displays Corp
Original Assignee
TTLA
Industrial Technology Research Institute ITRI
Toppoly Optoelectronics Corp
Chunghwa Picture Tubes Ltd
Chi Mei Optoelectronics Corp
Hannstar Display Corp
AU Optronics Corp
Quanta Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TTLA, Industrial Technology Research Institute ITRI, Toppoly Optoelectronics Corp, Chunghwa Picture Tubes Ltd, Chi Mei Optoelectronics Corp, Hannstar Display Corp, AU Optronics Corp, Quanta Display Inc filed Critical TTLA
Priority to CNB2006100826125A priority Critical patent/CN100477140C/zh
Publication of CN101075568A publication Critical patent/CN101075568A/zh
Application granted granted Critical
Publication of CN100477140C publication Critical patent/CN100477140C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Adhesives Or Adhesive Processes (AREA)

Abstract

本发明公开了一种半导体封装元件及制作方法，用以改善公知技术使用导电胶材的缺点，本发明提出在晶粒上形成弹性凸块配合使用非导电胶材以制作出半导体封装元件，本发明的半导体封装元件包括一晶粒，该晶粒上设置有至少一弹性凸块及一胶材，且设置于该晶粒表面，该晶粒表面为有该弹性凸块的同表面。本发明的半导体元件具有低制作成本、可获得良好的间距、突破传统使用卷带式各向异性导电膜的外型宽度尺寸限制等优点。

Description

半导体封装元件及制作方法
技术领域
本发明涉及一种半导体封装元件及制作方法，尤指一种简化制作方式而可达到降低成本的覆晶封装元件及制作方法。
背景技术
随着电子产品的高速度化、高效能化、强调轻、薄、短、小型化以及低价化的趋势愈来愈明显，覆晶(Flip chip)技术俨然成为封装连接导通的主要架构。覆晶技术的导通方式大致可归纳为金属导通、导通胶、各向异性导电胶材、导电性树脂等等，其中各向异性导电胶材中的各向异性导电膜(Anisotropic Conductive Film，ACF)或各向异性导电胶(AnisotropicConductive Adhesive，ACA)则是广泛被应用于液晶显示器与驱动IC之间的连接，其封装工艺是使用玻璃覆晶(Chip on Glass)的模块架构，玻璃覆晶工艺就是将IC直接对准玻璃基板上的电路通过其他的中间材料作导电，搭配使用各向异性导电膜或各向异性导电胶，可具有易加工性、高产出率及高良率的材料特点，其应用领域相当广泛，且可靠度佳，对于液晶显示器来说将可达到减少体积、重量的目的。
目前COG工作流程是先将面板放置于机台平面上，以经过清洁，之后面板经由输送带送入机台定位点，此时各向异性导电膜或各向异性导电胶会先行贴附于面板，再进行驱动IC的对位，之后进行预压，然后决定下一个定位点，进行加热加压作业，使驱动IC能够固定于面板基板上，完成COG作业。
如美国专利号US 4,740,657是利用各向异性导电胶连结电路的结构，其结构示意图请参考图1，胶黏剂10及导电粒子12为软性及流动材料且同时接触混合，胶黏剂10经由加热和加压于导体13、14之间形成导电胶15，其导体13、14上各具有玻璃基板16。
另有一公知技术为金属凸块上贴附导电胶材，其制造过程示意图请参考图2，先在玻璃基板16上贴导电胶15，之后，直接将驱动IC 17形成于导电胶15上。
然而，各向异性导电膜或各向异性导电胶有些缺点，如(1)各向异性导电膜或各向异性导电胶的型式为卷带式，因为卷带宽度有限制(卷带宽度是依驱动IC的尺寸而设计)，所以在切割时不能切太薄，例如驱动IC的宽度2mm，切割时卷带宽度可为2.2mm，随着驱动IC的设计趋向小型化，卷带宽度将面临宽度的极限，所以会产生无法设计出卷带的宽度；(2)含有高密度的导电颗粒不规则分布，会影响辨识结果；以及(3)高度上有限制，高密度接合时会有短路情况发生。
再者，美国专利号US 6,518,097B1所揭露使用各向异性导电膜或各向异性导电胶及搭配非焊锡型的金属凸块，而工艺步骤为先上胶材后，再进行晶片切割。
请参考图3，为公知使用预涂布各向异性导电胶于晶片型覆晶封装的剖面示意图，包括于一晶片20上载有许多的芯片，每一个芯片至少有一个输入/输出垫22用以连接信号及一钝化层24，在每一晶片芯片上形成一低价非焊锡型的金属凸块26，接着覆盖一各向异性导电胶层28于晶片20上，最后在各向异性导电胶层28形成一保护层30。
上述的美国专利号US 6,518,097B1有一些缺点，如使用各向异性导电膜或各向异性导电胶就必须搭配非焊锡型的金属凸块，而且工艺步骤是先上胶材再进行切割动作。
发明内容
有鉴于上述采用各向异性导电膜或各向异性导电胶的胶材所产生的缺点，发明人遂提出一种半导体封装元件及制作方法以解决上述公知技术的各向异性导电膜或各向异性导电胶搭配金属凸块所产生的缺点。
本发明的技术解决方案是：一种半导体封装元件的制作方法，包括：制备一晶片，该晶片上设置有至少一弹性凸块；覆盖一胶材于所述弹性凸块上；切割该贴覆有该胶材的晶片；及形成有该胶材的晶粒。
本发明还提出另一种半导体封装元件的制作方法，包括：制备一晶片，该晶片上设置有至少一弹性凸块；切割该晶片；覆盖一胶材于该切割后的晶片上；剥离该具有胶材的晶片；及形成一晶粒。
此外，本发明还提出一种半导体封装元件，其包括：一晶粒，该晶粒上设置有至少一弹性凸块；及一胶材，设置于该晶粒表面，该晶粒表面为有该弹性凸块的同表面。
本发明是于晶片的晶粒上使用胶材及弹性凸块(compliant bump)以制作出上述的半导体封装元件，本发明所使用的胶材可选自于导电胶、导电膜、非导电胶、非导电膜、紫外线胶或紫外线膜的任一种胶材，而本发明所使用的弹性凸块是使用美国专利号第US 6,084,301所揭露的弹性凸块结构。
本发明半导体封装元件包括于一晶片的一晶粒上形成至少一弹性凸块，接着于该晶片的该晶粒及该些弹性凸块上设置一胶材，然后切割该晶片成为个别的该晶粒，最后对该晶粒使用覆晶接合的技术完成半导体封装元件。本发明的制作方法于实施时，可先设置胶材于晶片上，接着执行切割晶片动作，或先进行切割晶片动作接着于晶片上执行设置胶材动作，当使用先切割在上胶材的方式，可避免切割碎屑残留于胶体及水气影响胶材。
公知技术使用各向异性导电膜于晶片型覆晶封装时，于材料生产阶段时，经过涂布成形的单捆宽型各向异性导电膜需要依照驱动IC外型宽度尺寸先行切割分条成数卷到数十卷不等适当宽度的细条卷带状，且在接合阶段，各向异性导电膜需要在基板上执行预贴动作，而相较于公知技术，本发明的半导体封装元件因于包含弹性凸块的晶片上使用选自于大面积的导电胶、导电膜、非导电胶、非导电膜、紫外线胶或紫外线膜的任一种胶材后，接着选择以下两种程序的任一步骤进行，第一个步骤是先使用胶材，晶片连同胶材同时进行切割；第二个步骤是先进行切割后再使用胶材，最后进行分离。经由上述的任一步骤完成后即可成为表面贴附有胶材的单一晶粒，所以本发明所使用的胶材不需要事先分条及预贴的动作，如此减少制作步骤，故可有效降低制作成本、可获得良好的间距、突破传统卷带式的制作尺寸最小宽度极限的限制等优点。
附图说明
图1为公知各向异性导电胶连结电路的结构示意图；
图2为公知技术的金属凸块上贴附导电胶材工艺示意图；
图3为公知使用预涂布各向异性导电胶于晶片型覆晶封装的剖面示意图；
图4A为本发明第一实施例半导体封装元件的制作过程分解图；
图4B图为本发明的先贴附胶材再进行切割动作的立体示意图；
图4C中为本发明切割后的晶粒放大示意图；
图5A为本发明第二实施例半导体封装元件的制作过程分解图；
图5B为本发明的先切割再进行贴附胶材的立体示意图；
图6A为本发明的固定胶设置于半导体封装元件的晶片侧的示意图；
图6B为本发明的固定胶设置于半导体封装元件的胶材侧的示意图；及
图7为本发明的半导体封装元件结合与基板的示意图。
主要元件符号说明：
胶黏剂               10            导电粒子               12
导体                 13，14        导电胶                 15
玻璃基板             16            晶片                   20
输入/输出垫          22            钝化层                 24
非焊锡型的金属凸块   26            各向异性导电胶层       28
保护层               30            切割机台               40
环型框架          42           固定胶             44
胶材              46           晶片切割机         48
晶粒              50           凸块               52
基板              54           金属层             56
具体实施方式
有关本发明的特征与功效，兹配合附图对具体实施例详细说明如下。
请参考图4A至图4C，图4A为本发明第一实施例半导体封装元件的制作分解图，本实施例是以先贴附胶材再进行切割动作，在制作半导体封装元件时，先行在一切割机台40上提供一环型框架42，在环型框架42上设置一固定胶(blue type)44，通过固定胶44以固定一晶片20与切割机台40，此时在晶片20上已具有至少一弹性凸块，接着设置一胶材46且覆盖晶片20上，胶材46的设置方式可依胶材46的型态而有不同，若胶材46的型态为胶状时，其设置方式是通过现有的涂布或喷雾设备执行涂布或喷雾动作所达成者，反之，若胶材46的型态为膜状时，则设置方式可为于晶片20上以直接贴附的方式达成，上述涂布或喷雾动作所形成的胶材46为胶状(液态)，所以需要通过加热或烘干步骤后，将胶状型态的胶材40预固化成为膜状，以利后续工艺，胶材46的材料依型态分为导电胶、导电膜、非导电胶、非导电膜、紫外线胶或紫外线膜，其最佳实施例为使用非导电胶、非导电膜、紫外线胶或紫外线膜。
接着使用一晶片切割机48用以切割该晶片20成为单独的晶粒，再利用紫外线光照晶片20，使得固定胶(blue type)44失去黏性，如此可利于将晶片20与切割机台40达到分离动作，其分离完成后的结构立体图请参考图4B，经由上述切割动作，晶片20已被切割成许多单独的晶粒，如图4B所示的晶粒A及晶粒B，在此以二个晶粒A、B为例，晶粒A及晶粒B的放大图如图4C所示，图4C中是在切割后的晶粒50上具有所述弹性凸块，这些弹性凸块所分别对应的晶粒50，即分别为晶粒A及晶粒B，而这些弹性凸块之上覆盖着胶材46，这些弹性凸块是由一金属层56及一凸块52所构成。
请参考图5A及图5B，图5A为本发明第二实施例半导体封装元件的制作过程分解图，本实施例是以先切割再进行贴附胶材动作，在制作半导体封装元件时，先行在一切割机台40上提供一环型框架42，在环型框架42上设置一固定胶(blue type)44，通过固定胶44以固定一晶片20与切割机台40，此时在晶片20上已具有至少一弹性凸块，接着使用一晶片切割机48用以切割该晶片20成为单独的晶粒，再利用紫外线光照晶片20，使得固定胶(bluetype)44失去黏性，如此可利于将晶片20与切割机台40达到分离动作，其分离完成后的结构立体图请参考图5B，经由上述切割动作，晶片20已被切割成许多单独的晶粒，
再参考图5B，接着设置一胶材46且覆盖晶片20上，胶材46的设置方式可依胶材46的型态而有不同，若胶材46的型态为胶状时，其设置方式是通过现有的涂布或喷雾设备执行涂布或喷雾动作所达成，反之，若胶材46的型态为膜状时，则设置方式可为于晶片30上以直接贴附的方式达成，上述涂布或喷雾动作所形成的胶材46为胶状(液态)，所以需要通过加热或烘干步骤后，将胶状型态的胶材46预固化成为膜状，以利后续工艺，胶材46的材料依型态分为导电胶、导电膜、非导电胶、非导电膜、紫外线胶或紫外线膜，其最佳实施例为使用非导电胶、非导电膜、紫外线胶或紫外线膜。
于图5B中经切割后的晶片已成为许多单个晶粒50，如图中所示的晶粒A及晶粒B所表示，而晶粒A及晶粒B的放大图是如同图4C，所以关于晶粒A及晶粒B的内部结构请参考图4C，如此在此不再重述。
本发明第二实施例的切割步骤是在设置胶材之前，如此可控制晶片切割机48切割的深度，使其不要完全切开晶片，接着再上胶材46于晶片20上，将晶片20直接拉撑后即可剥离晶片20成为许多的晶粒，其拉撑是参考美国专利US6,939,785B2的技术，如此先切割晶片再设置胶材的优点在于避免切割碎屑残留于胶体及水气影响胶材特性。
本发明的固定胶44在半导体封装元件上实施时，可设置于晶片20同侧或者对侧，上述第一实施例及第二实施例中固定胶44所设置的位置都是在晶片20同侧。接着请参考图6A所示为晶粒50放大示意图，在图6A中，是以两个晶粒50为例子说明，在固定胶44上贴附有晶粒50，晶粒50上具有所述弹性凸块，这些弹性凸块是由一金属层56及一凸块52所构成，再使用胶材46覆盖于这些弹性凸块及晶粒50。另外，固定胶44的位置亦可设置于晶片对侧，如图6B所示为晶粒50放大示意图，然而，在此固定胶44所设置的位置刚好与图6A相反，在本图示中固定胶44是设置于胶材之上。当固定胶设置于该胶材上时，需在晶片背面另外设定至少一定位点(Mark)，定位点用以后续切割定位时所使用。
请参考图7，为本发明的半导体封装元件与基板结合的示意图，半导体封装元件包括晶粒50上有至少一弹性凸块及胶材46，利用加热及加压手段达到与一基板54结合，基板54的材料可为玻璃、软板或陶瓷基板等。
本发明所使用的胶材可为导电胶、导电膜、非导电胶、非导电膜、紫外线胶或紫外线膜，其较佳实施例为使用非导电胶、非导电膜、紫外线胶或紫外线膜的材料，可以大幅减少公知导电胶或导电膜的使用成本，因导电胶或导电膜较非导电胶、非导电膜、紫外线胶或紫外线膜材料中多了导电性的颗粒，故成本高出许多。
另外，本发明的胶材设置方式是使用涂布或喷雾，所以没有公知导电胶或导电膜胶带形式使用上宽度的限制，只要晶粒可以切割完成的尺寸，都可以顺利搭配后段覆晶封装机台组装，而且不需要导电胶或导电膜机台预贴，所以生产线上可节省掉一台设备的养护成本，加上由导电胶或导电膜材料转换成非导电胶、非导电膜、紫外线胶或紫外线膜，材料成本降低，所以整体成本也大大降低。
接合设备在做影像对位时，因公知技术US 6,518,097B1所使用的导电胶内含有高密度的导电颗粒不规则分布的缘故，所以会影响辨识结果，然而，本发明使用属于透明胶的非导电胶或紫外线胶，所以与公知技术相比不会影响影像辨识，且导电胶或导电膜有密度(pitch)上限制，在高密度(fine pitch)接合时会有短路情况发生，而使用非导电胶、非导电膜、紫外线胶或紫外线膜无导电颗粒，使用上无密度(pitch)的限制，适合发展高密度(fine pitch)封装接合。且本发明所使用的弹性凸块可以搭配导电胶、导电膜、非导电胶、非导电膜、紫外线胶或紫外线膜胶材使用，然而公知的非焊锡型的金属凸块只能搭配导电胶或导电膜使用。
本发明与美国专利US 6,518,097B1的比较结果，以列表方式整理如下：
  美国专利US 6,518,097B1   本发明   比较结果
  胶材形成   各向异性导电膜或各向异性导电胶   各向异性导电膜、各向异性导电胶、非导电胶、非导电膜、紫外线胶或紫外线膜   1.非导电胶/非导电膜制作及材料成本比各向异性导电膜/各向异性导电胶低2.接合设备在做影像对位时，非导电胶/非导电膜属于透明胶，不影响影像辨识，各向异性导电膜/各向异性导电胶因为含有高密度的导电颗粒不规则分布，会影响辨识结果3.各向异性导电膜/各向异性导电胶有密度上限制，高密度接合(fine patch)会有短路情况发生，而非导电胶/非导电膜无导电颗粒，使用上
  无密度限制，适合发展高密度封装接合
  凸块形成   非焊锡型的金属凸块   弹性凸块   1.非焊锡型的金属凸块只能搭配各向异性导电膜或各向异性导电胶2.弹性凸块可搭配各向异性导电膜、各向异性导电胶非导电胶、非导电膜、紫外线胶或紫外线膜
  制造步骤   先上胶再切割   1.先上胶，再切割2.先切割，再上胶   先切割再上胶的优点在于避免切割碎屑残留于胶体及水气影响胶材特性
虽然本发明以前述的较佳实施例揭露如上，然其并非用以限定本发明。在不脱离本发明的精神和范围内，所为的更动与润饰，均属本发明的专利保护范围。关于本发明所界定的保护范围请参考所附的申请专利范围。

Claims (18)

1.一种半导体封装元件的制作方法，其特征在于，包括：
制备一晶片，该晶片上设置有至少一弹性凸块；
覆盖一胶材于所述弹性凸块上；
切割该贴覆有该胶材的晶片；及
形成有该胶材的晶粒。
2.如权利要求1所述的半导体封装元件的制作方法，其特征在于，更包括在晶片背面预先设置至少一定位点。
3.如权利要求1所述的半导体封装元件的制作方法，其特征在于，其中该胶材的材料为导电胶、导电膜、非导电胶、非导电膜、紫外线胶或紫外线膜。
4.如权利要求1所述的半导体封装元件的制作方法，其特征在于，其中该胶材形态为膜状或胶状。
5.如权利要求4所述的半导体封装元件的制作方法，其特征在于，其中该胶材为膜状时，是直接贴附于所述弹性凸块上。
6.如权利要求4所述的半导体封装元件的制作方法，其特征在于，其中该胶材为胶状时，其覆盖方式是利用一喷涂设备或一旋转式涂布设备所达成，再加热固化该胶材。
7.如权利要求1所述的半导体封装元件的制作方法，其特征在于，其中该切割步骤是使用一晶片切割机所完成。
8.一种半导体封装元件的制作方法，其特征在于，包括：
制备一晶片，该晶片上设置有至少一弹性凸块；
切割该晶片；
覆盖一胶材于该切割后的晶片上；
剥离该具有胶材的晶片；及
形成一晶粒。
9.如权利要求8所述的半导体封装元件的制作方法，其特征在于，更包括在晶片背面预先设置至少一定位点。
10.如权利要求8所述的半导体封装元件的制作方法，其特征在于，其中该切割步骤是使用一晶片切割机所完成。
11.如权利要求8所述的半导体封装元件的制作方法，其特征在于，其中该胶材的材料为导电胶、导电膜、非导电胶、非导电膜、紫外线胶或紫外线膜。
12.如权利要求8所述的半导体封装元件的制作方法，其特征在于，其中该胶材的形态为膜状或胶状。
13.如权利要求12所述的半导体封装元件的制作方法，其特征在于，其中该胶材为膜状时，是直接贴附于所述弹性凸块上。
14.如权利要求12所述的半导体封装元件的制作方法，其特征在于，其中该胶材为胶状时，其覆盖方式是利用一喷涂设备或一旋转式涂布设备所达成，再加热固化该胶材。
15.一种半导体封装元件，其特征在于，包括：
一晶粒，该晶粒上设置有至少一弹性凸块；及
一胶材，设置于该晶粒表面，该晶粒表面为有该弹性凸块的同表面。
16.如权利要求15所述的半导体封装元件，其特征在于，更包括一固定胶，设置于该晶片上或该胶材上。
17.如权利要求15所述的半导体封装元件，其特征在于，其中所述弹性凸块是由一金属层及一凸块所构成。
18.如权利要求15所述的半导体封装元件，其特征在于，其中该胶材为导电胶、导电膜、非导电胶、非导电膜、紫外线胶或紫外线膜。
CNB2006100826125A 2006-05-19 2006-05-19 半导体封装元件及制作方法 Expired - Fee Related CN100477140C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100826125A CN100477140C (zh) 2006-05-19 2006-05-19 半导体封装元件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100826125A CN100477140C (zh) 2006-05-19 2006-05-19 半导体封装元件及制作方法

Publications (2)

Publication Number Publication Date
CN101075568A true CN101075568A (zh) 2007-11-21
CN100477140C CN100477140C (zh) 2009-04-08

Family

ID=38976501

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100826125A Expired - Fee Related CN100477140C (zh) 2006-05-19 2006-05-19 半导体封装元件及制作方法

Country Status (1)

Country Link
CN (1) CN100477140C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367182A (zh) * 2013-06-14 2013-10-23 廖富江 异向性导电胶印刷工艺
CN114324492A (zh) * 2020-09-30 2022-04-12 新唐科技股份有限公司 气体感测结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US6518097B1 (en) * 2000-08-29 2003-02-11 Korea Advanced Institute Of Science And Technology Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
CN1317761C (zh) * 2003-06-18 2007-05-23 财团法人工业技术研究院 覆晶封装接合结构及其制造方法
TWI251918B (en) * 2003-08-01 2006-03-21 Ind Tech Res Inst Elastic bump structure and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367182A (zh) * 2013-06-14 2013-10-23 廖富江 异向性导电胶印刷工艺
CN114324492A (zh) * 2020-09-30 2022-04-12 新唐科技股份有限公司 气体感测结构
CN114324492B (zh) * 2020-09-30 2023-12-15 新唐科技股份有限公司 气体感测结构

Also Published As

Publication number Publication date
CN100477140C (zh) 2009-04-08

Similar Documents

Publication Publication Date Title
CN1218439C (zh) 连接结构体、液晶装置、电子装置和各向异性导电性粘接剂及其制造方法
CN109817769B (zh) 一种新型led芯片封装制作方法
CN101355857B (zh) 电子部件内置基板及其制造方法
CN1350329A (zh) 半导体装置及其制造方法和安装方法
CN1455455A (zh) 中心焊点芯片的叠层球栅极阵列封装件及其制造方法
CN1574263A (zh) 半导体封装及其制造方法
CN1188563A (zh) 半导体器件及其制造方法
CN1638120A (zh) 半导体组装体及其制造方法
CN1835195A (zh) 具有层合晶穴的半导体封装构造的制造方法
TW201436118A (zh) 包括一用於嵌入及／或間隔半導體晶粒之獨立薄膜層之半導體裝置
CN1065635C (zh) 液晶显示装置及其制造方法
CN105895540A (zh) 晶圆背面印胶的封装方法
CN101075568A (zh) 半导体封装元件及制作方法
KR100868616B1 (ko) 반도체(플립 칩) 실장 부품과 그 제조 방법
CN1381889A (zh) 集成电路封装及其制作工艺
CN114613894B (zh) 一种用于Mini LED或Micro LED的包封转移方法
CN1941303A (zh) 晶片封装及其ic模块组装方式
CN1812080A (zh) 覆晶构装的装置
CN1157634C (zh) 半导体装置与其制造方法及应用该半导体装置的液晶显示器
CN2735377Y (zh) 覆晶结构
CN1178288C (zh) 薄型化倒装芯片半导体装置的封装方法
KR20110001155A (ko) 반도체 패키지의 제조방법
CN2585407Y (zh) 用以改善冲线的封装基板及所制造的封装体
CN1885514A (zh) 薄膜上倒装片封装结构
CN1168139C (zh) 薄型半导体装置及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20180519

CF01 Termination of patent right due to non-payment of annual fee