CN1885514A - 薄膜上倒装片封装结构 - Google Patents
薄膜上倒装片封装结构 Download PDFInfo
- Publication number
- CN1885514A CN1885514A CN 200510078388 CN200510078388A CN1885514A CN 1885514 A CN1885514 A CN 1885514A CN 200510078388 CN200510078388 CN 200510078388 CN 200510078388 A CN200510078388 A CN 200510078388A CN 1885514 A CN1885514 A CN 1885514A
- Authority
- CN
- China
- Prior art keywords
- chip
- flip
- thin film
- packaging arrangement
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 91
- 238000004806 packaging method and process Methods 0.000 title claims description 90
- 239000000758 substrate Substances 0.000 claims description 49
- 239000000565 sealant Substances 0.000 claims description 10
- 239000012530 fluid Substances 0.000 claims description 8
- 239000010408 film Substances 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000002313 adhesive film Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229920000297 Rayon Polymers 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000003292 glue Substances 0.000 claims description 2
- 238000011536 re-plating Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 16
- 238000005538 encapsulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种薄膜上倒装片封装结构，其包括挠性基底、倒装片及第一散热片。挠性基底具有上表面和下表面。倒装片被固定于挠性基底的上表面上，并且与挠性基底形成电连接。第一散热片被设置于挠性基底下表面上，用以散逸倒装片工作过程中所产生的热量。此外，第一散热片亦有提高封装结构的强度的作用。
Description
技术领域
本发明是涉及一种薄膜上倒装片封装结构(Flip-chip-on-film packagestructure)，尤其涉及一种可有效散逸倒装片工作过程中所产生的热量的薄膜上倒装片封装结构。
背景技术
现今的电子产业中，高效能的芯片以倒装片方式设置于挠性基底(Flexible substrate)上，以实现薄膜上倒装片(Chip on film)的封装。薄膜上倒装片封装结构能运用于体积轻薄短小的电子产品中，例如驱动IC芯片。然而，在电子产品工作过程中，芯片将产生热量且不易逸散。此外，在封装与使用过程中，因封装结构的整体强度不足，芯片容易随挠性基底弯折而损伤，进而导致产品使用寿命缩短。
请参阅图1，图1为现有的薄膜上倒装片封装结构10的示意图。薄膜上倒装片封装结构10包括挠性基底12、倒装片14及密封胶16。挠性基底12具有上表面(Upper surface)120和形成于上表面120上的引线层(Leadlayer)122。倒装片14具有有源表面(Active surface)140以及背面142。至少一个凸块(Bump)144形成于倒装片14的有源表面140上。当倒装片14被固定至挠性基底12上时，凸块144与挠性基底12的引线层122形成电连接。密封胶(Sealant)16被涂布于倒装片14与挠性基底12之间。
在所述薄膜上倒装片封装结构10中，倒装片14在工作过程中将产生热能，热能仅由倒装片14的背面142逸散，因此无法达到最佳散热效果。此外，当挠性基底12的强度不足以支撑在其上方的倒装片14时，在封装与使用过程中，倒装片14将因碰撞而受损。
因此，提供一种可解决上述问题的薄膜上倒装片封装结构已成为当前的重要课题之一。
发明内容
据此，本发明要解决的技术问题是，提供一种薄膜上倒装片封装结构以克服上述缺陷。
根据本发明一方面，提供一种薄膜上倒装片封装结构，其在挠性基底的下表面设置散热片，用以散逸倒装片工作过程中所产生的热量。
根据本发明另一方面，提供一种薄膜上倒装片封装结构，其在挠性基底的下表面设置散热片，用以提高封装结构的强度。
根据本发明的一优选实施方式，此薄膜上倒装片封装结构(Flip-chip-on-film package structure)包括挠性基底(Flexible substrate)、倒装片(Flip chip)以及第一散热片(Heat sink)。挠性基底具有上表面(Uppersurface)以及下表面(Lower surface)。倒装片被固定于挠性基底的上表面上，并且与挠性基底形成电连接。第一散热片被设置于挠性基底的下表面上，用以散逸倒装片工作过程中所产生的热量。此外，第一散热片亦有提高该封装结构的强度的作用。
因此，借助于本发明的薄膜上倒装片封装结构不仅可有效地散逸倒装片工作过程中所产生的热量，并且可提高封装结构的强度。
关于本发明的优点与构思可通过以下结合附图对本发明作出的详细描述得到进一步了解。
附图说明
图1为现有的薄膜上倒装片封装结构的示意图；
图2为本发明第一优选实施方式的薄膜上倒装片封装结构的示意图；
图3为本发明第二优选实施方式的薄膜上倒装片封装结构的示意图；
图4为图3所示的薄膜上倒装片封装结构的上视图；
图5为本发明第三优选实施方式的薄膜上倒装片封装结构的示意图；
图6为本发明第四优选实施方式的薄膜上倒装片封装结构的示意图；
图7为本发明第五优选实施方式的薄膜上倒装片封装结构的示意图；
图8为本发明第六优选实施方式的薄膜上倒装片封装结构的示意图；
图9为图8所示的薄膜上倒装片封装结构的上视图；
图10为本发明第七优选实施方式的薄膜上倒装片封装结构的示意图。
附图标记说明
10、30、50、60、70、80、90、100 薄膜上倒装片封装结构
12、32、52、72、82、92 挠性基底
120、320 上表面
122、324、524 引线层
14、34、54、64、74、84、94、104 倒装片
140、340、540 有源表面
142、640 背面
144、40 凸块
16、38 密封胶
322、722、822 下表面
36、56、76、86、106 第一散热片
42 虚凸块
526、926 导热孔
62 第二散热片
具体实施方式
请参阅图2，图2为本发明第一优选实施方式的薄膜上倒装片封装结构30的示意图。薄膜上倒装片封装结构(Flip-chip-on-film package structure)30包括挠性基底(Flexible substrate)32、倒装片(Flip chip)34、第一散热片(Heat sink)36以及密封胶(Sealant)38。挠性基底32可为聚酰亚胺(Polyimide，PI)基底或其他具有相同功能的类似基底。挠性基底32具有上表面(Upper surface)320、下表面(Lower surface)322和形成于上表面320上的引线层324。倒装片34被固定于挠性基底32的上表面320上，并且具有有源表面(Active surface)340，至少一凸块(Bump)40形成于有源表面340上并与挠性基底32的引线层324形成电连接。密封胶38被涂布于倒装片34和挠性基底32之间，其中，密封胶38选自由底部填充材料(Under-filling material)、树脂(Resin)、各向异性的导电胶糊(Anisotropicconductive paste，ACP)及各向异性的导电胶膜(Anisotropic conductive film，ACF)组成的组中的任一种材料。
如图2所示，第一散热片36被设置于挠性基底32的下表面322上且位于倒装片34的正下方，用以散逸倒装片34工作过程中所产生的热量。第一散热片36可以粘贴方式设置于挠性基底32的下表面322上，其中粘贴第一散热片36的粘胶可选自由树脂(Resin)、导热胶糊(Heat conductivepaste)、各向异性的导电胶糊(Anisotropic conductive paste，ACP)以及各向异性的导电胶膜(Anisotropic conductive film，ACF)组成的组中的任一种材料。第一散热片亦可通过溅射工序、涂覆工序或溅射后再电镀的工序形成于挠性基底32的下表面322上。在此实施方式中，第一散热片的尺寸大于倒装片。
请参阅图3及图4，图3为本发明第二优选实施方式的薄膜上倒装片封装结构50的示意图。图4为图3所示的薄膜上倒装片封装结构50的上视图。薄膜上倒装片封装结构50与薄膜上倒装片封装结构30的主要不同之外在于薄膜上倒装片封装结构50的挠性基底52具有至少一导热孔(Heat-conducting hole)526，而在倒装片54的有源表面540上形成至少一虚凸块(Dummy bump)42，如图3所示。在薄膜上倒装片封装结构50中，虚凸块42与导热孔526分别与引线层524热耦合，使得倒装片54工作过程中所产生的热量可通过虚凸块42、引线层524以及导热孔526传递至第一散热片56，如图4所示。据此，薄膜上倒装片封装结构50可更有效地散逸倒装片54工作过程中所产生的热量。图3所示的薄膜上倒装片封装结构50的原理与图2所示的薄膜上倒装片封装结构30相同，在此不再赘述。
请参阅图5，图5为本发明第三优选实施方式的薄膜上倒装片封装结构60的示意图。此薄膜上倒装片封装结构60与薄膜上倒装片封装结构50的主要不同之处在于薄膜上倒装片封装结构60还包括第二散热片62，如图5所示。在薄膜上倒装片封装结构60中，第二散热片62被设置于倒装片64的背面640上，用以散逸倒装片64工作过程中所产生的热量。图5所示的薄膜上倒装片封装结构60的原理与图3所示的薄膜上倒装片封装结构50相同，在此不再赘述。
请参阅图6，图6为本发明第四优选实施方式的薄膜上倒装片封装结构70的示意图。本薄膜上倒装片封装结构70与薄膜上倒装片封装结构30主要不同之处在于本薄膜上倒装片封装结构70的第一散热片76被设置于挠性基底72的下表面722上且位于倒装片74的邻近处，用以散逸倒装片74工作过程中所产生的热量。借此，可使薄膜上倒装片封装结构具有不同设计。图6所示的薄膜上倒装片封装结构70的原理与图2所示的薄膜上倒装片封装结构30相同，在此不再赘述。
请参阅图7，图7为本发明第五优选实施方式的薄膜上倒装片封装结构80的示意图。此薄膜上倒装片封装结构80与薄膜上倒装片封装结构70的主要不同之处在于薄膜上倒装片封装结构80的第一散热片86被设置于挠性基底82的下表面822上且与倒装片84部分重叠，用以散逸倒装片84工作过程中所产生的热量。借此，可使薄膜上倒装片封装结构具有不同设计。图7所示的薄膜上倒装片封装结构80的原理与图6所示的薄膜上倒装片封装结构70相同，在此不再赘述。
请参阅图8和图9，图8为本发明第六优选实施方式的薄膜上倒装片封装结构90的示意图，图9为图8所示的薄膜上倒装片封装结构90的上视图。薄膜上倒装片封装结构90与薄膜上倒装片封装结构50的主要不同之处在于薄膜上倒装片封装结构90的挠性基底92的导热孔926形成于倒装片94之外，而不是位于倒装片94的下方，如图8和图9所示。图8所示的薄膜上倒装片封装结构90的原理与图3所示的薄膜上倒装片封装结构50相同，在此不再赘述。
请参阅图10，图10为本发明第七优选实施方式的薄膜上倒装片封装结构100的示意图。本薄膜上倒装片封装结构100与薄膜上倒装片封装结构50的主要不同之处在于本薄膜上倒装片封装结构100的第一散热片106的尺寸小于倒装片104。借此，可使薄膜上倒装片封装结构具有不同设计。图10所示的薄膜上倒装片封装结构100的原理与图3所示的薄膜上倒装片封装结构50相同，在此不再赘述。
与现有技术相比，本发明的薄膜上倒装片封装结构不仅可有效散逸倒装片工作过程中所产生的热量，并且可提高封装结构的强度。
以上对优选实施方式的详细描述仅用于更加清楚地理解本发明的特征和构思，而并非以所公开的优选实施方式来限制本发明的范围。相反，在本发明的构思范围内对本发明作出的各种改变和等同变换均应落入本发明权利要求书所要求保护的范围。
Claims (18)
1.一种薄膜上倒装片封装结构，包括：
挠性基底，该挠性基底具有上表面及下表面；
倒装片，该倒装片被固定于所述挠性基底的上表面上，并且与所述挠性基底形成电连接；及
第一散热片，该第一散热片被设置于所述挠性基底的下表面上，用以散逸所述倒装片工作过程中所产生的热量。
2.如权利要求1所述的薄膜上倒装片封装结构，其中，还包括涂布于所述倒装片与挠性基底之间的密封胶。
3.如权利要求2所述的薄膜上倒装片封装结构，其中，所述密封胶选自由底部填充材料、树脂、各向异性的导电胶糊及各向异性的导电胶膜组成的组中的任一种材料。
4.如权利要求1所述的薄膜上倒装片封装结构，其中，所述挠性基底还包括形成于所述上表面上并与所述倒装片形成电连接的引线层。
5.如权利要求4所述的薄膜上倒装片封装结构，其中，所述倒装片具有有源表面，在该有源表面上形成至少一凸块，所述凸块与所述挠性基底的引线层电连接。
6.如权利要求4所述的薄膜上倒装片封装结构，其中，所述挠性基底还具有至少一导热孔，所述倒装片工作过程中所产生的热量经由所述至少一导热孔传递至所述第一散热片。
7.如权利要求6所述的薄膜上倒装片封装结构，其中，所述引线层与所述至少一导热孔热耦合。
8.如权利要求7所述的薄膜上倒装片封装结构，其中，所述倒装片具有有源表面，该有源表面上形成至少一虚凸块，所述虚凸块与所述引线层热耦合，致使所述倒装片在工作过程中所产生的热量经由所述至少一虚凸块、引线层及至少一导热孔传递至所述第一散热片。
9.如权利要求1所述的薄膜上倒装片封装结构，其中，所述第一散热片以粘贴方式被设置于所述挠性基底的所述下表面上。
10.如权利要求9所述的薄膜上倒装片封装结构，其中，所述粘贴所述第一散热片的粘胶选自由树脂、导热胶糊、各向异性的导电胶糊及各向异性导电胶膜组成的组中的任一种材料。
11.如权利要求1所述的薄膜上倒装片封装结构，其中，所述第一散热片通过溅射工序被形成于所述挠性基底的所述下表面上。
12.如权利要求1所述的薄膜上倒装片封装结构，其中，所述第一散热片通过涂覆工序被形成于所述挠性基底的所述下表面上。
13.如权利要求1所述的薄膜上倒装片封装结构，其中，所述第一散热片通过溅射后再电镀的工序被形成于所述挠性基底的所述下表面上。
14.如权利要求1所述的薄膜上倒装片封装结构，其中，还包括第二散热片，该第二散热片被设置于所述倒装片的背面上，用以散逸所述倒装片工作过程中所产生的热量。
15.如权利要求1所述的薄膜上倒装片封装结构，其中，所述挠性基底为聚酰亚胺基底。
16.如权利要求1所述的薄膜上倒装片封装结构，其中，所述第一散热片位于所述倒装片的正下方。
17.如权利要求1所述的薄膜上倒装片封装结构，其中，所述第一散热片位于所述倒装片的邻近处。
18.如权利要求17所述的薄膜上倒装片封装结构，其中，所述第一散热片与所述倒装片部分重叠。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510078388 CN1885514A (zh) | 2005-06-20 | 2005-06-20 | 薄膜上倒装片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510078388 CN1885514A (zh) | 2005-06-20 | 2005-06-20 | 薄膜上倒装片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1885514A true CN1885514A (zh) | 2006-12-27 |
Family
ID=37583597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510078388 Pending CN1885514A (zh) | 2005-06-20 | 2005-06-20 | 薄膜上倒装片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1885514A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101329043B (zh) * | 2007-06-18 | 2010-09-01 | 南茂科技股份有限公司 | 光源组件及用于此光源组件的调整亮度的方法 |
| CN107768325A (zh) * | 2017-09-04 | 2018-03-06 | 北京时代民芯科技有限公司 | 一种倒装焊封装结构及其制作方法 |
| CN108711561A (zh) * | 2018-03-30 | 2018-10-26 | 北京时代民芯科技有限公司 | 一种用于陶瓷封装的新型散热通道 |
-
2005
- 2005-06-20 CN CN 200510078388 patent/CN1885514A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101329043B (zh) * | 2007-06-18 | 2010-09-01 | 南茂科技股份有限公司 | 光源组件及用于此光源组件的调整亮度的方法 |
| CN107768325A (zh) * | 2017-09-04 | 2018-03-06 | 北京时代民芯科技有限公司 | 一种倒装焊封装结构及其制作方法 |
| CN107768325B (zh) * | 2017-09-04 | 2019-10-25 | 北京时代民芯科技有限公司 | 一种倒装焊封装结构及其制作方法 |
| CN108711561A (zh) * | 2018-03-30 | 2018-10-26 | 北京时代民芯科技有限公司 | 一种用于陶瓷封装的新型散热通道 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8232640B2 (en) | Device, method of manufacturing device, board, method of manufacturing board, mounting structure, mounting method, LED display, LED backlight and electronic device | |
| KR100398314B1 (ko) | 고접착력 3층 구조 ａｃａ 필름 | |
| US8222089B2 (en) | Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same | |
| KR100746330B1 (ko) | 초음파를 이용한 전자부품간의 접속방법 | |
| WO2010010743A1 (ja) | 電子回路装置、その製造方法及び表示装置 | |
| CN1638120A (zh) | 半导体组装体及其制造方法 | |
| TW200424985A (en) | Circuit board, mounting structure of ball grid array, electro-optic device and electronic apparatus | |
| TW200843583A (en) | Printed circuit board and method of producing the same | |
| US20060208365A1 (en) | Flip-chip-on-film package structure | |
| WO2024027201A1 (zh) | 一种微型倒装芯片的转移方法 | |
| CN1503988A (zh) | 无凸点半导体器件 | |
| CN210626295U (zh) | 芯片粘接界面剪切强度测试装置 | |
| CN1885514A (zh) | 薄膜上倒装片封装结构 | |
| CN1531088A (zh) | 半导体装置、电子设备及它们的制造方法，以及电子仪器 | |
| CN112768590A (zh) | 一种显示面板的制备方法及显示面板 | |
| CN1753160A (zh) | 芯片－玻璃接合工艺、热压工艺及其装置 | |
| KR20090089239A (ko) | Ｃｏｆ 패키징 구조, ｃｏｆ 패키징 구조를 제조하는 방법,및 드라이버 ｉｃ와 그 ｃｏｆ 패키징 구조를어셈블링하기 위한 방법 | |
| US9477123B2 (en) | Liquid crystal display device and production method thereof | |
| CN1306607C (zh) | 具有散热片的半导体封装件 | |
| Chang et al. | Underfill and edgebond for enhancing of board level reliability (IMPACT 2014) | |
| CN1558270A (zh) | 增加金属连线可靠度的结构 | |
| CN1574343A (zh) | 半导体模块 | |
| JP2001118885A (ja) | 電子部品の実装方法及び基板モジュール | |
| TW201610065A (zh) | 異向性導電膜 | |
| JP3854979B2 (ja) | 電子部品の実装方法及び基板モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |